JPH026446B2 - - Google Patents
Info
- Publication number
- JPH026446B2 JPH026446B2 JP57202241A JP20224182A JPH026446B2 JP H026446 B2 JPH026446 B2 JP H026446B2 JP 57202241 A JP57202241 A JP 57202241A JP 20224182 A JP20224182 A JP 20224182A JP H026446 B2 JPH026446 B2 JP H026446B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- josephson junction
- amplifier
- node
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F19/00—Amplifiers using superconductivity effects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/856—Electrical transmission or interconnection system
- Y10S505/857—Nonlinear solid-state device system or circuit
- Y10S505/865—Nonlinear solid-state device system or circuit with josephson junction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
(1) 発明の背景
(1) 発明の分野
本発明は、超伝導ジヨセフソン接合回路に関す
るものであり、さらに詳しくいえば、新規なジヨ
セフソン接合電圧増幅器に関するものである。
るものであり、さらに詳しくいえば、新規なジヨ
セフソン接合電圧増幅器に関するものである。
(2) 先行技術の説明
上記回路及び他のジヨセフソン接合電流利得回
路の動作原理は、電流操縦に基づいている。ジヨ
セフソン接合素子は、接合を通過する電流が臨界
電流Ipより小さい値であるとき、抵抗を示さない
ことは周知である。臨界電流Ipの値に達すると、
ジヨセフソン接合は、抵抗性になり、ゼロ電圧状
態から電圧ギヤツプ状態に切り替る。ジヨセフソ
ン接合に対するギヤツプ電圧は、一定のままで変
化しない。定電流源をジヨセフソン接合素子に接
続すると、その電流の大部分を、ジヨセフソン接
合が切り替るとき並列負荷にステイヤまたは
divertできる。ジヨセフソン接合の性質は、それ
が電圧を示すかまたは示さないかのいずれかであ
ることであり、従つて、定義によつて、それは入
力電圧を増幅しない。
路の動作原理は、電流操縦に基づいている。ジヨ
セフソン接合素子は、接合を通過する電流が臨界
電流Ipより小さい値であるとき、抵抗を示さない
ことは周知である。臨界電流Ipの値に達すると、
ジヨセフソン接合は、抵抗性になり、ゼロ電圧状
態から電圧ギヤツプ状態に切り替る。ジヨセフソ
ン接合に対するギヤツプ電圧は、一定のままで変
化しない。定電流源をジヨセフソン接合素子に接
続すると、その電流の大部分を、ジヨセフソン接
合が切り替るとき並列負荷にステイヤまたは
divertできる。ジヨセフソン接合の性質は、それ
が電圧を示すかまたは示さないかのいずれかであ
ることであり、従つて、定義によつて、それは入
力電圧を増幅しない。
ジヨセフソン負荷ドライバは、通常、複数の並
列分岐と複数のジヨセフソン接合素子を用いる。
これらのドライバはすべて、あまり大きくない利
得とあまり多くないフアンアウトに限られてい
る。この種類の回路は、IEEEトランザクシヨ
ン・オン・マグネテイツクス．第15巻、第６号、
1979年11月、1876〜1879頁及びIEEE国際電子素
子会議（International Electron Devices
meeting）、ワシントン、D.C.、1979年12月３〜
５日、482〜484頁に示され、説明されている。
列分岐と複数のジヨセフソン接合素子を用いる。
これらのドライバはすべて、あまり大きくない利
得とあまり多くないフアンアウトに限られてい
る。この種類の回路は、IEEEトランザクシヨ
ン・オン・マグネテイツクス．第15巻、第６号、
1979年11月、1876〜1879頁及びIEEE国際電子素
子会議（International Electron Devices
meeting）、ワシントン、D.C.、1979年12月３〜
５日、482〜484頁に示され、説明されている。
前述の負荷駆動ジヨセフソン接合回路は、どれ
も電圧増幅を教示も示唆もしていない。従つて、
高利得電圧増幅器として動作する新しい改良ジヨ
セフソン接合回路を提供することが望ましい。
も電圧増幅を教示も示唆もしていない。従つて、
高利得電圧増幅器として動作する新しい改良ジヨ
セフソン接合回路を提供することが望ましい。
(2) 発明の要約
本発明の主な目的は新規なジヨセフソン接合電
圧増幅回路を提供することである。
圧増幅回路を提供することである。
本発明のもう一つの主な目的は、電圧基準また
は電圧標準として用いることのできる極めて正確
で安定なあらかじめ定めることのできる出力電圧
を有するジヨセフソン接合増幅器を提供すること
である。
は電圧標準として用いることのできる極めて正確
で安定なあらかじめ定めることのできる出力電圧
を有するジヨセフソン接合増幅器を提供すること
である。
本発明のなおもう一つの主な目的は、ジヨセフ
ソン接合電流対電圧特性曲線の低い電圧部分を正
確に増幅し分解できるジヨセフソン接合電圧増幅
器を提供することである。
ソン接合電流対電圧特性曲線の低い電圧部分を正
確に増幅し分解できるジヨセフソン接合電圧増幅
器を提供することである。
本発明のもう一つの目的は、事実上熱雑音の影
響を受けない新規なジヨセフソン接合電圧増幅器
を提供することである。
響を受けない新規なジヨセフソン接合電圧増幅器
を提供することである。
本発明のなおもう一つの主な目的は、400ない
し１の程度の利得を得ることができ、従つて
ECL、TTL、GaAs、MoS、などの室温集積回
路素子をレベル変換なしに直接に駆動するに十分
な電圧出力を与える新規なジヨセフソン接合電圧
増幅器を提供することである。
し１の程度の利得を得ることができ、従つて
ECL、TTL、GaAs、MoS、などの室温集積回
路素子をレベル変換なしに直接に駆動するに十分
な電圧出力を与える新規なジヨセフソン接合電圧
増幅器を提供することである。
本発明のこれら及びその他の目的によれば、低
温還境の外にある外部ソース抵抗器ならびに極低
温環境の内部にある内部負荷抵抗器とジヨセフソ
ン接合を含む単一分岐に配列された単一ジヨセフ
ソン接合が提供される。極低温環境の内部にある
入力抵抗が負荷抵抗器とジヨンソン接合との間の
入力節点に接続されている。高利得電圧出力回路
が負荷抵抗器に並列に接続されている。高利得電
圧出力は、ジヨセフソン接合が低インピーダンス
状態から高インピーダンス状態に切り替つている
ときのみ負荷抵抗器の両端の電圧出力を検知する
検知機構によつて検知される。
温還境の外にある外部ソース抵抗器ならびに極低
温環境の内部にある内部負荷抵抗器とジヨセフソ
ン接合を含む単一分岐に配列された単一ジヨセフ
ソン接合が提供される。極低温環境の内部にある
入力抵抗が負荷抵抗器とジヨンソン接合との間の
入力節点に接続されている。高利得電圧出力回路
が負荷抵抗器に並列に接続されている。高利得電
圧出力は、ジヨセフソン接合が低インピーダンス
状態から高インピーダンス状態に切り替つている
ときのみ負荷抵抗器の両端の電圧出力を検知する
検知機構によつて検知される。
(3) 好ましい実施例の詳細な説明
第１図は最初に試験した形で本発明の電圧増幅
器１０を示している。従来は、二つのジヨセフソ
ン・アツト・ウエーバ・スイツチ（JAWS）が図
示のように直列に接続されていたが、単安定マル
チバイブレータ１２、増幅器１３及び常開電圧標
本化スイツチ１４を含み出力部にある新規な検知
機構１１がJAWS素子１５と共に新しい高利得電
圧増幅器を構成している。代表的なJAWSスイツ
チの動作は、定ゲート電流Igがソース抵抗器１９
（RS1）及び最初にゼロ電圧状態にあるジヨセフソ
ン接合J1を通して加えられているときに起る。追
加の入力電流を節点１６に加えると、その電流
は、ジヨセフソン接合J2を通して節点１８に至
り、ジヨセフソン接合J1を通して接地に流る。そ
の入力電流は、臨界電流Ipがジヨセフソン接合J1
にあるときそのジヨセフソン接合J1を低インピー
ダンス状態から高インピーダンス状態に切替えさ
せる点に到達するまで増加する。J1の切替りによ
つてゲート電流Igの一部分がJ2及び分岐抵抗２１
を通つて接地に流れる。従つて、J2を切替える
と、高インピーダンス状態にあるJ1及びJ2の両方
によつて節点１６にある入力電流の大部分が抵抗
器２１を通つて接地にそらされる。節点１８に現
れるほとんどのゲート電流Igは、こんどは節点２
３への入力線２２に現れる。第１図の実施例にお
いては、Rio1及びRio2と表記された抵抗器２４と
２５は、節点２３の電流が二つの分岐に等しく分
れるように等しく選ばれた。抵抗器２５（Rio2）
を通して流れる電流Iioは、第１図に示した試験回
路に対する電圧入力Vinを生ずる。ジヨセフソン
接合J3及びJ4が低インピーダンス状態にあるので
電圧入力節点２６は最初接地電位にある。入力ソ
ース電流Isは、ソース抵抗器２７（RS2）を通し
て第１の出力節点２８に加えられており、出力抵
抗器２９を通して節点３１に流れる。ジヨセフソ
ン接合J3及びJ4が低インピーダンス状態にあるの
で、節点３１も、最初、接地されている。節点２
６に加わつている入力電流Iioがジヨセフソン接合
J3を高インピーダンス状態に切替えるのに十分に
なると、ソース抵抗器２７及び出力抵抗器２９を
通つて節点３１に流れる電流の大部分は、こんど
は、ジヨセフソン接合J4と抵抗器３２を通つて接
地に流れる。続いて、ジヨセフソン接合J4が切替
つてソース電流Isが負荷抵抗器３３を通して流れ
るようにする。これによつて、単安定マルチバイ
ブレータ１２及び電圧標本化スイツチ１４に加わ
つている電圧出力線３４上の電圧が増加する。マ
ルチバイブレータ１２は、線３５に出力信号を生
じ、その出力信号は、増幅器１３で増幅されて線
３６を経て常開接点を有する標本化スイツチ１４
に加えられる。ジヨセフソン接合J3及びJ4の切替
りを示す信号が生じると、スイツチ１４が閉じて
出力抵抗２９の両端間の電圧が電圧増幅器出力線
３７に接続される。
器１０を示している。従来は、二つのジヨセフソ
ン・アツト・ウエーバ・スイツチ（JAWS）が図
示のように直列に接続されていたが、単安定マル
チバイブレータ１２、増幅器１３及び常開電圧標
本化スイツチ１４を含み出力部にある新規な検知
機構１１がJAWS素子１５と共に新しい高利得電
圧増幅器を構成している。代表的なJAWSスイツ
チの動作は、定ゲート電流Igがソース抵抗器１９
（RS1）及び最初にゼロ電圧状態にあるジヨセフソ
ン接合J1を通して加えられているときに起る。追
加の入力電流を節点１６に加えると、その電流
は、ジヨセフソン接合J2を通して節点１８に至
り、ジヨセフソン接合J1を通して接地に流る。そ
の入力電流は、臨界電流Ipがジヨセフソン接合J1
にあるときそのジヨセフソン接合J1を低インピー
ダンス状態から高インピーダンス状態に切替えさ
せる点に到達するまで増加する。J1の切替りによ
つてゲート電流Igの一部分がJ2及び分岐抵抗２１
を通つて接地に流れる。従つて、J2を切替える
と、高インピーダンス状態にあるJ1及びJ2の両方
によつて節点１６にある入力電流の大部分が抵抗
器２１を通つて接地にそらされる。節点１８に現
れるほとんどのゲート電流Igは、こんどは節点２
３への入力線２２に現れる。第１図の実施例にお
いては、Rio1及びRio2と表記された抵抗器２４と
２５は、節点２３の電流が二つの分岐に等しく分
れるように等しく選ばれた。抵抗器２５（Rio2）
を通して流れる電流Iioは、第１図に示した試験回
路に対する電圧入力Vinを生ずる。ジヨセフソン
接合J3及びJ4が低インピーダンス状態にあるので
電圧入力節点２６は最初接地電位にある。入力ソ
ース電流Isは、ソース抵抗器２７（RS2）を通し
て第１の出力節点２８に加えられており、出力抵
抗器２９を通して節点３１に流れる。ジヨセフソ
ン接合J3及びJ4が低インピーダンス状態にあるの
で、節点３１も、最初、接地されている。節点２
６に加わつている入力電流Iioがジヨセフソン接合
J3を高インピーダンス状態に切替えるのに十分に
なると、ソース抵抗器２７及び出力抵抗器２９を
通つて節点３１に流れる電流の大部分は、こんど
は、ジヨセフソン接合J4と抵抗器３２を通つて接
地に流れる。続いて、ジヨセフソン接合J4が切替
つてソース電流Isが負荷抵抗器３３を通して流れ
るようにする。これによつて、単安定マルチバイ
ブレータ１２及び電圧標本化スイツチ１４に加わ
つている電圧出力線３４上の電圧が増加する。マ
ルチバイブレータ１２は、線３５に出力信号を生
じ、その出力信号は、増幅器１３で増幅されて線
３６を経て常開接点を有する標本化スイツチ１４
に加えられる。ジヨセフソン接合J3及びJ4の切替
りを示す信号が生じると、スイツチ１４が閉じて
出力抵抗２９の両端間の電圧が電圧増幅器出力線
３７に接続される。
ジヨセフソン接合J3及びJ4が切替わる時点で、
Isに節点２６の入力電流Iioを加えたものが臨界電
流Ipに等しいことが分かるであろう。さらに、節
点２６における入力電流Iioは、Vio／Rio2に等し
い。同様にソース電流Isは、出力抵抗器２９の両
端間に現れるVputを出力抵抗器２９の値で割つた
ものに等しい。従つて、Vput／Rput＋Vio／Rio2＝
Ipである。この式を書直してVputについて解くと、
Vput＝−（Rput／Rio2）Vio＋RputIpを得る。この式
において後者の値RputIpは定数であり、従つて新
規な電圧増幅器において得られる電圧利得の量
は、抵抗器Rput２９及びRio2２５の値を適当に選
ぶことによつて400ないし１にすることができる。
Isに節点２６の入力電流Iioを加えたものが臨界電
流Ipに等しいことが分かるであろう。さらに、節
点２６における入力電流Iioは、Vio／Rio2に等し
い。同様にソース電流Isは、出力抵抗器２９の両
端間に現れるVputを出力抵抗器２９の値で割つた
ものに等しい。従つて、Vput／Rput＋Vio／Rio2＝
Ipである。この式を書直してVputについて解くと、
Vput＝−（Rput／Rio2）Vio＋RputIpを得る。この式
において後者の値RputIpは定数であり、従つて新
規な電圧増幅器において得られる電圧利得の量
は、抵抗器Rput２９及びRio2２５の値を適当に選
ぶことによつて400ないし１にすることができる。
破線３８は、ジヨセフソン接合素子が入つてい
る極低温容器を示し、従つて破線３８の内部の素
子はすべて、極低温に保たれていることが分かる
であろう。検知機構１１は、極低温容器３８の内
部にある必要はなく、外に保たれているのが好ま
しいが、極低温容器３８の内部にあつてもよい。
る極低温容器を示し、従つて破線３８の内部の素
子はすべて、極低温に保たれていることが分かる
であろう。検知機構１１は、極低温容器３８の内
部にある必要はなく、外に保たれているのが好ま
しいが、極低温容器３８の内部にあつてもよい。
次に、第２図を参照すると新規なジヨセフソン
接合電圧増幅器の主要な要素が一般的な形で示さ
れている。電圧入力は、節点２３に加えられ、入
力抵抗器２５を通して電流を生じて、節点３１に
現れる。最初は、節点３１は、ジヨセフソン接合
J3が低インピーダンス状態にあるので、接地状態
にある。ソース電流Isは、ソース抵抗器２７を通
して加えられ、第１の出力節点２８に現れる。そ
の電流は、出力抵抗器２９を通して流れて、ジヨ
セフソン接合J3を通して接地に流れる前に、第２
の出力節点３１に現れる。ジヨセフソン接合J3が
切替わると、それは、高インピーダンス状態にな
つて、節点３１の電圧を増加させる。その電圧増
加は、線３４で検知されて、マルチバイブレータ
１２に加えられる。マルチバイブレータ１２の出
力は、増幅器１３で増幅されて、線３６を経て電
圧標本化スイツチ１４に加えられる。線３６の上
の信号によつてスイツチ１４の中の常開接点が閉
じて、増幅された電圧出力信号が、出力線３７に
接続される。第２図で示した回路によつて得られ
る利点は、第１図で示したものと大体同じであ
り、電圧利得がRput２９／Rio2２５に等しい。
接合電圧増幅器の主要な要素が一般的な形で示さ
れている。電圧入力は、節点２３に加えられ、入
力抵抗器２５を通して電流を生じて、節点３１に
現れる。最初は、節点３１は、ジヨセフソン接合
J3が低インピーダンス状態にあるので、接地状態
にある。ソース電流Isは、ソース抵抗器２７を通
して加えられ、第１の出力節点２８に現れる。そ
の電流は、出力抵抗器２９を通して流れて、ジヨ
セフソン接合J3を通して接地に流れる前に、第２
の出力節点３１に現れる。ジヨセフソン接合J3が
切替わると、それは、高インピーダンス状態にな
つて、節点３１の電圧を増加させる。その電圧増
加は、線３４で検知されて、マルチバイブレータ
１２に加えられる。マルチバイブレータ１２の出
力は、増幅器１３で増幅されて、線３６を経て電
圧標本化スイツチ１４に加えられる。線３６の上
の信号によつてスイツチ１４の中の常開接点が閉
じて、増幅された電圧出力信号が、出力線３７に
接続される。第２図で示した回路によつて得られ
る利点は、第１図で示したものと大体同じであ
り、電圧利得がRput２９／Rio2２５に等しい。
次に標本及び保持の用途に用いるために第２図
を変更した実施例を示す第３図を参照する。極低
温容器３８の内部のジヨセフソン接合素子J3は、
第２図に示したものと同一である。第３図の電流
源Isは、可変であつてもよく、ソース抵抗器２７
に加えられ、電圧比較器４３に加わる電圧を第１
の出力節点２８に発生する。ジヨセフソン接合J3
の線３４における電圧もまた電圧比較器に加えら
れると共に、J3が切替わるときの電圧変化を検知
するマルチバイブレータ１２に加えられる。これ
は、線３９の上に信号を発生して、電圧基準回路
４１に出力信号を線４２の上に発生させる。線４
２の上の電圧基準出力信号は、電圧比較器４３に
加わつている抵抗器２９の出力電圧と比較され
る。抵抗器２９の出力電圧が変化していて、出力
線４２の上の電圧基準の値を横切るとき、出力電
圧が出力線４４に発生する。線４４の上の電圧
は、特定の瞬間に検知されて、直流電圧ではない
ことが分かるであろう。出力電圧比較器４３から
直流電圧がでることを望むならば、コンデンサ４
５を２本の線４４にまたがつて置いて、直流電圧
を出力線４６で検知することができる。Vput＝−
（Rput／Rio2）Vio＋RputIpという式が成り立つ。線
４２の上の基準電圧は、RputIpであり、この基準
電圧を上式から除いて−Vputを比Rput／Rio2とし
て残してもよい。電圧基準回路４１は、定電圧項
RputIpを相殺する。
を変更した実施例を示す第３図を参照する。極低
温容器３８の内部のジヨセフソン接合素子J3は、
第２図に示したものと同一である。第３図の電流
源Isは、可変であつてもよく、ソース抵抗器２７
に加えられ、電圧比較器４３に加わる電圧を第１
の出力節点２８に発生する。ジヨセフソン接合J3
の線３４における電圧もまた電圧比較器に加えら
れると共に、J3が切替わるときの電圧変化を検知
するマルチバイブレータ１２に加えられる。これ
は、線３９の上に信号を発生して、電圧基準回路
４１に出力信号を線４２の上に発生させる。線４
２の上の電圧基準出力信号は、電圧比較器４３に
加わつている抵抗器２９の出力電圧と比較され
る。抵抗器２９の出力電圧が変化していて、出力
線４２の上の電圧基準の値を横切るとき、出力電
圧が出力線４４に発生する。線４４の上の電圧
は、特定の瞬間に検知されて、直流電圧ではない
ことが分かるであろう。出力電圧比較器４３から
直流電圧がでることを望むならば、コンデンサ４
５を２本の線４４にまたがつて置いて、直流電圧
を出力線４６で検知することができる。Vput＝−
（Rput／Rio2）Vio＋RputIpという式が成り立つ。線
４２の上の基準電圧は、RputIpであり、この基準
電圧を上式から除いて−Vputを比Rput／Rio2とし
て残してもよい。電圧基準回路４１は、定電圧項
RputIpを相殺する。
第４図は、代表的なジヨセフソン接合素子の電
流対電圧特性曲線である。代表的ジヨセフソン接
合を通る電流がゼロ点４７からその臨界電流点４
８に向つて増えるとき、そのジヨセフソン接合の
両端に電圧出はない。その接合が臨界電流状態Ip
に達すると、それはゼロの電圧から点４９に示さ
れるギヤツプ電圧までシフトする。引続いて電流
を減らすと、ジヨセフソン接合の両端間の電圧
は、曲線５１として示されたサブギヤツプ抵抗経
路に従うが、ジヨセフソン接合における電流を、
続いて点４９から増加すると電流は、直線５２と
して示された常伝導抵抗経路を辿る。曲線５１及
び５２についている矢印は、接合内の電流が減る
方向または増える方向に移動する方向を示してい
る。
流対電圧特性曲線である。代表的ジヨセフソン接
合を通る電流がゼロ点４７からその臨界電流点４
８に向つて増えるとき、そのジヨセフソン接合の
両端に電圧出はない。その接合が臨界電流状態Ip
に達すると、それはゼロの電圧から点４９に示さ
れるギヤツプ電圧までシフトする。引続いて電流
を減らすと、ジヨセフソン接合の両端間の電圧
は、曲線５１として示されたサブギヤツプ抵抗経
路に従うが、ジヨセフソン接合における電流を、
続いて点４９から増加すると電流は、直線５２と
して示された常伝導抵抗経路を辿る。曲線５１及
び５２についている矢印は、接合内の電流が減る
方向または増える方向に移動する方向を示してい
る。
次に、第４図の電流対電圧特性曲線を説明する
のに用いることのできる入力電力波形を示す第５
図を参照する。第２図のソース電流Isが一定で、
線５０のところに示された値であると仮定する
と、曲線５３に示される入力電流Iioのどんな増加
も節点３１に加えられて、Iio＋Isの効果が最終的
には点５４に生ずるIpに等しくなるようにソース
電流に加わる。Iioが臨界電流点Ipを過ぎて増加す
ることが可能であり、それは第４図に示した波形
の常伝導抵抗経路を説明するものである。新規な
ジヨセフソン接合増幅器回路において、最大電圧
増幅は、電流Iio2＋Isが丁度Ipに等しいとき臨界時
間Tpにおいて検出されることが分かるであろう。
のに用いることのできる入力電力波形を示す第５
図を参照する。第２図のソース電流Isが一定で、
線５０のところに示された値であると仮定する
と、曲線５３に示される入力電流Iioのどんな増加
も節点３１に加えられて、Iio＋Isの効果が最終的
には点５４に生ずるIpに等しくなるようにソース
電流に加わる。Iioが臨界電流点Ipを過ぎて増加す
ることが可能であり、それは第４図に示した波形
の常伝導抵抗経路を説明するものである。新規な
ジヨセフソン接合増幅器回路において、最大電圧
増幅は、電流Iio2＋Isが丁度Ipに等しいとき臨界時
間Tpにおいて検出されることが分かるであろう。
次に、第１図ないし第３図のジヨセフソン接合
増幅器によつて達成される電圧利得を説明するの
を助ける第６図を参照する。第６図への可変入力
は、横軸上の電圧入力Vioとして示されている。
増幅された電圧出力Vputは、縦軸に示されてい
る。電圧出力対電圧入力の比は、ジヨセフソン接
合素子の電圧増幅利得として定義され、その利得
比は、曲線５５の傾斜によつて定義され、−
Rput／Rio2に等しい。新規なジヨセフソン接合電
圧増幅器は、増幅器または増幅器インバータとし
て用いてもよい。
増幅器によつて達成される電圧利得を説明するの
を助ける第６図を参照する。第６図への可変入力
は、横軸上の電圧入力Vioとして示されている。
増幅された電圧出力Vputは、縦軸に示されてい
る。電圧出力対電圧入力の比は、ジヨセフソン接
合素子の電圧増幅利得として定義され、その利得
比は、曲線５５の傾斜によつて定義され、−
Rput／Rio2に等しい。新規なジヨセフソン接合電
圧増幅器は、増幅器または増幅器インバータとし
て用いてもよい。
第７図は、試験を行つた代表的ジヨセフソン接
合素子の電流対電圧特性に対する略図である。波
形５６は、単一ジヨセフソン接合素子の場合、
200マイクロアンペアの入力電流が普通約2.5ミリ
ボルトの出力電圧を生ずることを示している。曲
線５６の上の点５７は、臨界電流Ipレベルにあ
る。
合素子の電流対電圧特性に対する略図である。波
形５６は、単一ジヨセフソン接合素子の場合、
200マイクロアンペアの入力電流が普通約2.5ミリ
ボルトの出力電圧を生ずることを示している。曲
線５６の上の点５７は、臨界電流Ipレベルにあ
る。
第８図は、第７図で示したのと同様なジヨセフ
ソン接合素子を第１図ないし第３図の新規なジヨ
セフソン接合増幅器回路に組入れたのちの電流対
電圧の特性曲線である。曲線５８は、電圧出力が
10倍だけ増幅されていることを除いて、曲線５６
の形とほぼ同一である。従つて、点５９において
定電圧項RputIpが相殺されるとき、200マイクロア
ンペアの入力電流が25ミリボルトの負の出力電圧
を作ることが示されている。出力抵抗Rput対入力
抵抗Rio2の比が新規なジヨセフソン接合電圧増幅
器の利得を定め、約400ないし１の利得を生ずる
ように大きくしてもよいことがわかるであろう。
従つて、こんどはわずか数ミリボルトの電圧が存
在する曲線５６の低電圧部分を増幅して、この領
域を正確に検出し分解することが可能である。
ソン接合素子を第１図ないし第３図の新規なジヨ
セフソン接合増幅器回路に組入れたのちの電流対
電圧の特性曲線である。曲線５８は、電圧出力が
10倍だけ増幅されていることを除いて、曲線５６
の形とほぼ同一である。従つて、点５９において
定電圧項RputIpが相殺されるとき、200マイクロア
ンペアの入力電流が25ミリボルトの負の出力電圧
を作ることが示されている。出力抵抗Rput対入力
抵抗Rio2の比が新規なジヨセフソン接合電圧増幅
器の利得を定め、約400ないし１の利得を生ずる
ように大きくしてもよいことがわかるであろう。
従つて、こんどはわずか数ミリボルトの電圧が存
在する曲線５６の低電圧部分を増幅して、この領
域を正確に検出し分解することが可能である。
本発明の好ましい実施例と変更例を説明した
が、いまや電圧増幅器を変更なしに多数の回路に
組入れることができることが分かるであろう。例
えば、ジヨセフソン接合素子を用いている従来の
論理ゲートは、従来の利用装置及び検出装置と共
存できる電圧レベルを達成するために、室温増幅
素子を必要とした。本発明のジヨセフソン接合電
圧増幅器を用いれば、外部レベル・シフテイング
または増幅回路を必要としない。
が、いまや電圧増幅器を変更なしに多数の回路に
組入れることができることが分かるであろう。例
えば、ジヨセフソン接合素子を用いている従来の
論理ゲートは、従来の利用装置及び検出装置と共
存できる電圧レベルを達成するために、室温増幅
素子を必要とした。本発明のジヨセフソン接合電
圧増幅器を用いれば、外部レベル・シフテイング
または増幅回路を必要としない。
第２の例として、次に、電圧制御装置に組込ん
だ単一ジヨセフソン接合素子を用いることが可能
である。代表的な従来のジヨセフソン接合電圧制
御装置は、制御された電圧として用いられている
全ストリングの両端の電圧と直列な一連のジヨセ
フソン接合素子から成つている。本発明のジヨセ
フソン接合電圧増幅器を用いることによつて、単
一ジヨセフソン接合を用いて入力電圧を任意の妥
当な倍数、少なくとも400倍、まで増やすことが
いまや可能である。
だ単一ジヨセフソン接合素子を用いることが可能
である。代表的な従来のジヨセフソン接合電圧制
御装置は、制御された電圧として用いられている
全ストリングの両端の電圧と直列な一連のジヨセ
フソン接合素子から成つている。本発明のジヨセ
フソン接合電圧増幅器を用いることによつて、単
一ジヨセフソン接合を用いて入力電圧を任意の妥
当な倍数、少なくとも400倍、まで増やすことが
いまや可能である。
そのほかの例として、本発明のジヨセフソン接
合電圧増幅器をマイクロウエーブ電力出力装置と
して用いることができる。高電力の精密発振器が
いまや本発明を用いることが可能であることを示
唆する素子特性曲線の共鳴部分の周波数で電力変
換が可能である。
合電圧増幅器をマイクロウエーブ電力出力装置と
して用いることができる。高電力の精密発振器が
いまや本発明を用いることが可能であることを示
唆する素子特性曲線の共鳴部分の周波数で電力変
換が可能である。
本発明のジヨセフソン接合電圧増幅器を従来の
磁力計回路と共に用いてそれらの感度を電圧増幅
を通じて大きくすることができる。マイクロボル
ト入力を極めて正確にミリボルト信号まで大きく
することが可能であるように思われる。増幅は、
極低温で起つているので、最終段階増幅は、熱雑
音が絶対温度に比例するから、室温で動作する増
幅器より約２桁の大きさだけさらに正確になろ
う。
磁力計回路と共に用いてそれらの感度を電圧増幅
を通じて大きくすることができる。マイクロボル
ト入力を極めて正確にミリボルト信号まで大きく
することが可能であるように思われる。増幅は、
極低温で起つているので、最終段階増幅は、熱雑
音が絶対温度に比例するから、室温で動作する増
幅器より約２桁の大きさだけさらに正確になろ
う。
本発明のジヨセフソン接合電圧増幅器を用いる
と、極低温環境で基本的コンピユータ論理演算を
実行すること及び極低温増幅器からの出力を用い
て、レベル変換器及び増幅器なしに直接に室温周
辺装置を駆動することがいまや可能である。
と、極低温環境で基本的コンピユータ論理演算を
実行すること及び極低温増幅器からの出力を用い
て、レベル変換器及び増幅器なしに直接に室温周
辺装置を駆動することがいまや可能である。
第１図は、直列に配置された二つのジヨセフソ
ン・アツト・ウエーバ・スイツチ（JAWS）を用
い、かつ外部出力検知論理回路を有するジヨセフ
ソン接合回路、第２図は、本発明の新規なジヨセ
フソン接合増幅器の一般的要素を示す図解的回路
図、第３図は、第２図のジヨセフソン接合増幅器
の変更実施例を示す回路図、第４図は、ジヨセフ
ソン接合に対する代表的な電流対電圧特性曲線、
第５図は、ジヨセフソン接合電圧増幅器への代表
的入力信号を示す電流対時間の波形図、第６図
は、新規なジヨセフソン接合電圧増幅器に対する
電圧出力対可変電圧入力を示す略図、第７図は、
何の増幅もないジヨセフソン接合に対する代表的
電流対電圧特性を示す略図、第８図は、新規なジ
ヨセフソン接合電圧増幅器からの電流対電圧出力
を示す略図である。 １１……検知機構、１２……単安定マルチバイ
ブレータ、１３……増幅器、１４……電圧標本化
スイツチ、１５……ジヨセフソン・アツト・ウエ
ーバ・スイツチ（SAWS）、４１……電圧基準回
路、４３……電圧比較器。
ン・アツト・ウエーバ・スイツチ（JAWS）を用
い、かつ外部出力検知論理回路を有するジヨセフ
ソン接合回路、第２図は、本発明の新規なジヨセ
フソン接合増幅器の一般的要素を示す図解的回路
図、第３図は、第２図のジヨセフソン接合増幅器
の変更実施例を示す回路図、第４図は、ジヨセフ
ソン接合に対する代表的な電流対電圧特性曲線、
第５図は、ジヨセフソン接合電圧増幅器への代表
的入力信号を示す電流対時間の波形図、第６図
は、新規なジヨセフソン接合電圧増幅器に対する
電圧出力対可変電圧入力を示す略図、第７図は、
何の増幅もないジヨセフソン接合に対する代表的
電流対電圧特性を示す略図、第８図は、新規なジ
ヨセフソン接合電圧増幅器からの電流対電圧出力
を示す略図である。 １１……検知機構、１２……単安定マルチバイ
ブレータ、１３……増幅器、１４……電圧標本化
スイツチ、１５……ジヨセフソン・アツト・ウエ
ーバ・スイツチ（SAWS）、４１……電圧基準回
路、４３……電圧比較器。
Claims (1)
- 【特許請求の範囲】 １ 動作中極低温容器内に保たれる型の超伝導ジ
ヨセフソン接合電圧増幅器回路であり、 前記極低温容器内にあつて電圧入力信号を受け
る電圧入力節点と、 前記電圧入力節点に接続された入力インピーダ
ンスと、 前記入力インピーダンスに接続され、前記極低
温容器の外部にあるソース抵抗器と前記極低温容
器の内部にある出力インピーダンス及びジヨセフ
ソン接合素子とを直列に含む単一ジヨセフソン接
合分岐と、 を含み、 前記入力インピーダンスは、前記ジヨセフソン
接合素子と前記出力インピーダンスとの間の接続
部に接続されており、 さらに、前記ソース抵抗器において前記ジヨセ
フソン接合分岐に接続された電流源と、 前記外部ソース抵抗器と前記内部出力インピー
ダンスとの中間にある第１の電圧出力節点と、 前記内部出力インピーダンスと前記ジヨセフソ
ン接合素子との中間にある第２の電圧出力節点
と、 前記第１の電圧出力節点と前記第２の電圧出力
節点とに接続された外部検知機構と、 を含み、 前記ジヨセフソン素子がゼロ抵抗状態から電圧
ギヤツプ状態に切替わるとき、前記出力インピー
ダンスに発生した増幅差電圧を検出することを特
徴とする超伝導ジヨセフソン接合電圧増幅器。 ２ 前記電圧入力節点における前記電圧入力信号
が予め定めた大きさのものであり、前記ジヨセフ
ソン接合分岐にある前記電流源が一定に保たれて
いる特許請求の範囲第１項に記載の超伝導ジヨセ
フソン接合電圧増幅器。 ３ 前記電圧入力節点にあつて増幅されるべき前
記電圧入力信号が可変振幅であり、前記ジヨセフ
ソン接合分岐にある前記電流源が前記ジヨセフソ
ン接合素子の切り替えの間に変化する特許請求の
範囲第１項に記載の超伝導ジヨセフソン接合電圧
増幅器。 ４ 前記電圧入力節点にあつて増幅されるべき前
記電圧入力信号が正弦波入力電圧からなる特許請
求の範囲第３項に記載の超伝導ジヨセフソン接合
電圧増幅器。 ５ 前記電圧入力節点にある前記電圧入力信号が
前記ジヨセフソン接合素子の臨界電流より大きい
入力電流を作る特許請求の範囲第１項に記載の超
伝導ジヨセフソン接合電圧増幅器。 ６ 前記外部検知機構が前記第１の電圧出力節点
に接続されたスイツチ機構ならびに、前記第２の
出力電圧節点及び前記スイツチ機構に接続された
単安定マルチバイブレータからなる特許請求の範
囲第１項に記載の超伝導ジヨセフソン接合電圧増
幅器。 ７ 前記外部検出機構が前記単安定マルチバイブ
レータと前記スイツチ機構との中間に増幅器をさ
らに含む特許請求の範囲第６項に記載の超伝導ジ
ヨセフソン接合電圧増幅器。 ８ 前記外部検知機構が前記第１の電圧出力節点
に接続された比較器と、前記第２の電圧出力節点
に接続された単安定マルチバイブレータと、前記
比較器と前記単安定マルチバイブレータとの中間
にある電圧基準回路とからなる特許請求の範囲第
１項に記載の超伝導ジヨセフソン接合電圧増幅
器。 ９ 前記電圧入力節点における前記電圧入力信号
が傾斜電流発生器によつて発生される特許請求の
範囲第１項に記載の超伝導ジヨセフソン接合電圧
増幅器。 １０ 前記検知機構がさらに、前記スイツチ機構
に接続された１対の増幅器出力線を含み、さらに
前記増幅器出力線にまたがつて並列に、直流増幅
出力電圧を生ずるコンデンサを備える特許請求の
範囲第１項に記載の超伝導ジヨセフソン接合電圧
増幅器。 １１ ジヨセフソン素子を極低温環境に入れる工
程と、 前記極低温環境内で負荷抵抗器を前記ジヨセフ
ソン素子に直列に接続する工程と、 外部ソース抵抗器を前記負荷抵抗器と前記ジヨ
セフソン接合素子とに直列に設ける工程と、 前記外部ソース抵抗器にソース電流を与える工
程と、 前記ジヨセフソン接合素子と前記負荷抵抗器と
の間の接続部に電圧入力信号を印加する工程と、 前記ジヨセフソン接合素子がゼロ抵抗状態から
電圧ギヤツプ状態に変化しているときのみ前記負
荷抵抗器の両端間の増幅された電圧変化を検知す
る工程と、 からなる超伝導ジヨセフソン接合素子への入力電
圧を増幅する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US323144 | 1981-11-19 | ||
| US06/323,144 US4458160A (en) | 1981-11-19 | 1981-11-19 | High gain Josephson junction voltage amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892115A JPS5892115A (ja) | 1983-06-01 |
| JPH026446B2 true JPH026446B2 (ja) | 1990-02-09 |
Family
ID=23257897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202241A Granted JPS5892115A (ja) | 1981-11-19 | 1982-11-19 | 高利得ジヨセフソン接合電圧増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4458160A (ja) |
| EP (1) | EP0081922B1 (ja) |
| JP (1) | JPS5892115A (ja) |
| DE (1) | DE3266237D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03117453U (ja) * | 1990-03-19 | 1991-12-04 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0095979B1 (en) * | 1982-05-31 | 1986-10-29 | Fujitsu Limited | Josephson logic circuit |
| US5019721A (en) * | 1989-08-18 | 1991-05-28 | Wisconsin Alumni Research Foundation | Active superconducting devices formed of thin films |
| US5229655A (en) * | 1991-12-26 | 1993-07-20 | Wisconsin Alumni Research Foundation | Dual control active superconductive devices |
| US9614532B1 (en) | 2015-12-17 | 2017-04-04 | International Business Machines Corporation | Single-flux-quantum probabilistic digitizer |
| US9735776B1 (en) * | 2016-09-26 | 2017-08-15 | International Business Machines Corporation | Scalable qubit drive and readout |
| US10164724B2 (en) | 2016-09-26 | 2018-12-25 | International Business Machines Corporation | Microwave combiner and distributer for quantum signals using frequency-division multiplexing |
| CN111367344B (zh) * | 2020-04-09 | 2025-02-25 | 中国计量大学 | 一种串联约瑟夫森结的直流电流电压特性模拟电路及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689780A (en) * | 1969-08-14 | 1972-09-05 | Hans Walter Meissner | Control of flow across a weak link in superconductive and superfluid devices |
| US3983419A (en) * | 1974-12-31 | 1976-09-28 | International Business Machines - Ibm | Analog waveform transducing circuit |
| US4117354A (en) * | 1977-06-30 | 1978-09-26 | International Business Machines Corporation | Two-part current injection interferometer amplifiers and logic circuits |
| US4275314A (en) * | 1979-04-30 | 1981-06-23 | Bell Telephone Laboratories, Incorporated | Josephson Atto-Weber switch |
| US4313066A (en) * | 1979-08-20 | 1982-01-26 | International Business Machines Corporation | Direct coupled nonlinear injection Josephson logic circuits |
-
1981
- 1981-11-19 US US06/323,144 patent/US4458160A/en not_active Expired - Lifetime
-
1982
- 1982-11-19 DE DE8282306174T patent/DE3266237D1/de not_active Expired
- 1982-11-19 EP EP82306174A patent/EP0081922B1/en not_active Expired
- 1982-11-19 JP JP57202241A patent/JPS5892115A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03117453U (ja) * | 1990-03-19 | 1991-12-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0081922A1 (en) | 1983-06-22 |
| JPS5892115A (ja) | 1983-06-01 |
| EP0081922B1 (en) | 1985-09-11 |
| US4458160A (en) | 1984-07-03 |
| DE3266237D1 (en) | 1985-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH026446B2 (ja) | ||
| EP0205120B1 (en) | Superconducting current detecting circuit employing DC flux parametron circuit | |
| US4896118A (en) | Variable gain current-to-voltage amplifier with gain independent test mode operation | |
| US6300804B1 (en) | Differential comparator with dispersion reduction circuitry | |
| US6384636B1 (en) | Fast and precise current-sense circuit for high-voltage switch | |
| US5021729A (en) | Differential current source | |
| US20240122079A1 (en) | Diagnostic circuit | |
| US7808062B2 (en) | Signal isolator linear receiver | |
| US3673502A (en) | Voltage sensing switch | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| JPS5820942Y2 (ja) | 電源試験用負荷装置 | |
| SU1112316A1 (ru) | Устройство дл измерени концентрации носителей зар да в провод щих материалах | |
| JP2869775B2 (ja) | Ｓｑｕｉｄ磁束計 | |
| US3673432A (en) | Differential voltage level detector with microvolt sensitivity | |
| US3564436A (en) | High input impedance amplifier | |
| JPS62196919A (ja) | 比較器 | |
| SU1485311A2 (ru) | Устройство аналоговой памяти | |
| SU813762A1 (ru) | Преобразователь сигнала | |
| SU1223165A1 (ru) | Способ определени параметров параллельных @ -цепей | |
| JP2988858B2 (ja) | 温度検出回路 | |
| JPS6316970Y2 (ja) | ||
| JPS63241471A (ja) | 高抵抗半導体の電圧測定方法及び装置 | |
| JP2000055978A (ja) | Ｃｍｏｓ集積回路の電源電流測定装置 | |
| Hearn | A Precision Programmable Bipolar V/f Instrumentation Module | |
| Chang | A Self-Balancing Nanovolt Potentiometric System for Thermometry and Calorimetry |