JPH0265389A - ディジタル画面合成回路 - Google Patents
ディジタル画面合成回路Info
- Publication number
- JPH0265389A JPH0265389A JP21765088A JP21765088A JPH0265389A JP H0265389 A JPH0265389 A JP H0265389A JP 21765088 A JP21765088 A JP 21765088A JP 21765088 A JP21765088 A JP 21765088A JP H0265389 A JPH0265389 A JP H0265389A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- digital
- screen
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ディジタル化された複数の映像信号を1つの
画面に同時に表示するディジタル画面合成回路に関する
。
画面に同時に表示するディジタル画面合成回路に関する
。
[従来の技術]
ディジタル化された複数の映像信号を、1つの画面に同
時に表示するためには、合成回路が必要である。この合
成回路には、アナログ信号処理による方式の回路と、デ
ィジタル信号処理による方式の回路とがある。
時に表示するためには、合成回路が必要である。この合
成回路には、アナログ信号処理による方式の回路と、デ
ィジタル信号処理による方式の回路とがある。
アナログ信号処理による方式の回路において、子画面用
の信号は、輝度信号、色差信号に分離され、これら分離
された輝度信号、色差信号は、A/D変換器によってそ
れぞれディジタル化された後、水平垂直同期信号に同期
したアドレス信号に応じてフレームメモリに書込まれる
。そして、親画面の水平垂直同期信号に同期したアドレ
ス信号に応じて、上記フレームメモリから上記輝度信号
、色差信号を読出すことによって、親画面と同期した子
画面の画像データを出力している。
の信号は、輝度信号、色差信号に分離され、これら分離
された輝度信号、色差信号は、A/D変換器によってそ
れぞれディジタル化された後、水平垂直同期信号に同期
したアドレス信号に応じてフレームメモリに書込まれる
。そして、親画面の水平垂直同期信号に同期したアドレ
ス信号に応じて、上記フレームメモリから上記輝度信号
、色差信号を読出すことによって、親画面と同期した子
画面の画像データを出力している。
この子画面用輝度信号と子画面用色差信号とで構成され
る画像データが、D/A変換によってアナログ信号に変
換され、親画面の画像データと合成される0合成画面の
色差信号によってカラーサブキャリアを変調し、輝度信
号と加算することによって合成画面のNTSC信号が得
られる。
る画像データが、D/A変換によってアナログ信号に変
換され、親画面の画像データと合成される0合成画面の
色差信号によってカラーサブキャリアを変調し、輝度信
号と加算することによって合成画面のNTSC信号が得
られる。
上記アナログ信号処理による方式では、アナログ画面を
合成するので、回路を動作させるための微調整が必要で
あり、また、回路の安定性に欠け、経年変化が大きい等
の問題がある。
合成するので、回路を動作させるための微調整が必要で
あり、また、回路の安定性に欠け、経年変化が大きい等
の問題がある。
一方、ディジタル信号処理により画面合成する方式では
、まず、アナログ信号処理の場合と同様に、子画面用フ
レームメモリの読出しアドレスを親画面の水平垂直同期
信号に同期したアドレスとすることによって、親画面に
同期した子画面を構成する。この子画面用輝度信号、子
画面用色差信号を、それぞれ親画面用輝度信号、親画面
用色差信号に時分割多重する。この結果、合成画面用の
色差信号、合成画面用の輝度信号を得ることかできる。
、まず、アナログ信号処理の場合と同様に、子画面用フ
レームメモリの読出しアドレスを親画面の水平垂直同期
信号に同期したアドレスとすることによって、親画面に
同期した子画面を構成する。この子画面用輝度信号、子
画面用色差信号を、それぞれ親画面用輝度信号、親画面
用色差信号に時分割多重する。この結果、合成画面用の
色差信号、合成画面用の輝度信号を得ることかできる。
そして、得られた合成画面用色差信号によってカラーサ
ブキャリアを変調し、これを輝度信号と加算した後、D
/A変換しアナログNTSC信号を得る。
ブキャリアを変調し、これを輝度信号と加算した後、D
/A変換しアナログNTSC信号を得る。
[発明が解決しようとする課題]
テレビ会議用またはテレビ電話システム用のビデオ符号
化装置をLSI化するときに、上記ディジタル信号処理
による画面合成方式を適用すると、次の問題がある。
化装置をLSI化するときに、上記ディジタル信号処理
による画面合成方式を適用すると、次の問題がある。
テレビ会議用またはテレビ電話システム用のビデオ符号
化装置は、その小型化を目的としてLSI化される。と
ころが、2画面以上の画面合成や親画面の隅に子画面を
挿入するTV in TV ′:gは、オプション的機
能であり、このオプション的機能を取り込んでLSI化
すると、基本回路では必要がない回路(フレームメモリ
、子画面用変調回路、子画面用合成回路、マルチプレク
サ)を含んでLSI化することになり、回路規模が太き
くなる。ビデオ符号化装置はビデオ信号を高能率符号化
伝送することが基本機能であることから、その基本機能
だけ持てば良いと考えると、システムの価格が高くなる
という問題がある。また、合成画面の数が多くなればな
る程、LSIのピン数が増加するという問題がある。さ
らに、許容LSIピン数を超えてまで合成画面数を多く
したい場合には、その画面合成自体が不可能になるとい
う問題がある。
化装置は、その小型化を目的としてLSI化される。と
ころが、2画面以上の画面合成や親画面の隅に子画面を
挿入するTV in TV ′:gは、オプション的機
能であり、このオプション的機能を取り込んでLSI化
すると、基本回路では必要がない回路(フレームメモリ
、子画面用変調回路、子画面用合成回路、マルチプレク
サ)を含んでLSI化することになり、回路規模が太き
くなる。ビデオ符号化装置はビデオ信号を高能率符号化
伝送することが基本機能であることから、その基本機能
だけ持てば良いと考えると、システムの価格が高くなる
という問題がある。また、合成画面の数が多くなればな
る程、LSIのピン数が増加するという問題がある。さ
らに、許容LSIピン数を超えてまで合成画面数を多く
したい場合には、その画面合成自体が不可能になるとい
う問題がある。
本発明は、ビデオ信号を高能率符号化伝送するという基
本機能だけ持てば良いとするLSIの回路規模を小さく
でき、また、合成画面数が多くなってもそのLSIのピ
ン数が増加せず、さらに、LSIのピン数によって合成
画面数が制限されることがないディジタル画面合成回路
を提供することを目的とするものである。
本機能だけ持てば良いとするLSIの回路規模を小さく
でき、また、合成画面数が多くなってもそのLSIのピ
ン数が増加せず、さらに、LSIのピン数によって合成
画面数が制限されることがないディジタル画面合成回路
を提供することを目的とするものである。
[課題を解決する手段]
本発明は、親画面用ディジタルNTSC信号のカラーサ
ブキャリアと同一位相のカラーサブキャリアを子画面用
ディジタル色差信号で変調し、この変調によって得られ
た搬送色信号を子画面用ディジタル輝度信号と合成する
ことによって、子画面用ディジタルNTSC信号を出力
し、この子画面用ディジタルNTSC信号を、上記親画
面用ディジタルNTSC信号に時分割多重するものであ
る。
ブキャリアと同一位相のカラーサブキャリアを子画面用
ディジタル色差信号で変調し、この変調によって得られ
た搬送色信号を子画面用ディジタル輝度信号と合成する
ことによって、子画面用ディジタルNTSC信号を出力
し、この子画面用ディジタルNTSC信号を、上記親画
面用ディジタルNTSC信号に時分割多重するものであ
る。
[作用]
本発明は、親画面用ディジタル色差信号でカラーサブキ
ャリアを変調する変調回路と、この変調回路が出力する
搬送色信号と親画面用デイタル輝度信号とを合成する合
成回路とのみを、LSI化すべき親画面構成回路に設け
、カラーサブキャリアを出力するビンをそのLSIに増
設するだけでよいので、ビデオ信号を高能率符号化伝送
するという基本機能だけ持てば良いとするLSIの回路
規模を小さくでき、また、合成画面数が多くなってもL
SIのピン数が増加せず、さらに、LSIのピン数によ
って合成画面数が制限されることがない。
ャリアを変調する変調回路と、この変調回路が出力する
搬送色信号と親画面用デイタル輝度信号とを合成する合
成回路とのみを、LSI化すべき親画面構成回路に設け
、カラーサブキャリアを出力するビンをそのLSIに増
設するだけでよいので、ビデオ信号を高能率符号化伝送
するという基本機能だけ持てば良いとするLSIの回路
規模を小さくでき、また、合成画面数が多くなってもL
SIのピン数が増加せず、さらに、LSIのピン数によ
って合成画面数が制限されることがない。
[実施例]
第1図は、本発明の:51実施例を示す回路図である。
この実施例は、親画面構成回路10と、子画面構成回路
20と、フレームメモリ用読出しアドレス発生回路31
と、サブキャリア検出回路32と、マルチプレクサ50
とを有する。
20と、フレームメモリ用読出しアドレス発生回路31
と、サブキャリア検出回路32と、マルチプレクサ50
とを有する。
親画面構成回路10は、基本的には、ビデオ信号を高能
率符号化伝送する基本機能のみを具備する回路であり、
変調回路16と、合成回路17とを有する。また、親画
面構成回路10には、入力端子ll、12.13が設け
られ、それぞれ、親画面用ディジタル輝度信号Y、親画
面用ディジタル色差信号Ct、親画面用ディジタル色差
信号C2を入力する。
率符号化伝送する基本機能のみを具備する回路であり、
変調回路16と、合成回路17とを有する。また、親画
面構成回路10には、入力端子ll、12.13が設け
られ、それぞれ、親画面用ディジタル輝度信号Y、親画
面用ディジタル色差信号Ct、親画面用ディジタル色差
信号C2を入力する。
変調回路16は、その内部で発生するカラーサブキャリ
アを色差信号C1,C2で変調して搬送色信号を出力す
る回路であり、合成回路17は、その搬送色信号と親画
面用ディジタル輝度信号Yとを合成して親画面用ディジ
タルNTSC信号を出力する回路である。
アを色差信号C1,C2で変調して搬送色信号を出力す
る回路であり、合成回路17は、その搬送色信号と親画
面用ディジタル輝度信号Yとを合成して親画面用ディジ
タルNTSC信号を出力する回路である。
なお、親画面構成回路10は、ビデオ信号を高能率符号
化伝送する通常の回路と比較すると、カラーサブキャリ
アを出力する分だけ、ビンが1本多くなっている。
化伝送する通常の回路と比較すると、カラーサブキャリ
アを出力する分だけ、ビンが1本多くなっている。
子画面構成回路20は、入力端子21.22.23と、
フレームメモリ用書込みアドレス発生回路24と、フレ
ームメモリ25と、変調回路26と1合成回路27とを
有する。
フレームメモリ用書込みアドレス発生回路24と、フレ
ームメモリ25と、変調回路26と1合成回路27とを
有する。
入力端子21.22.23は、それぞれ、子画面用ディ
ジタル輝度信号Y′、子画面用ディジタル色差信号01
′、子画面用ディジタル色差信号C2’を入力する。フ
レームメモリ用書込みアドレス発生回路24は、子画面
用ディジタル輝度信号Y°に含まれる水平垂直同期信号
に基づいて書込みアドレスを発生する回路であり、フレ
ームメモリ25は、子画面用の輝度信号Y″、色差信号
CI’、02″を1フレ一ム分記憶するメモリである。
ジタル輝度信号Y′、子画面用ディジタル色差信号01
′、子画面用ディジタル色差信号C2’を入力する。フ
レームメモリ用書込みアドレス発生回路24は、子画面
用ディジタル輝度信号Y°に含まれる水平垂直同期信号
に基づいて書込みアドレスを発生する回路であり、フレ
ームメモリ25は、子画面用の輝度信号Y″、色差信号
CI’、02″を1フレ一ム分記憶するメモリである。
変調回路26は、サブキャリア検出回路32で出力した
カラーサブキャリアを色差信号C1゛、C2’で変調し
て搬送色信号を出力する回路であり、合成回路27は、
その搬送色信号と子画面用ディジタル輝度信号Y′とを
合成して子画面用ディジタルNTSC信号を出力する回
路である。
カラーサブキャリアを色差信号C1゛、C2’で変調し
て搬送色信号を出力する回路であり、合成回路27は、
その搬送色信号と子画面用ディジタル輝度信号Y′とを
合成して子画面用ディジタルNTSC信号を出力する回
路である。
フレームメモリ用読出しアドレス発生回路31は、親画
面用ディジタル輝度信号Yに含まれる水平垂直同期信号
に基づいて読出しアドレスを発生する回路であり、サブ
キャリア検出回路32は、変調回路16の内部で発生す
るカラーサブキャリアを検出し、これと同一位相のカラ
ーサブキャリアを出力する回路である。
面用ディジタル輝度信号Yに含まれる水平垂直同期信号
に基づいて読出しアドレスを発生する回路であり、サブ
キャリア検出回路32は、変調回路16の内部で発生す
るカラーサブキャリアを検出し、これと同一位相のカラ
ーサブキャリアを出力する回路である。
マルチプレクサ50は、子画面用ディジタルNTSC信
号を、親画面用ディジタルNTSC信号に時分割多重す
る手段である。
号を、親画面用ディジタルNTSC信号に時分割多重す
る手段である。
次に、上記実施例の動作について説明する。
まず、親画面構成回路10において、入力端子12.1
3からそれぞれ入力した親画面ディジタル色差信号C1
、C2によって、変調回路16の内部で発生するカラー
サブキャリアを、その変調回路16が変調し、搬送色信
号を出力し、入力端子11から入力した親画面ディジタ
ル輝度信号Yと上記搬送色信号とが、合成回路17によ
って合成され、親画面用ディジタルNTSC信号が端子
51から出力される。
3からそれぞれ入力した親画面ディジタル色差信号C1
、C2によって、変調回路16の内部で発生するカラー
サブキャリアを、その変調回路16が変調し、搬送色信
号を出力し、入力端子11から入力した親画面ディジタ
ル輝度信号Yと上記搬送色信号とが、合成回路17によ
って合成され、親画面用ディジタルNTSC信号が端子
51から出力される。
一方、子画面構成回路20において、入力端子21から
入力した子画面ディジタル輝度信号Y゛に含まれる水平
垂直同期信号に基づいて、フレームメモリ書込みアドレ
ス発生回路24がフレームメモリ書込みアドレスを発生
する。そのアドレスに応じて、子画面ディジタル輝度信
号Y″と、入力端子22.23から入力された子画面デ
ィジタル色差信号01″、C2°との3つの信号が、フ
レームメモリ25に書込まれる。
入力した子画面ディジタル輝度信号Y゛に含まれる水平
垂直同期信号に基づいて、フレームメモリ書込みアドレ
ス発生回路24がフレームメモリ書込みアドレスを発生
する。そのアドレスに応じて、子画面ディジタル輝度信
号Y″と、入力端子22.23から入力された子画面デ
ィジタル色差信号01″、C2°との3つの信号が、フ
レームメモリ25に書込まれる。
そして、親画面ディジタル輝度信号に含まれる水平垂直
に基づいて、フレームメモリ読出しアドレス発生回路3
1が読出しアドレスを発生する。
に基づいて、フレームメモリ読出しアドレス発生回路3
1が読出しアドレスを発生する。
この読出しアドレスによって、フレームメモリ25に書
込まれている信号Y゛、ct’、02゜が読出される。
込まれている信号Y゛、ct’、02゜が読出される。
変調回路26において、上記読出された色差信号C1°
、C2°が、サブキャリア検出回路32からのカラーサ
ブキャリアを変調し、搬送色信号を出力する。この搬送
色信号とフレームメモリ25から読出された輝度信号Y
°とを合成回路27が合成し、子画面用ディジタルNT
SC信号を出力する。
、C2°が、サブキャリア検出回路32からのカラーサ
ブキャリアを変調し、搬送色信号を出力する。この搬送
色信号とフレームメモリ25から読出された輝度信号Y
°とを合成回路27が合成し、子画面用ディジタルNT
SC信号を出力する。
さらに、親画面構成回路10からのディジタルNTSC
信号と子画面構成回路20からのディジタルNTSC信
号との2つの信号を、マルチプレクサ50がディジタル
時分割多重し、合成画面用ディジタルNTSC信号を端
子52から出力する。
信号と子画面構成回路20からのディジタルNTSC信
号との2つの信号を、マルチプレクサ50がディジタル
時分割多重し、合成画面用ディジタルNTSC信号を端
子52から出力する。
上記実施例によれば、子画面構成回路20等とは独立し
て、親画面構成回路10が構成され、その親画面構成回
路10がビデオ信号を高能率符号化伝送するという基本
機能を有しているので、その基本機能を保持できること
は勿論、その親画面構成回路工OをLSI化したときの
回路の規模が小さくなる。すなわち、子画面構成回路2
0.フレームメモリ用読出しアドレス発生回路31、サ
ブキャリア検出回路32、マルチプレクサ50に対応す
る回路規模が小さくなる。
て、親画面構成回路10が構成され、その親画面構成回
路10がビデオ信号を高能率符号化伝送するという基本
機能を有しているので、その基本機能を保持できること
は勿論、その親画面構成回路工OをLSI化したときの
回路の規模が小さくなる。すなわち、子画面構成回路2
0.フレームメモリ用読出しアドレス発生回路31、サ
ブキャリア検出回路32、マルチプレクサ50に対応す
る回路規模が小さくなる。
そして、画面合成したい場合には、上記LSIの周辺に
、子画面構成回路20.フレームメモリ用読出しアドレ
ス発生回路31.サブキャリア検出回路32、マルチプ
レクサ50を配置すればよい、この場合、上記LSI化
した親画面構成回路lOを作り変えることなく、そのま
ま使用するして画面合成することができる。
、子画面構成回路20.フレームメモリ用読出しアドレ
ス発生回路31.サブキャリア検出回路32、マルチプ
レクサ50を配置すればよい、この場合、上記LSI化
した親画面構成回路lOを作り変えることなく、そのま
ま使用するして画面合成することができる。
第2図は、本発明の第2実施例を示す回路図である。
なお、第1図に示す部材と同一の部材には同一符号を付
しである。
しである。
この第2実施例が第1実施例と異なる点は、子画面構成
回路20以外に、これと同様の子画面構成回路20aを
設けた点と、フレームメモリ用読出しアドレス発生回路
31からの読出レアドレス、サブキャリア検出回路32
からのカラーサブキャリアが子画面構成回路20aに供
給されている点とであり、マルチプレクサ50が1つの
親画面と2つの子画面とを合成できる。
回路20以外に、これと同様の子画面構成回路20aを
設けた点と、フレームメモリ用読出しアドレス発生回路
31からの読出レアドレス、サブキャリア検出回路32
からのカラーサブキャリアが子画面構成回路20aに供
給されている点とであり、マルチプレクサ50が1つの
親画面と2つの子画面とを合成できる。
子画面構成回路20aの内部回路は、子画面構成回路2
0のそれと同様であり、入力端子21a、22a、23
aは、入力端子21.22゜23と同様である。
0のそれと同様であり、入力端子21a、22a、23
aは、入力端子21.22゜23と同様である。
この実施例の場合、第1実施例と同じ親画面構成回路1
0を使用して、3つの画像信号を合成できる。この場合
でも、同じ親画面構成回路10を使用できる。
0を使用して、3つの画像信号を合成できる。この場合
でも、同じ親画面構成回路10を使用できる。
また、3つ以上の子画面を親画面と合成するようにして
もよく、その場合でも、同じ親画面構成回路10を使用
できる。したがって、合成画面数が増えてもLSI化し
た親画面構成回路lOのビン数が増えず、また、LSI
のビン数によって合成画面数が制限されることがない。
もよく、その場合でも、同じ親画面構成回路10を使用
できる。したがって、合成画面数が増えてもLSI化し
た親画面構成回路lOのビン数が増えず、また、LSI
のビン数によって合成画面数が制限されることがない。
上記実施例は、親画面ディジタル輝度信号Yと子画面デ
ィジタル輝度信号Y′とにそれぞれ、水平垂直同期信号
が含まれるものであるが、輝度信号に水平垂直同期信号
が含まれず、信号源から別線で水平垂直同期信号が供給
されるようにしてもよい。
ィジタル輝度信号Y′とにそれぞれ、水平垂直同期信号
が含まれるものであるが、輝度信号に水平垂直同期信号
が含まれず、信号源から別線で水平垂直同期信号が供給
されるようにしてもよい。
また、親画面構成回路10に、フレームメモリ用読出し
アドレス発生回路31、サブキャリア検出回路32の少
なくとも一方を含めるようにしてもよい、このようにし
ても、従来よりもLSI化したときの回路規模が小さく
なり、また、・合成画面数が増えてもLSI化した親画
面構成回路10のビン数が増えず、また、LSIのビン
数によって合成画面数が制限されることがないことに変
りがない。
アドレス発生回路31、サブキャリア検出回路32の少
なくとも一方を含めるようにしてもよい、このようにし
ても、従来よりもLSI化したときの回路規模が小さく
なり、また、・合成画面数が増えてもLSI化した親画
面構成回路10のビン数が増えず、また、LSIのビン
数によって合成画面数が制限されることがないことに変
りがない。
[発明の効果]
本発明によれば、1つの画面上に複数の画像を同時に表
示するディジタル画面合成回路において、ビデオ信号を
高能率符号化伝送するという基本機能だけ持てば良いと
するLSIの回路規模を小さくでき、また、合成画面数
が多くなってもそのLSIのビン数が増加せず、さらに
、LSIのビン数によって合成画面数が制限されること
がないという効果を奏する。
示するディジタル画面合成回路において、ビデオ信号を
高能率符号化伝送するという基本機能だけ持てば良いと
するLSIの回路規模を小さくでき、また、合成画面数
が多くなってもそのLSIのビン数が増加せず、さらに
、LSIのビン数によって合成画面数が制限されること
がないという効果を奏する。
第1図は、
ある。
第2図は、
ある。
本発明の第1実施例を示す回路図で
本発明の第2実施例を示す回路図で
第2図
O・・・親画面構成回路、
0120a・・・子画面構成回路、
l・・・フレームメモリ用読出しア
路、
2・・・サブキャリア検出回路、
0・・・マルチプレクサ。
ドレス発生口
Claims (1)
- 【特許請求の範囲】 1つの画面上に複数の画像を同時に表示するディジタル
画面合成回路において、 親画面用ディジタルNTSC信号のカラーサブキャリア
と同一位相のカラーサブキャリアを子画面用ディジタル
色差信号で変調し、この変調によって得られた搬送色信
号を子画面用ディジタル輝度信号と合成することによっ
て、子画面用ディジタルNTSC信号を出力する子画面
構成回路と; 上記子画面用ディジタルNTSC信号を、上記親画面用
ディジタルNTSC信号に時分割多重するマルチプレク
サと; を有することを特徴とするディジタル画面合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21765088A JPH0265389A (ja) | 1988-08-30 | 1988-08-30 | ディジタル画面合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21765088A JPH0265389A (ja) | 1988-08-30 | 1988-08-30 | ディジタル画面合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265389A true JPH0265389A (ja) | 1990-03-06 |
Family
ID=16707580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21765088A Pending JPH0265389A (ja) | 1988-08-30 | 1988-08-30 | ディジタル画面合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05199538A (ja) * | 1992-01-20 | 1993-08-06 | Matsushita Electric Ind Co Ltd | 二画面表示回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62266994A (ja) * | 1986-05-14 | 1987-11-19 | Mitsubishi Electric Corp | 映像信号合成装置 |
| JPS63102590A (ja) * | 1986-10-20 | 1988-05-07 | Matsushita Electric Ind Co Ltd | デイジタルカラ−エンコ−ダ |
-
1988
- 1988-08-30 JP JP21765088A patent/JPH0265389A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62266994A (ja) * | 1986-05-14 | 1987-11-19 | Mitsubishi Electric Corp | 映像信号合成装置 |
| JPS63102590A (ja) * | 1986-10-20 | 1988-05-07 | Matsushita Electric Ind Co Ltd | デイジタルカラ−エンコ−ダ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05199538A (ja) * | 1992-01-20 | 1993-08-06 | Matsushita Electric Ind Co Ltd | 二画面表示回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8553127B2 (en) | Video apparatus and image sensing apparatus | |
| JPS59122093A (ja) | テレビジヨン伝送方式並びにテレビジヨン送信装置及び受像装置 | |
| JPH03504789A (ja) | Edtv記録装置 | |
| CN1107414C (zh) | 用于数字视频系统的数字视频编码器 | |
| GB2262857A (en) | Digital encoder | |
| EP0767590A1 (en) | Method and circuit for synchronizing phase of video signal, and combining device | |
| JPH06225326A (ja) | 多画面テレビジョン受像機 | |
| JP2878400B2 (ja) | マルチウインドウ表示装置 | |
| JPH02202189A (ja) | テレビジョン受信機 | |
| JPH0210988A (ja) | テレビジョン受信機 | |
| JPS6276984A (ja) | ワイドアスペクトテレビジヨン信号合成装置 | |
| JPS6374389A (ja) | カラ−画像多重静止画発生装置 | |
| JPH10224774A (ja) | 監視カメラ装置 | |
| JPS60130289A (ja) | 映像信号変換装置 | |
| JPH033586A (ja) | 画像伝送装置 | |
| JPH027685A (ja) | テレビジヨン受信装置 | |
| KR20080002275A (ko) | Fpga를 이용한 영상합성 제어장치 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JPS63215191A (ja) | 映像信号合成装置 | |
| JPS62245889A (ja) | テレビジヨン会議装置 | |
| JPH02166495A (ja) | 映像合成装置 | |
| JPH06319090A (ja) | 子画面発生装置 | |
| JPS6351789A (ja) | カラ−画像多重静止画発生装置 | |
| JPS63215189A (ja) | 映像信号合成装置 | |
| JPS6149576A (ja) | テレビ会議装置 |