JPH0265422A - 位相合成形スペースダイバーシティ受信装置 - Google Patents
位相合成形スペースダイバーシティ受信装置Info
- Publication number
- JPH0265422A JPH0265422A JP63216824A JP21682488A JPH0265422A JP H0265422 A JPH0265422 A JP H0265422A JP 63216824 A JP63216824 A JP 63216824A JP 21682488 A JP21682488 A JP 21682488A JP H0265422 A JPH0265422 A JP H0265422A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- intermediate frequency
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radio Transmission System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、例えばデジタル無線通信システムにおいて、
フェージングの影響を軽減するために使用される位相合
成形スペースダイバーシティ受信装置に関する。
フェージングの影響を軽減するために使用される位相合
成形スペースダイバーシティ受信装置に関する。
(従来の技術)
従来、スペースダイバーシティの一方式として、2つの
受信入力を位相合成する位相合成形スペースダイバーシ
ティ方式が知られている。この種の方式は、例えば先ず
主受信系で得られた主受信中間周波信号および副受信系
で得られた副受信中間周波信号のうち、副受信中間周波
信号に位相変調器で低周波からなる位相変調信号により
位相変調をかけ、しかるのちこれらの主受信中間周波信
号と副受信中間周波信号とを合成器により合成する。そ
して、この合成信号に振幅変調波とじて現われる上記位
相変調信号の基本波成分の有無およびその位相関係から
上記主受信中間周波信号と副受信中間周波信号との相対
位相の状態を判定し、この判定結果に従って上記主受信
中間周波信号と副受信中間周波信号とが同相になるよう
に位相制御するものである。
受信入力を位相合成する位相合成形スペースダイバーシ
ティ方式が知られている。この種の方式は、例えば先ず
主受信系で得られた主受信中間周波信号および副受信系
で得られた副受信中間周波信号のうち、副受信中間周波
信号に位相変調器で低周波からなる位相変調信号により
位相変調をかけ、しかるのちこれらの主受信中間周波信
号と副受信中間周波信号とを合成器により合成する。そ
して、この合成信号に振幅変調波とじて現われる上記位
相変調信号の基本波成分の有無およびその位相関係から
上記主受信中間周波信号と副受信中間周波信号との相対
位相の状態を判定し、この判定結果に従って上記主受信
中間周波信号と副受信中間周波信号とが同相になるよう
に位相制御するものである。
第6図はその原理を示すもので、副受信中間周波信号S
に対し周波数fPで位相変位Xからなる位相変調信号に
より位相変調をかけると、主受信中間周波信号Mと副受
信中間周波信号Sとの相対位相がずれている場合には、
例えば第6図(a)に示すように合成信号Gの位相は■
〜■のように変化する。このため、この合成信号Gには
第7図(b)に示すように上記位相変調信号の基本波周
波数fPと同じ振幅変調波が現われる。尚、上記第7図
(b)は主受信中間周波信号Mに対し副受信中間周波信
号Sの位相が遅れている場合に現われる波形であり、主
受信中間周波信号Mに対し副受信中間周波信号Sの位相
が進んでいる場合には、周波数はfPで同じであるが第
7図(C)に示す如く上記第7図(b)とは位を口が反
転した振幅変調波が現われる。したがって、このような
場合には上記合成信号の振幅変調波に位相変調信号の基
本波周波数fPと同じ周波数成分が含まれているか否か
を検出し、かつその位相を判別することにより主受信中
間周波信号に対しFirl受信中間周波信号の位を口が
進んでいるか遅れているかを判定することができる。
に対し周波数fPで位相変位Xからなる位相変調信号に
より位相変調をかけると、主受信中間周波信号Mと副受
信中間周波信号Sとの相対位相がずれている場合には、
例えば第6図(a)に示すように合成信号Gの位相は■
〜■のように変化する。このため、この合成信号Gには
第7図(b)に示すように上記位相変調信号の基本波周
波数fPと同じ振幅変調波が現われる。尚、上記第7図
(b)は主受信中間周波信号Mに対し副受信中間周波信
号Sの位相が遅れている場合に現われる波形であり、主
受信中間周波信号Mに対し副受信中間周波信号Sの位相
が進んでいる場合には、周波数はfPで同じであるが第
7図(C)に示す如く上記第7図(b)とは位を口が反
転した振幅変調波が現われる。したがって、このような
場合には上記合成信号の振幅変調波に位相変調信号の基
本波周波数fPと同じ周波数成分が含まれているか否か
を検出し、かつその位相を判別することにより主受信中
間周波信号に対しFirl受信中間周波信号の位を口が
進んでいるか遅れているかを判定することができる。
一方、主受信中間周波信号Mと副受信中間周波信号Sと
が同相の場合には、第6図(b)に示すように主受信中
間周波信号Mと副受信中間周波信号Sとの合成信号Gの
位相は■〜■のように同相領域内で繰返し変化する。こ
のため、合成信号Gの振幅変調波には位相変調信号の基
本波成分(周波数fp)は現われず、第7図(a)に示
す如く上記基本波成分の2倍波(周波数2fp)が現わ
れる。また逆相の場合にも、第6図(c)に示すように
主受信中間周波信号Mと副受信中間周波信号Sとの合成
信号Gの位相は■〜■のように逆用領域内で繰返し変化
するため、合成信号Gの振幅変調波には第7図(d)に
示すように基本波の2倍波(周波数2fp)が現われる
。したがって、合成信号に現われる振幅変調波の周波数
が2fpであるか否かを判定することにより同相および
逆相の状態を検出することができ、またその位相を判定
することにより同相と逆相とを識別することができる。
が同相の場合には、第6図(b)に示すように主受信中
間周波信号Mと副受信中間周波信号Sとの合成信号Gの
位相は■〜■のように同相領域内で繰返し変化する。こ
のため、合成信号Gの振幅変調波には位相変調信号の基
本波成分(周波数fp)は現われず、第7図(a)に示
す如く上記基本波成分の2倍波(周波数2fp)が現わ
れる。また逆相の場合にも、第6図(c)に示すように
主受信中間周波信号Mと副受信中間周波信号Sとの合成
信号Gの位相は■〜■のように逆用領域内で繰返し変化
するため、合成信号Gの振幅変調波には第7図(d)に
示すように基本波の2倍波(周波数2fp)が現われる
。したがって、合成信号に現われる振幅変調波の周波数
が2fpであるか否かを判定することにより同相および
逆相の状態を検出することができ、またその位相を判定
することにより同相と逆相とを識別することができる。
ところが、このように主受信中間周波信号と副受信中間
周波信号との位相関係が逆相である場合の判定を従来で
は、合成信号を周波数2fP用のフィルタを通すことに
より周波数が2fPの振幅変調波の有無を検出し、この
周波数2fPの振幅変調波を論理処理することにより行
なっていた。
周波信号との位相関係が逆相である場合の判定を従来で
は、合成信号を周波数2fP用のフィルタを通すことに
より周波数が2fPの振幅変調波の有無を検出し、この
周波数2fPの振幅変調波を論理処理することにより行
なっていた。
このため、上記2fP用のフィルタとして例えば急峻な
特性を持つアクティブフィルタを必要とし、かつこのア
クティブフィルタの選択特性を向上させるために素子の
バラツキをキャンセルする等の対策が必要となるため、
回路設計が難しくまた回路の構成が複雑かつ大形化し易
かった。
特性を持つアクティブフィルタを必要とし、かつこのア
クティブフィルタの選択特性を向上させるために素子の
バラツキをキャンセルする等の対策が必要となるため、
回路設計が難しくまた回路の構成が複雑かつ大形化し易
かった。
以上のように従来の方式は、同相および逆相の状態を検
出するために選択特性の良いアクティブフィルタを必要
とすることから、回路構成の複雑かつ大形化を招くとい
う問題点を有するもので、本発明は上記目的を達成する
ために、同相および逆相状態の検出をアクティブフィル
タ等の複雑な回路を用いずに正確に行なえるようにし、
これにより回路設計の簡単化および回路構成の簡単小形
化を図り得る位相合成形スペースダイバーシティ受信装
置を提供しようとするものである。
出するために選択特性の良いアクティブフィルタを必要
とすることから、回路構成の複雑かつ大形化を招くとい
う問題点を有するもので、本発明は上記目的を達成する
ために、同相および逆相状態の検出をアクティブフィル
タ等の複雑な回路を用いずに正確に行なえるようにし、
これにより回路設計の簡単化および回路構成の簡単小形
化を図り得る位相合成形スペースダイバーシティ受信装
置を提供しようとするものである。
[発明の構成]
i!謬
(mを解決するための手段)
本発明は、第1および第2の受信中間周波信号をその一
方に所定の位相変調信号により位相変調をかけたのち合
成し、この合成信号に振幅変調波として現われる上記位
相変調信号の基本波の有無およびその位相状態から上記
第1および第2の受信中間周波信号の相対位相を検出し
、この検出結果に従って上記第1および第2の受信中間
周波信号を位相制御する位相合成形スペースダイバーシ
ティ受信装置において、上記合成信号を増幅する増幅回
路と、この増幅回路の利得を制御する自動利得制御回路
と、判定回路とを備え、上記自動利得制御回路の時定数
を上記位相変調信号の基本波周波数に対し十分大きな値
に設定し、この自動利得制御回路から出力される利得制
御信号のレベルを上記判定回路で判定することにより、
上記第1および第2の受信中間周波信号の位相が同相で
あるか逆相であるかを判定するようにしたものである。
方に所定の位相変調信号により位相変調をかけたのち合
成し、この合成信号に振幅変調波として現われる上記位
相変調信号の基本波の有無およびその位相状態から上記
第1および第2の受信中間周波信号の相対位相を検出し
、この検出結果に従って上記第1および第2の受信中間
周波信号を位相制御する位相合成形スペースダイバーシ
ティ受信装置において、上記合成信号を増幅する増幅回
路と、この増幅回路の利得を制御する自動利得制御回路
と、判定回路とを備え、上記自動利得制御回路の時定数
を上記位相変調信号の基本波周波数に対し十分大きな値
に設定し、この自動利得制御回路から出力される利得制
御信号のレベルを上記判定回路で判定することにより、
上記第1および第2の受信中間周波信号の位相が同相で
あるか逆相であるかを判定するようにしたものである。
(作用)
この結果、逆相状態を判定するためにアクティブフィル
タを用いた周波数2fp用のフィルタ回路を設ける必要
がなくなり、これにより回路設計および回路構成を極め
て簡単にすることができる。
タを用いた周波数2fp用のフィルタ回路を設ける必要
がなくなり、これにより回路設計および回路構成を極め
て簡単にすることができる。
(実施例)
第1図は、本発明の一実施例における位相合成形スペー
スダイバーシティ受信装置の要部構成を示す回路ブロッ
ク図である。
スダイバーシティ受信装置の要部構成を示す回路ブロッ
ク図である。
主受信系により得られた主受信中間周波信号IMおよび
副受信系により得られた副受信中間周波信号Isは、そ
れぞれ増幅部1a、lbおよび自動利得制御部2a、2
bからなる中間周波自動利得制御増幅回路により増幅さ
れ、このうち副受信中間周波信号ISは位相変調器(P
HMOD)3で位相変調信号C8により位相変調された
のち、同相電力合成器4で上記主受信中間周波信号IM
と合成される。ここで、上記位相変調信号C8は周波数
がfPに設定されたもので、基準発振器7の発振周波数
を分周回路8で分周することにより出力される。尚、こ
の分周回路8は上記位相変調信号C8の2倍の周波数2
fPを有するクロック信号ESも併せて出力する。
副受信系により得られた副受信中間周波信号Isは、そ
れぞれ増幅部1a、lbおよび自動利得制御部2a、2
bからなる中間周波自動利得制御増幅回路により増幅さ
れ、このうち副受信中間周波信号ISは位相変調器(P
HMOD)3で位相変調信号C8により位相変調された
のち、同相電力合成器4で上記主受信中間周波信号IM
と合成される。ここで、上記位相変調信号C8は周波数
がfPに設定されたもので、基準発振器7の発振周波数
を分周回路8で分周することにより出力される。尚、こ
の分周回路8は上記位相変調信号C8の2倍の周波数2
fPを有するクロック信号ESも併せて出力する。
ところで、上記同相電力合成器4から出力された合成信
号IGは合成信号増幅回路5に導入される。この合成信
号増幅回路5は、増幅部51および自動利得制御回路(
AGC)52からなる中間周波自動利得制御増幅回路と
、この増幅回路により増幅された合成信号IGを検波し
てその振幅変調波ASを出力する検波器53と、レベル
判定用のシュミット回路54とから構成される。このう
ち自動利得制御回路52は、時定数が前記位相変調信号
C8の基本波周波数f、よりも十分に大きな値に設定し
である。またシュミット回路54は、上記自動利得制御
回路52から出力される利得制御信号GSのレベル判定
を行なうもので、上記利得制御信号GSのレベルがしき
い値以上の場合に″H″レベルとなり、それ以外の場合
に“L”レベルとなる判定信号H3を出力する。
号IGは合成信号増幅回路5に導入される。この合成信
号増幅回路5は、増幅部51および自動利得制御回路(
AGC)52からなる中間周波自動利得制御増幅回路と
、この増幅回路により増幅された合成信号IGを検波し
てその振幅変調波ASを出力する検波器53と、レベル
判定用のシュミット回路54とから構成される。このう
ち自動利得制御回路52は、時定数が前記位相変調信号
C8の基本波周波数f、よりも十分に大きな値に設定し
である。またシュミット回路54は、上記自動利得制御
回路52から出力される利得制御信号GSのレベル判定
を行なうもので、上記利得制御信号GSのレベルがしき
い値以上の場合に″H″レベルとなり、それ以外の場合
に“L”レベルとなる判定信号H3を出力する。
一方、上記検波器53から出力された振幅変調波ASは
、遅れ進み判定回路6に導入される。この遅れ進み判定
回路6は、前記主受信中間周波信号IMに対する副受信
中間周波信号Isの位相のずれ方向を検出するもので、
上記位相変調信号C8の周波数fP酸成分みを選択的に
通過するフィルタ61と、このフィルタ61を通過した
周波数f、の振幅変調波の論理レベルをTTLレベルに
変換するコンパレータ62と、排他的論理和回路63と
、D形フリップフロップ64とから構成される。このう
ち排他的論理和回路63は、コンパレータ62で論理変
換された周波数fPの振幅変調波BSと、基準信号とし
ての前記位相変調信号(周波数fp)C8とを排他的論
理和処理するものである。D形フリップフロップ64は
、上記排他的論理和回路63の出力信号DSを前記分周
回路8から出力される2fPのクロック信号ESに同期
してラッチするもので、このラッチ出力を遅れ進み判定
信号FSとして位相制御回路1oへ出力する。
、遅れ進み判定回路6に導入される。この遅れ進み判定
回路6は、前記主受信中間周波信号IMに対する副受信
中間周波信号Isの位相のずれ方向を検出するもので、
上記位相変調信号C8の周波数fP酸成分みを選択的に
通過するフィルタ61と、このフィルタ61を通過した
周波数f、の振幅変調波の論理レベルをTTLレベルに
変換するコンパレータ62と、排他的論理和回路63と
、D形フリップフロップ64とから構成される。このう
ち排他的論理和回路63は、コンパレータ62で論理変
換された周波数fPの振幅変調波BSと、基準信号とし
ての前記位相変調信号(周波数fp)C8とを排他的論
理和処理するものである。D形フリップフロップ64は
、上記排他的論理和回路63の出力信号DSを前記分周
回路8から出力される2fPのクロック信号ESに同期
してラッチするもので、このラッチ出力を遅れ進み判定
信号FSとして位相制御回路1oへ出力する。
位相制御回路10は、位相制御信号発生回路としてのア
ップダウンカウンタ11と、このアップダウンカウンタ
11に対しカウントクロックを供給するクロック発生部
12とを備えている。クロック発生部12は、高速クロ
ックを発生するクロック発振器13と、上記高速クロッ
クを分周して低速クロックを作成する分周器14と、セ
レクタ15とから構成される。このセレクタ15は、前
記合成信号増幅回路5のシュミット回路54がら発生さ
れる判定信号H8のレベルに応じて、上記高速クロック
と低速クロックとを択一的に選択して上記アップダウン
カウンタ11にカウントクロックとして供給するもので
ある。一方ア・ンプタウンカウンタ11は、上記遅れ進
み判定回路6のD形フリップフロップ64から出力され
る遅れ進み判定信号FSのレベルに応じて、上記クロッ
ク発生部12から出力されるカウントクロックのアップ
動作およびダウン動作を行なうもので、その8ビツトか
らなるカウント出力を図示しない無限移相器へ制御アド
レスJSとして供給し、これにより副受信系の信号の移
相量を制御している。また位相制御回路10は、アップ
ダウンカウンタ11のカウント動作を制御するアンドゲ
ート16を存している。このアンドゲート16は、ワン
ショットマルチバイブレータ(以後ワンショットマルチ
と略称する)9の出力レベルと、前記シュミット回路5
4からの判定信号HSのレベルとに応じて、主受信中間
周波信号IMと副受信中間周波信号!Sとが同相の場合
には“H“レベルの信号を出力してアップダウンカウン
タ11のカウント動作を停止させるものである。
ップダウンカウンタ11と、このアップダウンカウンタ
11に対しカウントクロックを供給するクロック発生部
12とを備えている。クロック発生部12は、高速クロ
ックを発生するクロック発振器13と、上記高速クロッ
クを分周して低速クロックを作成する分周器14と、セ
レクタ15とから構成される。このセレクタ15は、前
記合成信号増幅回路5のシュミット回路54がら発生さ
れる判定信号H8のレベルに応じて、上記高速クロック
と低速クロックとを択一的に選択して上記アップダウン
カウンタ11にカウントクロックとして供給するもので
ある。一方ア・ンプタウンカウンタ11は、上記遅れ進
み判定回路6のD形フリップフロップ64から出力され
る遅れ進み判定信号FSのレベルに応じて、上記クロッ
ク発生部12から出力されるカウントクロックのアップ
動作およびダウン動作を行なうもので、その8ビツトか
らなるカウント出力を図示しない無限移相器へ制御アド
レスJSとして供給し、これにより副受信系の信号の移
相量を制御している。また位相制御回路10は、アップ
ダウンカウンタ11のカウント動作を制御するアンドゲ
ート16を存している。このアンドゲート16は、ワン
ショットマルチバイブレータ(以後ワンショットマルチ
と略称する)9の出力レベルと、前記シュミット回路5
4からの判定信号HSのレベルとに応じて、主受信中間
周波信号IMと副受信中間周波信号!Sとが同相の場合
には“H“レベルの信号を出力してアップダウンカウン
タ11のカウント動作を停止させるものである。
次に、以上のように構成された装置の動作を説明する。
同相電力合成器4から出力された合成信号IGは、合成
信号増幅回路5の中間周波自動利得制御増幅回路で増幅
されたのち検波器53で検波され、これにより振幅変調
波ASが抽出される。
信号増幅回路5の中間周波自動利得制御増幅回路で増幅
されたのち検波器53で検波され、これにより振幅変調
波ASが抽出される。
そして、この振幅変調波ASは遅れ進み判定回路6に導
かれ、この回路6のフィルタ61で位相変調波C8の基
本波成分(周波数fp)が抽出されたのちコンパレータ
62でTTLレベルに論理レベルが変換され、しかるの
ち排他的論理和回路63で分周回路8から出力される位
相変調信号(周波数fp)C8と排他的論理和処理され
る。
かれ、この回路6のフィルタ61で位相変調波C8の基
本波成分(周波数fp)が抽出されたのちコンパレータ
62でTTLレベルに論理レベルが変換され、しかるの
ち排他的論理和回路63で分周回路8から出力される位
相変調信号(周波数fp)C8と排他的論理和処理され
る。
そして、この排他的論理和回路63から出力された排他
的論理和出力DSは、分周回路8から出力されるクロッ
ク(周波数2fp)ESに同期してD形フリップフロッ
プ64でラッチされ、遅れ進み判定信号FSとして位相
制御回路10に供給される。
的論理和出力DSは、分周回路8から出力されるクロッ
ク(周波数2fp)ESに同期してD形フリップフロッ
プ64でラッチされ、遅れ進み判定信号FSとして位相
制御回路10に供給される。
したがって、いま例えば主受信中間周波信号IMに対し
副受信中間周波信号Isの位相が遅れていたとすると、
コンパレータ62から第2図に示す如く位相変調信号C
8と同一周波数fPでかつ位相が同相でかつ位相変調信
号CSに対し通路長差による位相差がある振幅変調波信
号BSが出力される。そして、この振幅変調波信号BS
と位相変調信号C8との排他的論理和出力DSをクロッ
クESに同期してラッチすると、D形フリップフロップ
64から第2図に示すように位相が遅れていることを示
す1L″レベルの判定信号FSが出力される。この結果
、位相制御回路10のアップタウンカウンタ11はクロ
ック発生部12から発生される低速クロックをアップカ
ウントし、そのカウント値は位相制御アドレスJSとし
て図示しない無限移相器に供給される。したがって、副
受信中間周波信号■Sの位相は無限移相器により進み方
向に可変制御され、これにより副受信中間周波信号Is
と主受信中間周波信号IMの位相は同相領域に近付けら
れる。
副受信中間周波信号Isの位相が遅れていたとすると、
コンパレータ62から第2図に示す如く位相変調信号C
8と同一周波数fPでかつ位相が同相でかつ位相変調信
号CSに対し通路長差による位相差がある振幅変調波信
号BSが出力される。そして、この振幅変調波信号BS
と位相変調信号C8との排他的論理和出力DSをクロッ
クESに同期してラッチすると、D形フリップフロップ
64から第2図に示すように位相が遅れていることを示
す1L″レベルの判定信号FSが出力される。この結果
、位相制御回路10のアップタウンカウンタ11はクロ
ック発生部12から発生される低速クロックをアップカ
ウントし、そのカウント値は位相制御アドレスJSとし
て図示しない無限移相器に供給される。したがって、副
受信中間周波信号■Sの位相は無限移相器により進み方
向に可変制御され、これにより副受信中間周波信号Is
と主受信中間周波信号IMの位相は同相領域に近付けら
れる。
これに対し、主受信中間周波信号IMに比して副受信中
間周波信号Isの位相が進んでいる場合には、遅れ進み
判定回路6のコンパレータ62から第3図に示す如く位
相変調信号C8と周波数(fp )が同じでかつ位相が
反転し、位相変調信号C8に対し通路長差により位相差
がある振幅変調波信号BSが出力される。そして、この
振幅変調波信号BSと位相変調信号C8との排他的論理
和出力DSをクロックESでラッチするとD形フリップ
フロップ84からは第3図に示すように位相が進んでい
ることを示す“H″レベル判定信号FSが出力される。
間周波信号Isの位相が進んでいる場合には、遅れ進み
判定回路6のコンパレータ62から第3図に示す如く位
相変調信号C8と周波数(fp )が同じでかつ位相が
反転し、位相変調信号C8に対し通路長差により位相差
がある振幅変調波信号BSが出力される。そして、この
振幅変調波信号BSと位相変調信号C8との排他的論理
和出力DSをクロックESでラッチするとD形フリップ
フロップ84からは第3図に示すように位相が進んでい
ることを示す“H″レベル判定信号FSが出力される。
このため、位相制御回路10のアップダウンカウンタ1
1は低速クロックをダウンカウントし、そのカウント値
を位相制御アドレスJSとして無限移相器に供給する。
1は低速クロックをダウンカウントし、そのカウント値
を位相制御アドレスJSとして無限移相器に供給する。
したがって、副受信中間周波信号Isの位相は遅れ方向
に可変制御され、この結果主受信中間周波信号IMと副
受信中間周波信号Isの位相は同相領域に近付けられる
。
に可変制御され、この結果主受信中間周波信号IMと副
受信中間周波信号Isの位相は同相領域に近付けられる
。
そうして、主受信中間周波信号IMと副受信中開局波信
号Is、!:が第5図に示す同相領域に入ると、合成信
号IGに含まれる振幅変調波周波数は2f、になるため
、遅れ進み判定回路6のコンパレータ62からは信号が
出力されないようになる。
号Is、!:が第5図に示す同相領域に入ると、合成信
号IGに含まれる振幅変調波周波数は2f、になるため
、遅れ進み判定回路6のコンパレータ62からは信号が
出力されないようになる。
そうすると、ワンショットマルチ9の出力は“H”にな
る。また、合成信号増幅回路5の’III得、t(J
#回路52の出力GSは増加し、これによりシュミット
回路54の判定出力H5は°H”レベルになる。
る。また、合成信号増幅回路5の’III得、t(J
#回路52の出力GSは増加し、これによりシュミット
回路54の判定出力H5は°H”レベルになる。
したがって、位相制御回路10のアンドゲート16の出
力はH”レベルになり、これによりアップダウンカウン
タ11はカウント動作を停止する。このため、無限移相
器への位相制御アドレスJSO値は固定され、この結果
主受信中間周波信号IMと副受信中間周波信号Isとの
同相状態は保持される。
力はH”レベルになり、これによりアップダウンカウン
タ11はカウント動作を停止する。このため、無限移相
器への位相制御アドレスJSO値は固定され、この結果
主受信中間周波信号IMと副受信中間周波信号Isとの
同相状態は保持される。
一方、主受信中間周波信号IMと副受信中間周波信号I
Sとの位相が逆相領域に入った場合には、合成信号IG
の振幅レベルが低下して利得制御回路52から出力され
る利得制御電圧GSは第4図に示すように減少し、これ
によりシュミット回路54の出力H5は“L″レベルな
る。そうすると、位相制御回路10のアンドゲート16
の出力は“Lルベルになってアップダウンカウンタ11
はカウント動作状態となり、またセレクタ15はそれま
で選択していた分周器14からの低速クロックに代わっ
て!i、準発振器13による+3速クロツクを選択しア
ップダウンカウンタ11に供給する。そうするとアップ
ダウンカウンタ11は、上記高速クロックをカウントし
てそのカラン(・値を無限移相器に供給する。このため
、無限移相器による副受信中間周波信号ISに対する移
相量は高速に変化し、この結果主受信中間周波信号IM
と副受信中間周波信号Isの位相状態は逆用領域から短
時間で脱出する。尚、位相状態が逆相領域から脱出して
遅れ領域または進み領域に入ると、合成増幅回路5の利
得制御回路52から出力される利得制御電圧GSが増加
してシュミット回路54の判定信号H5は”H″レベル
なる。このため、位相制御回路10のセレクタ15はカ
ウントクロックを高速クロックから低速クロックに切換
え、この結果アップダウンカウンタ11は以後主受信中
間周波信号IMと副受信中間周波信号Isとの位相状態
が同相領域に入るまで、上記低速クロックに従って比較
的ゆっくりと無限移相器の位相制御アドレスJSを変化
させる。したがって、副受信中間周波信号Isの位相は
同相領域に入るまでの間正確に制御される。
Sとの位相が逆相領域に入った場合には、合成信号IG
の振幅レベルが低下して利得制御回路52から出力され
る利得制御電圧GSは第4図に示すように減少し、これ
によりシュミット回路54の出力H5は“L″レベルな
る。そうすると、位相制御回路10のアンドゲート16
の出力は“Lルベルになってアップダウンカウンタ11
はカウント動作状態となり、またセレクタ15はそれま
で選択していた分周器14からの低速クロックに代わっ
て!i、準発振器13による+3速クロツクを選択しア
ップダウンカウンタ11に供給する。そうするとアップ
ダウンカウンタ11は、上記高速クロックをカウントし
てそのカラン(・値を無限移相器に供給する。このため
、無限移相器による副受信中間周波信号ISに対する移
相量は高速に変化し、この結果主受信中間周波信号IM
と副受信中間周波信号Isの位相状態は逆用領域から短
時間で脱出する。尚、位相状態が逆相領域から脱出して
遅れ領域または進み領域に入ると、合成増幅回路5の利
得制御回路52から出力される利得制御電圧GSが増加
してシュミット回路54の判定信号H5は”H″レベル
なる。このため、位相制御回路10のセレクタ15はカ
ウントクロックを高速クロックから低速クロックに切換
え、この結果アップダウンカウンタ11は以後主受信中
間周波信号IMと副受信中間周波信号Isとの位相状態
が同相領域に入るまで、上記低速クロックに従って比較
的ゆっくりと無限移相器の位相制御アドレスJSを変化
させる。したがって、副受信中間周波信号Isの位相は
同相領域に入るまでの間正確に制御される。
このように本実施例であれば、合成信号増幅回路5にお
ける既存の利得制御回路52の時定数を位相変調信号C
8の周波数fPに比べて十分長く設定し、この利得制御
回路52から出力される利得制御電圧GSをシュミット
回路54でレベル判定することにより、主受信中間周波
信号IMと副受信中間周波信号ISとの逆相状態を判定
するようにしたので、逆相状態を判定するためにアクテ
ィブフィルタを用いた周波数2fP用のフィルタ回路を
設ける必要がなくなり、これにより回路設計および回路
構成を極めて簡単にすることができる。
ける既存の利得制御回路52の時定数を位相変調信号C
8の周波数fPに比べて十分長く設定し、この利得制御
回路52から出力される利得制御電圧GSをシュミット
回路54でレベル判定することにより、主受信中間周波
信号IMと副受信中間周波信号ISとの逆相状態を判定
するようにしたので、逆相状態を判定するためにアクテ
ィブフィルタを用いた周波数2fP用のフィルタ回路を
設ける必要がなくなり、これにより回路設計および回路
構成を極めて簡単にすることができる。
尚、本発明は上記実施例に限定されるものではない。例
えば、シュミット回路54に代わってコンパレータを用
い、このコンパレータにより逆相の判定を行なうように
してもよい。また、この場合逆相の判定だけではなく、
同相判定用にコンパレータを1個追加してこのコンパレ
ータのしきい値電圧を適宜設定することにより利得制御
回路52の利得制御電圧GSの値から同相状態を検出す
るようにしてもよい。その他、利得制御回路の時定数の
設定値や逆相判定回路の構成、遅れ進み判定回路および
位相制御回路の回路構成等についても、本発明の要旨を
逸脱しない範囲で種々変形して実施できる。
えば、シュミット回路54に代わってコンパレータを用
い、このコンパレータにより逆相の判定を行なうように
してもよい。また、この場合逆相の判定だけではなく、
同相判定用にコンパレータを1個追加してこのコンパレ
ータのしきい値電圧を適宜設定することにより利得制御
回路52の利得制御電圧GSの値から同相状態を検出す
るようにしてもよい。その他、利得制御回路の時定数の
設定値や逆相判定回路の構成、遅れ進み判定回路および
位相制御回路の回路構成等についても、本発明の要旨を
逸脱しない範囲で種々変形して実施できる。
[発明の効果〕
以上詳述したように本発明によれば、合成信号を増幅す
る増幅回路と、この増幅回路の利得を制御する自動利得
制御回路と、判定回路とを備え、上記自動利得制御回路
の時定数を上記位相変調信号の基本波周波数に対し十分
大きな値に設定し、この自動利得制御回路から出力され
る利得制御信号のレベルを上記判定回路で判定すること
により、上記第1および第2の受信中間周波信号の位相
が同相であるか逆相であるかを判定するようにしたこと
によって、同相および逆相状態の検出をアクティブフィ
ルタ等の複雑な回路を用いずに正確に行なうことができ
、これにより回路設計の簡単化および回路構成の簡単小
形化を図り得る位を目金成形スペースダイバーシティ受
信装置を提供することができる。
る増幅回路と、この増幅回路の利得を制御する自動利得
制御回路と、判定回路とを備え、上記自動利得制御回路
の時定数を上記位相変調信号の基本波周波数に対し十分
大きな値に設定し、この自動利得制御回路から出力され
る利得制御信号のレベルを上記判定回路で判定すること
により、上記第1および第2の受信中間周波信号の位相
が同相であるか逆相であるかを判定するようにしたこと
によって、同相および逆相状態の検出をアクティブフィ
ルタ等の複雑な回路を用いずに正確に行なうことができ
、これにより回路設計の簡単化および回路構成の簡単小
形化を図り得る位を目金成形スペースダイバーシティ受
信装置を提供することができる。
第1図は本発明の一実施例における位相合成形スペース
ダイバーシティ受信装置の要部構成を示す回路ブロック
図、第2図乃至第5図は同装置の動作説明に使用するも
ので、第2図および第3図は遅れ進み判定回路の動作を
説明するためのタイミング図、第4図は逆相判定動作を
説明するための図、第5図は主受信中間周波信号および
副受信中間周波信号の位相領域を示す模式図、第6図お
よび第7図はそれぞれ位相合成形スペースダイバーシテ
ィ受信装置の基本動作を説明するための模式図およびタ
イミング図である。 3・・・位相変調器、4・・同相電力合成器、5・・・
合成信号増幅回路、51・・・増幅器、52・・・利得
制御回路、53・・・検波器、54・・・シュミット回
路、6・・・遅れ進み判定回路、61・・・周波数fP
抽出用のフィルタ、62・・・コンパレータ、63・・
・排他的論理和回路、(54・・・D形フリップフロッ
プ、7・・・基準発振器、8・・・分周回路、9・・・
ワンショットマルチバイブレーク、10・・・位相制御
回路、11・・・アップダウンカウンタ、12・・・ク
ロック発生部、13・・・クロック発振器、14・・・
分周器、15・・・セレクタ、16・・・アンドゲート
。
ダイバーシティ受信装置の要部構成を示す回路ブロック
図、第2図乃至第5図は同装置の動作説明に使用するも
ので、第2図および第3図は遅れ進み判定回路の動作を
説明するためのタイミング図、第4図は逆相判定動作を
説明するための図、第5図は主受信中間周波信号および
副受信中間周波信号の位相領域を示す模式図、第6図お
よび第7図はそれぞれ位相合成形スペースダイバーシテ
ィ受信装置の基本動作を説明するための模式図およびタ
イミング図である。 3・・・位相変調器、4・・同相電力合成器、5・・・
合成信号増幅回路、51・・・増幅器、52・・・利得
制御回路、53・・・検波器、54・・・シュミット回
路、6・・・遅れ進み判定回路、61・・・周波数fP
抽出用のフィルタ、62・・・コンパレータ、63・・
・排他的論理和回路、(54・・・D形フリップフロッ
プ、7・・・基準発振器、8・・・分周回路、9・・・
ワンショットマルチバイブレーク、10・・・位相制御
回路、11・・・アップダウンカウンタ、12・・・ク
ロック発生部、13・・・クロック発振器、14・・・
分周器、15・・・セレクタ、16・・・アンドゲート
。
Claims (1)
- 第1および第2の受信中間周波信号をその一方または両
方に所定の位相変調信号で位相変調をかけたのち合成し
、この合成信号に振幅変調波として現われる前記位相変
調信号の基本波の有無およびその位相状態から前記第1
および第2の受信中間周波信号の相対位相を検出し、こ
の検出結果に従って前記第1および第2の受信中間周波
信号を位相制御する位相合成形スペースダイバーシティ
受信装置において、前記合成信号を増幅する増幅回路と
、前記位相変調信号の基本波周波数に対し十分大きな時
定数で前記増幅回路の利得を負帰還制御する自動利得制
御回路と、この自動利得制御回路から出力される利得制
御信号のレベルから前記第1および第2の受信中間周波
信号の位相が同相であるか逆相であるかを判定する判定
回路とを具備したことを特徴とする位相合成形スペース
ダイバーシティ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216824A JPH0265422A (ja) | 1988-08-31 | 1988-08-31 | 位相合成形スペースダイバーシティ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216824A JPH0265422A (ja) | 1988-08-31 | 1988-08-31 | 位相合成形スペースダイバーシティ受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265422A true JPH0265422A (ja) | 1990-03-06 |
Family
ID=16694469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63216824A Pending JPH0265422A (ja) | 1988-08-31 | 1988-08-31 | 位相合成形スペースダイバーシティ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265422A (ja) |
-
1988
- 1988-08-31 JP JP63216824A patent/JPH0265422A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2714225B2 (ja) | スペクトラム拡散信号復調回路 | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
| US4326297A (en) | Noise suppressing device in FM receiver | |
| US6009134A (en) | Timing restoration circuit for pulse amplitude modulation (PAM)-type communication system | |
| US3102164A (en) | Pulses on | |
| US4035663A (en) | Two phase clock synchronizing method and apparatus | |
| US2421025A (en) | Demodulator system | |
| JPH0265422A (ja) | 位相合成形スペースダイバーシティ受信装置 | |
| JPS6229236A (ja) | 局部クロック信号と受信データ信号とを再同期させる機構 | |
| JP2653489B2 (ja) | 位相合成形スペースダイバーシティ受信装置 | |
| US4317080A (en) | Signal monitor system | |
| JPH0265423A (ja) | 位相合成形スペースダイバーシティ受信装置 | |
| US5319321A (en) | Digital PLL circuit | |
| JP2841935B2 (ja) | 位相復調器 | |
| JP2972714B2 (ja) | クロック信号抽出回路及びそれを用いたpcm信号復調回路 | |
| JP3364795B2 (ja) | 位相同期受信装置 | |
| JPH0575510A (ja) | スペースダイバーシテイ同相合成回路 | |
| SU381178A1 (ru) | УСТРОЙСТВО дл ДОДЕТЕКТОРНОГО АВТОВЫБОРА | |
| SU1062888A1 (ru) | Устройство дл приема фазоманипулированных сигналов | |
| JPH08237104A (ja) | ビット位相検出回路およびビット位相同期回路 | |
| SU1450109A1 (ru) | Устройство фазовой автоподстройки частоты | |
| JPH05291986A (ja) | 自動利得制御回路 | |
| KR950010429A (ko) | 동기 및 비동기 복합 수신장치 | |
| JPH056383B2 (ja) |