JPH0267033A - 網同期システム - Google Patents
網同期システムInfo
- Publication number
- JPH0267033A JPH0267033A JP63216392A JP21639288A JPH0267033A JP H0267033 A JPH0267033 A JP H0267033A JP 63216392 A JP63216392 A JP 63216392A JP 21639288 A JP21639288 A JP 21639288A JP H0267033 A JPH0267033 A JP H0267033A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- master clock
- reference clock
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0644—External master-clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数の通信装置を伝送路により接続してなる分散型通信
システムにおいて、外部から供給された基準クロックに
、該システム内のマスタクロックを位相同期させる網同
期システムに関し、伝送路によって互いに接続される複
数の通信装置の何れが同期制御装置となっても、設備上
の負担を増大させることなく、システムへの基準クロッ
クの供給が可能であり、且つ、該システムのマスタクロ
ックを該基準クロックに位相同期させ得るようにするこ
とを目的とし、 複数の通信装置を伝送路を介して接続してなる分散型通
信システムにおける網同期を確立する網同期システムで
あって、前記複数の通信装置のうち、外部より基準クロ
ックの供給を受ける通信装置は、該基準クロックと前記
分散型通信システムにおけるマスタクロックとの位相の
比較を行なう位相比較手段を有し、前記複数の通信装置
のうち、前記マスタクロックを発生する同期制御装置は
、前記位相比較手段の出力を前記伝送路を介して受け、
該出力に応じて該マスタクロックの位相を制御する制御
発振手段を有し、前記制御発振手段から出力される該マ
スタクロックの少なくとも位相に関する情報は前記伝送
路を介して前記基準クロックの供給を受ける通信装置に
伝送されるように構成する。
システムにおいて、外部から供給された基準クロックに
、該システム内のマスタクロックを位相同期させる網同
期システムに関し、伝送路によって互いに接続される複
数の通信装置の何れが同期制御装置となっても、設備上
の負担を増大させることなく、システムへの基準クロッ
クの供給が可能であり、且つ、該システムのマスタクロ
ックを該基準クロックに位相同期させ得るようにするこ
とを目的とし、 複数の通信装置を伝送路を介して接続してなる分散型通
信システムにおける網同期を確立する網同期システムで
あって、前記複数の通信装置のうち、外部より基準クロ
ックの供給を受ける通信装置は、該基準クロックと前記
分散型通信システムにおけるマスタクロックとの位相の
比較を行なう位相比較手段を有し、前記複数の通信装置
のうち、前記マスタクロックを発生する同期制御装置は
、前記位相比較手段の出力を前記伝送路を介して受け、
該出力に応じて該マスタクロックの位相を制御する制御
発振手段を有し、前記制御発振手段から出力される該マ
スタクロックの少なくとも位相に関する情報は前記伝送
路を介して前記基準クロックの供給を受ける通信装置に
伝送されるように構成する。
本発明は、複数の通信装置を伝送路により接続してなる
分散型通信システムにおいて、外部から供給された基準
クロックに、該システム内のマスタクロックを位相同期
させる網同期システムに関する。
分散型通信システムにおいて、外部から供給された基準
クロックに、該システム内のマスタクロックを位相同期
させる網同期システムに関する。
近年、企業内の通信システムにおいては、その高度化に
伴い、経済性、信顧性、柔軟性、さらに拡張性等が要求
されるようになり、機能、負荷、および危険等を分散す
るために、装置の分散化が進んでおり、さらに他方では
、網のマルチメディア化および統合化が進んでいる。
伴い、経済性、信顧性、柔軟性、さらに拡張性等が要求
されるようになり、機能、負荷、および危険等を分散す
るために、装置の分散化が進んでおり、さらに他方では
、網のマルチメディア化および統合化が進んでいる。
例えば、このような分散型通信システムの代表的な例で
ある、高速大容量のマルチメディア・バックボーンLA
N等においては、コンピュータ・端末間のデータ通信の
ようなパケット化が可能な非同期通信だけでなく、音声
や画像等の同期通信等もサポートしている。米国のAN
S Tにて現在標準化中のFDDI−TIは、この具体
例の1つである。
ある、高速大容量のマルチメディア・バックボーンLA
N等においては、コンピュータ・端末間のデータ通信の
ようなパケット化が可能な非同期通信だけでなく、音声
や画像等の同期通信等もサポートしている。米国のAN
S Tにて現在標準化中のFDDI−TIは、この具体
例の1つである。
同期通信においては、パケット通信のような非同期通信
と異なり、送信側と受信側のクロックの周波数が一致し
ていないと、受信側において周波数の差によるクロック
のスリップ、すなわち、情報の欠落等の好ましからざる
現象が発生する。したがって、上記のような企業内通信
システム内の通信装置間においては、互いの動作周波数
が一致するように同期をとる必要がある。
と異なり、送信側と受信側のクロックの周波数が一致し
ていないと、受信側において周波数の差によるクロック
のスリップ、すなわち、情報の欠落等の好ましからざる
現象が発生する。したがって、上記のような企業内通信
システム内の通信装置間においては、互いの動作周波数
が一致するように同期をとる必要がある。
また、上記のような通信網内部の装置と外部の通信装置
との間の同期通信をも実現するためには、これらの外部
の通信装置との間においてもクロックの位相同期が必要
である。そのため、全国のディジタル網化を進めている
NTTにおいても、全国網の単一クロック化を進めてい
る。また、このような全国のディジタル網に接続する通
信システム内の全ての通信装置は単一クロックに位相同
期させる必要がある。
との間の同期通信をも実現するためには、これらの外部
の通信装置との間においてもクロックの位相同期が必要
である。そのため、全国のディジタル網化を進めている
NTTにおいても、全国網の単一クロック化を進めてい
る。また、このような全国のディジタル網に接続する通
信システム内の全ての通信装置は単一クロックに位相同
期させる必要がある。
よって、−aに、上記の企業内の通信システム等におい
て用いられているような、複数の通信装置を伝送路によ
って接続してなる分散型通信システム内の全ての通信装
置を、外部から供給された基準クロックと位相同期させ
る技術の発展が望まれている。
て用いられているような、複数の通信装置を伝送路によ
って接続してなる分散型通信システム内の全ての通信装
置を、外部から供給された基準クロックと位相同期させ
る技術の発展が望まれている。
〔従来の技術、および発明が解決しようとする課題]
第5図は、公衆ディジタル回線網と接続される環状のL
A N内において、該LAN内の通信装置を、該公衆
ディジタル回線網が供給する基準クロックに位相同期さ
せるための、従来の構成の1例を示すものである。
A N内において、該LAN内の通信装置を、該公衆
ディジタル回線網が供給する基準クロックに位相同期さ
せるための、従来の構成の1例を示すものである。
第5図のLANは、複数の通信装置11112、・・・
1nが伝送路2によって環状に接続されてなるものであ
る。なお、LANが環状であることは本発明の課題とは
無関係であり、放射状であっても、バス状であっても、
メツシュ状であっても、要するに、複数の通信装置間が
伝送路で接続され、互いに通信可能であればよい。
1nが伝送路2によって環状に接続されてなるものであ
る。なお、LANが環状であることは本発明の課題とは
無関係であり、放射状であっても、バス状であっても、
メツシュ状であっても、要するに、複数の通信装置間が
伝送路で接続され、互いに通信可能であればよい。
第5図のLANにおいて、通信装置12が同期制御装置
、すなわち、該LAN内の他の通信装置に対してマスタ
クロックを供給するマスク装置となっており、該マスタ
クロックを出力し、該出力の位相の制御が可能な発振器
82を備えている。
、すなわち、該LAN内の他の通信装置に対してマスタ
クロックを供給するマスク装置となっており、該マスタ
クロックを出力し、該出力の位相の制御が可能な発振器
82を備えている。
他方、該LANは、多重化装置TDM 122および高
速ディジタル回線終端装置DSU 121を介して前記
公衆ディジタル回線網と接続される。
速ディジタル回線終端装置DSU 121を介して前記
公衆ディジタル回線網と接続される。
上記公衆ディジタル回線網は、データ送信のタイミング
として、例えば、64kbps+8kbps等のタイミ
ング情報、すなわち、クロック情報を提供しており、こ
のクロックは、上記多重化装置TDM 122において
、データの受信タイミング信号として抽出される。
として、例えば、64kbps+8kbps等のタイミ
ング情報、すなわち、クロック情報を提供しており、こ
のクロックは、上記多重化装置TDM 122において
、データの受信タイミング信号として抽出される。
ところで、上記の公衆ディジタル回線網が必ず上記同期
制御装置12に接続されれば問題はないが、一般には、
他の通信装置、例えば、通信装置1゜に接続されること
があり得る。
制御装置12に接続されれば問題はないが、一般には、
他の通信装置、例えば、通信装置1゜に接続されること
があり得る。
このような構成として従来考えられたものが、第5図に
示されている。すなわち、従来の構成においては、前述
の多重化装置TDM 122において受信タイミング信
号として抽出された基準クロックは、基準クロック供給
用に特別に設けられた伝送路200を介してLAN内の
同期制御装置12に供給されている。図示しないが、第
5図の同期制御装置12においては、この基準クロック
の位相と前記発振器82が出力するマスタクロックの位
相とを比較して該マスタクロックの位相が該基準クロッ
クの位相と同期するように、該発振器82を制御する構
成、すなわち、所謂PLL回路の構成を有している。
示されている。すなわち、従来の構成においては、前述
の多重化装置TDM 122において受信タイミング信
号として抽出された基準クロックは、基準クロック供給
用に特別に設けられた伝送路200を介してLAN内の
同期制御装置12に供給されている。図示しないが、第
5図の同期制御装置12においては、この基準クロック
の位相と前記発振器82が出力するマスタクロックの位
相とを比較して該マスタクロックの位相が該基準クロッ
クの位相と同期するように、該発振器82を制御する構
成、すなわち、所謂PLL回路の構成を有している。
しかしながら、LANといえども、大規模なシステムに
おいては、隣接する通信装置間の距離でさえ数kmにも
及ぶことがあり、基準クロックの抽出箇所と同期制御装
置との距離が離れている場合、基準クロック供給用の別
線の設備費および敷設工事の負担が大きいという問題が
あった。
おいては、隣接する通信装置間の距離でさえ数kmにも
及ぶことがあり、基準クロックの抽出箇所と同期制御装
置との距離が離れている場合、基準クロック供給用の別
線の設備費および敷設工事の負担が大きいという問題が
あった。
さらに、上記の基準クロック供給用の別線、および該別
線に係わる設備に何らかの故障が発生する場合等を想定
して2重化等の信頼性対策を行なう必要性をも考慮する
と、増々負担が大きくなるという問題があった。
線に係わる設備に何らかの故障が発生する場合等を想定
して2重化等の信頼性対策を行なう必要性をも考慮する
と、増々負担が大きくなるという問題があった。
特に、完全分散型のシステムにおいては、該システム内
の全ての通信装置がマスク装置となり得る。したがって
、公衆ディジタル回線網が有する、前記基準クロックを
、直接接続されない全ての装置に対して伝送路200を
介して供給し得るような構成は、事実上不可能であり、
同期通信を提供する完全分散型のシステムの構築の阻害
要因となっている。
の全ての通信装置がマスク装置となり得る。したがって
、公衆ディジタル回線網が有する、前記基準クロックを
、直接接続されない全ての装置に対して伝送路200を
介して供給し得るような構成は、事実上不可能であり、
同期通信を提供する完全分散型のシステムの構築の阻害
要因となっている。
本発明は上記の問題点に鑑み、なされたもので、伝送路
によって互いに接続される複数の通信装置の何れが同期
制御装置となっても、設備上の負担を増大させることな
く、システムへの基準クロックの供給が可能であり、且
つ、該システムのマスタクロックを該基準クロックに位
相同期させ得る網同期システムを提供することを目的と
するものである。
によって互いに接続される複数の通信装置の何れが同期
制御装置となっても、設備上の負担を増大させることな
く、システムへの基準クロックの供給が可能であり、且
つ、該システムのマスタクロックを該基準クロックに位
相同期させ得る網同期システムを提供することを目的と
するものである。
第1図は本発明の原理構成図である。本図において、1
1112、・・・11は、それぞれ分散型通信システム
を構成する通信装置であり、互いに、伝送路2によって
接続され、通信可能となっている。
1112、・・・11は、それぞれ分散型通信システム
を構成する通信装置であり、互いに、伝送路2によって
接続され、通信可能となっている。
これらの通信装置12、1z、・・・1nの中で、12
は位相の制御が可能なりロックをマスタクロックとして
発生する制御発振手段8を備えてなり、前述の同期制御
装置となり得るものである。また、■。
は位相の制御が可能なりロックをマスタクロックとして
発生する制御発振手段8を備えてなり、前述の同期制御
装置となり得るものである。また、■。
は、前述の基準クロックの抽出箇所の近傍にあって、特
に長大な別線等を設けることなく、該基準クロックの供
給を受は得る通信装置である。
に長大な別線等を設けることなく、該基準クロックの供
給を受は得る通信装置である。
本発明によれば、該通信装置11は位相比較手段4を有
し、前記基準クロックを入力すると共に、前記同期制御
装置12より前記伝送路2を介して、前記制御発振手段
8が発生するマスタクロックの位相に関する情報を得る
。
し、前記基準クロックを入力すると共に、前記同期制御
装置12より前記伝送路2を介して、前記制御発振手段
8が発生するマスタクロックの位相に関する情報を得る
。
上記位相比較手段4は、上記基準クロックと、上記マス
タクロックの位相を比較することにより、両者の間の位
相差を検出する。
タクロックの位相を比較することにより、両者の間の位
相差を検出する。
他方、前記同期制御装置12内の制御発振手段8は、上
記位相差のデータを前記伝送路2を介して受信し、自ら
が出力するマスタクロックの位相を制御する制御入力と
する。該制御発振手段8においては、この制御は、該制
御入力、すなわち、上記位相差のデータに応じて、該マ
スタクロックの位相が前記基準クロックの位相に同期す
るように行なわれる。
記位相差のデータを前記伝送路2を介して受信し、自ら
が出力するマスタクロックの位相を制御する制御入力と
する。該制御発振手段8においては、この制御は、該制
御入力、すなわち、上記位相差のデータに応じて、該マ
スタクロックの位相が前記基準クロックの位相に同期す
るように行なわれる。
同期制御装置1.内の制御発振手段8から発生されるマ
スタクロックの少なくとも位相の情報は、伝送路2を介
して、基準クロックが入力される通信装置1.に伝送さ
れ、該通信装置11が備える位相比較手段4において、
両者の位相差が検出される。
スタクロックの少なくとも位相の情報は、伝送路2を介
して、基準クロックが入力される通信装置1.に伝送さ
れ、該通信装置11が備える位相比較手段4において、
両者の位相差が検出される。
この位相差はデータとして伝送路を介して上記同期制御
装置12に伝送され、該同期制御装置12が備える制御
発振手段8の制御入力となって、該制御発振手段8が出
力するマスタクロックの位相が前記基準クロックの位相
と同期するように制御する。
装置12に伝送され、該同期制御装置12が備える制御
発振手段8の制御入力となって、該制御発振手段8が出
力するマスタクロックの位相が前記基準クロックの位相
と同期するように制御する。
このようにして、任意の通信装置が同期制御装置となる
場合においても、該同期制御装置と、基準クロックを入
力する通信装置との間で、従来の伝送路を用いてデータ
通信を行なうことにより、特別に別線等を設けることな
く、外部からの基準クロックの位相情報の同期制御装置
への供給が行ない得る。
場合においても、該同期制御装置と、基準クロックを入
力する通信装置との間で、従来の伝送路を用いてデータ
通信を行なうことにより、特別に別線等を設けることな
く、外部からの基準クロックの位相情報の同期制御装置
への供給が行ない得る。
また、前記の通信装置1.が備える位相比較手段4は、
従来、同期制御装置内において別線を介して受信した基
準クロックと位相同期するマスタクロックを得るために
必要な構成であって、第1図の構成によれば、これを通
信装置1.側に移したのみであって、全体としてハード
ウェア量を増大させることにはなっていない。
従来、同期制御装置内において別線を介して受信した基
準クロックと位相同期するマスタクロックを得るために
必要な構成であって、第1図の構成によれば、これを通
信装置1.側に移したのみであって、全体としてハード
ウェア量を増大させることにはなっていない。
そして、上記マスククロフタの位相に関する情報は、同
期制御装置から、当該分散型通信システム内の、該通信
装置1.を含む他の全ての通信装置18.13.・・・
I、lに対して送信されるデータの送信のタイミングと
して含まれるものであるので、この情報の該通信装置1
1への送信は特別の負担を生ずるものではない。
期制御装置から、当該分散型通信システム内の、該通信
装置1.を含む他の全ての通信装置18.13.・・・
I、lに対して送信されるデータの送信のタイミングと
して含まれるものであるので、この情報の該通信装置1
1への送信は特別の負担を生ずるものではない。
さらに、該通信装置11から同期制御装置へ送信される
情報は、位相差のデータであるので、データ量としても
大きいものでなく、また、当該分散型通信システムのマ
スタクロックに同期するタイミングで送信されるので、
支障無く行なわれ得る。
情報は、位相差のデータであるので、データ量としても
大きいものでなく、また、当該分散型通信システムのマ
スタクロックに同期するタイミングで送信されるので、
支障無く行なわれ得る。
その上、明らかに、本発明は、何れの通信装置が同期制
御装置となっても設備上の負担に変化がない。
御装置となっても設備上の負担に変化がない。
このように、本発明によれば、伝送路によって互いに接
続される複数の通信装置の何れが同期制御装置となって
も、設備上の負担を増大させることなく、システムへの
基準クロックの供給が可能であり、且つ、該システムの
マスタクロックを該基準クロックに位相同期させ得る。
続される複数の通信装置の何れが同期制御装置となって
も、設備上の負担を増大させることなく、システムへの
基準クロックの供給が可能であり、且つ、該システムの
マスタクロックを該基準クロックに位相同期させ得る。
第2図は、前述の第1図の原理構成を、やや具体化した
構成を示すものである。
構成を示すものである。
すなわち、第2図の構成においては、通信装置1、が、
前述の位相比較手段4に加えて、基準クロック抽出手段
3、第1のデータ送信手段5、およびマスタクロック位
相情報抽出手段6を備え、同期制御装置12が、前述の
制御発振手段8に加えて、データ受信手段7、および第
2のデータ送信手段9を備えてなる。
前述の位相比較手段4に加えて、基準クロック抽出手段
3、第1のデータ送信手段5、およびマスタクロック位
相情報抽出手段6を備え、同期制御装置12が、前述の
制御発振手段8に加えて、データ受信手段7、および第
2のデータ送信手段9を備えてなる。
通信装置11が備える基準クロック抽出手段3は、シス
テム外から、例えば、公衆ディジクル回線網から送信さ
れてくる同期データが有するタイミングを抽出するタイ
ミング抽出回路からなるものである。
テム外から、例えば、公衆ディジクル回線網から送信さ
れてくる同期データが有するタイミングを抽出するタイ
ミング抽出回路からなるものである。
同じく該通信装置11が備える第1のデータ送信手段5
は、上記位相比較手段4が出力する前記位相差のデータ
を所定の手順で伝送路2、を介して同期制御装置12へ
送信するものである。
は、上記位相比較手段4が出力する前記位相差のデータ
を所定の手順で伝送路2、を介して同期制御装置12へ
送信するものである。
上記の所定の手順としては、例えば、■伝送路フレーム
のフォーマット上の予め定められた位置に定期的に載せ
る、■同期制御装置12からの定期的なポーリングに対
するレスポンスとして送る、あるいは、■通信装置1.
が送信権を獲得して自主的に定期送信する等が可能であ
る。
のフォーマット上の予め定められた位置に定期的に載せ
る、■同期制御装置12からの定期的なポーリングに対
するレスポンスとして送る、あるいは、■通信装置1.
が送信権を獲得して自主的に定期送信する等が可能であ
る。
マスタクロック位相情報抽出手段6は、同期制御装置1
2から、該同期制御装置12(が備える前記制御発振手
段8)が出力するマスタクロックのタイミングで送信さ
れる同期データ(例えば、伝送路フレームのフレームフ
ォーマット上の同期パターン)を受信して該同期データ
からマスタクロックの位相情報を抽出する。あるいは、
伝送路の搬送りロック(受信タイミング信号)からマス
タクロックの位相情報を抽出する。
2から、該同期制御装置12(が備える前記制御発振手
段8)が出力するマスタクロックのタイミングで送信さ
れる同期データ(例えば、伝送路フレームのフレームフ
ォーマット上の同期パターン)を受信して該同期データ
からマスタクロックの位相情報を抽出する。あるいは、
伝送路の搬送りロック(受信タイミング信号)からマス
タクロックの位相情報を抽出する。
ここで、マスタクロック位相情報とは、マスタクロック
の発振周波数がわかる何らかの情報を示し、マスタクロ
ックから生成した一定周期パルス、あるいは、マスタク
ロックの分周パルス、あるいは、単に、マスタクロック
の再生クロック(搬送りロック、受信タイミング信号)
等を示す。
の発振周波数がわかる何らかの情報を示し、マスタクロ
ックから生成した一定周期パルス、あるいは、マスタク
ロックの分周パルス、あるいは、単に、マスタクロック
の再生クロック(搬送りロック、受信タイミング信号)
等を示す。
また、同期データとは、広義にマスタクロック位相情報
を含む信号を示すものとする。
を含む信号を示すものとする。
受信タイミング信号を抽出する、すなわち、該マスタク
ロックを再現するものである。
ロックを再現するものである。
なお、前述の、位相差のデータとしては、■前記位相比
較手段4によって検出された位相差を一定時間積分した
値を数値化したもの、■基準比較クロック(基準クロッ
クを所定の分周比で分周したもの)の一定クロック数の
間の被比較クロック(上記マスタクロック位相情報抽出
手段6により抽出された受信タイミング信号、すなわち
、マスタクロックを所定の分周比で分周したもの)の数
(後述する第3図参照)、あるいは、■上記の被比較ク
ロックの数の期待値との差等が可能である。
較手段4によって検出された位相差を一定時間積分した
値を数値化したもの、■基準比較クロック(基準クロッ
クを所定の分周比で分周したもの)の一定クロック数の
間の被比較クロック(上記マスタクロック位相情報抽出
手段6により抽出された受信タイミング信号、すなわち
、マスタクロックを所定の分周比で分周したもの)の数
(後述する第3図参照)、あるいは、■上記の被比較ク
ロックの数の期待値との差等が可能である。
第2図の同期制御装置12の構成において、データ受信
手段7は、前記の位相差のデータを受信する受信回路で
あり、例えば、伝送路フレームのフォーマント上の予め
定められた位置に定期的に載せられた位相差データを分
離する等の機能をも有している。
手段7は、前記の位相差のデータを受信する受信回路で
あり、例えば、伝送路フレームのフォーマント上の予め
定められた位置に定期的に載せられた位相差データを分
離する等の機能をも有している。
そして、該同期制御装置12の構成における、第2のデ
ータ送信手段9は、該同期制御装置12が備える制御発
振手段8が出力するマスタクロックを送信クロックとし
てデータを送信する。
ータ送信手段9は、該同期制御装置12が備える制御発
振手段8が出力するマスタクロックを送信クロックとし
てデータを送信する。
第3図には、前述の第1図および第2図に示された位相
比較手段4および制御発振手段8の構成例が示されてい
る。
比較手段4および制御発振手段8の構成例が示されてい
る。
第3図においては、通信装置12内が、分周回路40お
よび42、カウンタ41、データ送信回路50、および
データ受信回路60を有することが示されている。そし
て、同期制御装置12が、データ受信回路70、データ
送信回路90、フィルタ回路80、および制御発振回路
81を有することが示されている。
よび42、カウンタ41、データ送信回路50、および
データ受信回路60を有することが示されている。そし
て、同期制御装置12が、データ受信回路70、データ
送信回路90、フィルタ回路80、および制御発振回路
81を有することが示されている。
通信装置11内の上記分周回路40および42、そして
、カウンタ41が、前記位相比較手段4に対応し、デー
タ送信回路50、およびデータ受信回路60は、それぞ
れ、第2図の第1のデータ送信手段5、およびマスタク
ロック位相情報抽出手段6の機能を含むものである。
、カウンタ41が、前記位相比較手段4に対応し、デー
タ送信回路50、およびデータ受信回路60は、それぞ
れ、第2図の第1のデータ送信手段5、およびマスタク
ロック位相情報抽出手段6の機能を含むものである。
また、同期制御装置12内の上記データ受信回路70、
およびデータ送信回路90は、それぞれ、第2図のデー
タ受信手段7、および第2のデータ送信手段9の機能を
含むものであり、フィルタ回路80、および制御発振回
路81は、前述の制御発振手段8を実現するものである
。
およびデータ送信回路90は、それぞれ、第2図のデー
タ受信手段7、および第2のデータ送信手段9の機能を
含むものであり、フィルタ回路80、および制御発振回
路81は、前述の制御発振手段8を実現するものである
。
なお、第2図の基準クロック抽出手段3に対応する構成
は、第3図では省略している。
は、第3図では省略している。
すなわち、第3図の構成においては、前記基準クロック
は分周回路40においてm分周されて前記基準比較クロ
ックとしてカウンタ41のロード信号LDとして印加さ
れ、データ受信回路60、すなわち、マスタクロック抽
出手段6により抽出されたマスタクロックは分周回路4
2においてn分周されて前記被比較クロックとしてカウ
ンタの1−リガ入力となる。カウンタ41は上記のトリ
ガ入力を前記基準比較クロックの1周期の間カウントダ
ウンする2の補数型のダウンカウンタであって、前記ロ
ード信号LDが印加されると、直前のカウント値を比較
結果(位相差)として出力側にラッチすると同時に、次
周期のカウントの準備のため、その初期値として期待値
をロードする。出力側にラッチされた位相差データは、
必要に応じて、第1のデータ送信手段5によって、伝送
路2へ送信される。
は分周回路40においてm分周されて前記基準比較クロ
ックとしてカウンタ41のロード信号LDとして印加さ
れ、データ受信回路60、すなわち、マスタクロック抽
出手段6により抽出されたマスタクロックは分周回路4
2においてn分周されて前記被比較クロックとしてカウ
ンタの1−リガ入力となる。カウンタ41は上記のトリ
ガ入力を前記基準比較クロックの1周期の間カウントダ
ウンする2の補数型のダウンカウンタであって、前記ロ
ード信号LDが印加されると、直前のカウント値を比較
結果(位相差)として出力側にラッチすると同時に、次
周期のカウントの準備のため、その初期値として期待値
をロードする。出力側にラッチされた位相差データは、
必要に応じて、第1のデータ送信手段5によって、伝送
路2へ送信される。
上記のような構成により、上記比較結果が正のときは、
マスタクロックの周波数が(マスタクロックの周波数の
)!iJl待値より小さいことを意味し、該比較結果が
負のときは、マスタクロックの周波数が(マスタクロッ
クの周波数の)期待値より大きいことを意味する。そし
て、該比較結果がゼロのときは、マスタクロックの周波
数が(マスタクロックの周波数の)期待値に等しい、す
なわち、位相同期がとれていることを意味する。
マスタクロックの周波数が(マスタクロックの周波数の
)!iJl待値より小さいことを意味し、該比較結果が
負のときは、マスタクロックの周波数が(マスタクロッ
クの周波数の)期待値より大きいことを意味する。そし
て、該比較結果がゼロのときは、マスタクロックの周波
数が(マスタクロックの周波数の)期待値に等しい、す
なわち、位相同期がとれていることを意味する。
したがって、上記正の比較結果がデータ送信手段50、
伝送路28、データ受信手段70、およびフィルタ回路
80を介して制御発振回路81に印加されると、該制御
発振回路81は出力の周波数を上げるように、すなわち
、出力の位相を進めるように制御され、逆に、上記質の
比較結果がデータ送信手段50、伝送路21、データ受
信手段70、およびフィルタ回路80を介して制御発振
回路81に印加されると、該制御発振回路81は出力の
周波数を下げるように、すなわち、出力の位相を遅らせ
るように制御される。このようにして、該制御発振回路
81は出力、すなわち、マスタクロックの位相が常に前
記基準クロックの位相に同期するように制御される。
伝送路28、データ受信手段70、およびフィルタ回路
80を介して制御発振回路81に印加されると、該制御
発振回路81は出力の周波数を上げるように、すなわち
、出力の位相を進めるように制御され、逆に、上記質の
比較結果がデータ送信手段50、伝送路21、データ受
信手段70、およびフィルタ回路80を介して制御発振
回路81に印加されると、該制御発振回路81は出力の
周波数を下げるように、すなわち、出力の位相を遅らせ
るように制御される。このようにして、該制御発振回路
81は出力、すなわち、マスタクロックの位相が常に前
記基準クロックの位相に同期するように制御される。
なお、上記の構成においてフィルタ回路80は、基準ク
ロックの変動分の除去や、基準クロック源の障害時にお
ける制御発振回路81の自走の防止等のために設けられ
ているものである。
ロックの変動分の除去や、基準クロック源の障害時にお
ける制御発振回路81の自走の防止等のために設けられ
ているものである。
第4図は、本発明の実施例の構成を示すものである。
第4図において、21および22は伝送路であり、11
および12は、それぞれ、該伝送路21および22に接
続され、互いに通信可能となっている通信装置である。
および12は、それぞれ、該伝送路21および22に接
続され、互いに通信可能となっている通信装置である。
通信装置11および12は、それぞれ、前述の第1〜3
図の、そして、第5図の通信装置1、および12に対応
するものである。
図の、そして、第5図の通信装置1、および12に対応
するものである。
通信装置11内において、45は同期インターフェイス
、44は分周回路、43はカウンタ、101はゲート回
路、52は送信制御部、51は送信部、62は受信制御
部、そして、61は受信部である。
、44は分周回路、43はカウンタ、101はゲート回
路、52は送信制御部、51は送信部、62は受信制御
部、そして、61は受信部である。
また、同期制御装置である通信装置12内において、4
8は同期インターフェイス、47は分周回路、46はカ
ウンタ、102はセレクタ、80はフィルタ回路、81
は制御n発振回路、92は送信制御部、91は送信部、
72は受信制御部、そして、71は受信部である。
8は同期インターフェイス、47は分周回路、46はカ
ウンタ、102はセレクタ、80はフィルタ回路、81
は制御n発振回路、92は送信制御部、91は送信部、
72は受信制御部、そして、71は受信部である。
通信装置11の送信部51と通信装置12の受信部71
とは伝送路21により接続され、通信装置12の送信部
91と通信装置11の受信部61とは伝送路22により
接続されている。
とは伝送路21により接続され、通信装置12の送信部
91と通信装置11の受信部61とは伝送路22により
接続されている。
上記の伝送路21および22は、前述の第1図の伝送路
2に対応するもので、実際には、該伝送路21および2
2には、第1図におけるように、上記通信装置(同期制
御装置)12が出力するマスタクロックに同期して動作
する複数の通信装置が接続されているが、ここでは省略
している。これら伝送路21および22に接続される複
数の通信装置は、例えば、企業内等における分散型通信
システムを構成する。
2に対応するもので、実際には、該伝送路21および2
2には、第1図におけるように、上記通信装置(同期制
御装置)12が出力するマスタクロックに同期して動作
する複数の通信装置が接続されているが、ここでは省略
している。これら伝送路21および22に接続される複
数の通信装置は、例えば、企業内等における分散型通信
システムを構成する。
第4図の構成において、同期インターフェイス回路45
および48は、それぞれ、通信路111および112を
接続する。通信路111および112は、それぞれ、例
えば、公衆ディジタル回線、あるいは、端末装置を接続
する遡信路であるが、ここでは、少なくとも一方は、正
常な基準クロ、りを提供することが可能なものとする。
および48は、それぞれ、通信路111および112を
接続する。通信路111および112は、それぞれ、例
えば、公衆ディジタル回線、あるいは、端末装置を接続
する遡信路であるが、ここでは、少なくとも一方は、正
常な基準クロ、りを提供することが可能なものとする。
すなわち、例えば、基準クロックに同期するデータを送
信する公衆ディジタル回線であれば、該公衆ディジタル
回線に接続される、上記同期インターフェイス回路45
あるいは48が有する、タイミング抽出回路において、
該基準クロンクはデータの受信クロックとして抽出可能
である。
信する公衆ディジタル回線であれば、該公衆ディジタル
回線に接続される、上記同期インターフェイス回路45
あるいは48が有する、タイミング抽出回路において、
該基準クロンクはデータの受信クロックとして抽出可能
である。
上記同期制御装置である通信装置12が備える制御発振
回路81は、前述のマスタクロックを出力するものであ
って、8亥マスタクロックは、フィルタ回路80を介し
て印加されるセレクタ102の出力を制御入力とし、該
セレクタ102の出力に位相同期するように制御される
。これは、前述の第3図の構成に対応するものである。
回路81は、前述のマスタクロックを出力するものであ
って、8亥マスタクロックは、フィルタ回路80を介し
て印加されるセレクタ102の出力を制御入力とし、該
セレクタ102の出力に位相同期するように制御される
。これは、前述の第3図の構成に対応するものである。
上記制御発振回路81が出力するマスタクロックMCL
Kは、送信制御回路92の制御によって、上記同期制御
装置である通信装置12の送信部91より送信される同
期データの送信タイミングクロックとして用いられる。
Kは、送信制御回路92の制御によって、上記同期制御
装置である通信装置12の送信部91より送信される同
期データの送信タイミングクロックとして用いられる。
これにより、該送信部91より出力される同月データは
、該マスタクロックMCLKの位相情報を有し、例えば
、通信装置11等の同期制御装置でない通信装置に対し
てマスタクロックMCLKの位相情報を提供し得る。
、該マスタクロックMCLKの位相情報を有し、例えば
、通信装置11等の同期制御装置でない通信装置に対し
てマスタクロックMCLKの位相情報を提供し得る。
ここで、もし、同期インターフェイス回路48において
、上記の正常な基準クロックが抽出可能であるとすると
、該基準クロック(第4図においてRFCLK、で示す
)は、分周回路47において分周され、第3図のカウン
タ41と同様の機能を有し、位相比較手段を構成するカ
ウンタ46において、前記制御発振回路81が出力する
マスタクロックMCLKと位相を比較される。
、上記の正常な基準クロックが抽出可能であるとすると
、該基準クロック(第4図においてRFCLK、で示す
)は、分周回路47において分周され、第3図のカウン
タ41と同様の機能を有し、位相比較手段を構成するカ
ウンタ46において、前記制御発振回路81が出力する
マスタクロックMCLKと位相を比較される。
このカウンタ46出力は、セレクタ】02の一方の入力
となる。同期インターフェイス回路48において、上記
の正常な基準クロックが抽出可能なときには、8亥セレ
クタ102はS亥カウンタ46出力を選択して前記フィ
ルタ回路80に印加する。
となる。同期インターフェイス回路48において、上記
の正常な基準クロックが抽出可能なときには、8亥セレ
クタ102はS亥カウンタ46出力を選択して前記フィ
ルタ回路80に印加する。
もし、同期インターフェイス回路48において上記の正
常な基準クロックが抽出可能でなく、通信装置11が備
える同期インターフェイス回路45において正常な基準
クロックが抽出可能であるとすると、該基準クロック(
第4図においてRFCLK Iで示す)は、分周回路4
4において分周され、第3図のカウンタ41と同様の機
能を有し、位相比較手段を構成するカウンタ43におい
て、前記制御発振回路81が出力したマスタクロックM
CLKと位相を比較される。ここで、該マスタクロック
門CLKは、前記通信装置12の送信部91がら送信さ
れた、マスタクロックMCLKの位相情報を送信タイミ
ングとして有する同期データを、通信装置 11の受信
部61において受信し、該受信した同期データから受信
タイミングクロックRCLにとして抽出したものである
。
常な基準クロックが抽出可能でなく、通信装置11が備
える同期インターフェイス回路45において正常な基準
クロックが抽出可能であるとすると、該基準クロック(
第4図においてRFCLK Iで示す)は、分周回路4
4において分周され、第3図のカウンタ41と同様の機
能を有し、位相比較手段を構成するカウンタ43におい
て、前記制御発振回路81が出力したマスタクロックM
CLKと位相を比較される。ここで、該マスタクロック
門CLKは、前記通信装置12の送信部91がら送信さ
れた、マスタクロックMCLKの位相情報を送信タイミ
ングとして有する同期データを、通信装置 11の受信
部61において受信し、該受信した同期データから受信
タイミングクロックRCLにとして抽出したものである
。
上記カウンタ43の出力は、ゲート回路101に印加さ
れる。ここで、該ゲート回路101は、上記のように、
通信装置12の同期インターフェイス回路48において
正常な基準クロックが抽出可能でなく、通信装置11が
備える同期インターフェイス回路45において正常な基
準クロックが抽出可能であり、比較結果(位相差)の送
信指示がされたときにのみ、通過可能となるように受信
制御部62により制御される。通信装置12の同期イン
ターフェイス回路48において正常な基準クロックが抽
出可能か否かの情報は、比較結果(位相差)送信指示の
形のデータとして該通信装置12の送信部91より通信
装置11へ送信される。
れる。ここで、該ゲート回路101は、上記のように、
通信装置12の同期インターフェイス回路48において
正常な基準クロックが抽出可能でなく、通信装置11が
備える同期インターフェイス回路45において正常な基
準クロックが抽出可能であり、比較結果(位相差)の送
信指示がされたときにのみ、通過可能となるように受信
制御部62により制御される。通信装置12の同期イン
ターフェイス回路48において正常な基準クロックが抽
出可能か否かの情報は、比較結果(位相差)送信指示の
形のデータとして該通信装置12の送信部91より通信
装置11へ送信される。
前記ゲート回路101を通過したカウンタ43の出力は
、送信制御部52を介して送信部より、位相差データと
して送信部51より伝送路21上に出力される。該位相
差データは、通信装置12の受信部71において受信さ
れ、受信制御部72を介して、元のカウンタ43の出力
の形でセレクタ102の他方の入力として印加される。
、送信制御部52を介して送信部より、位相差データと
して送信部51より伝送路21上に出力される。該位相
差データは、通信装置12の受信部71において受信さ
れ、受信制御部72を介して、元のカウンタ43の出力
の形でセレクタ102の他方の入力として印加される。
ここで、セレクタ102は、前記ゲート回路101と同
様に、通信装置12の同期インターフェ・イス回路48
において正常な基準クロックが抽出可能でなく、通信装
置12以外が備える同期インターフエ・イス回路45に
おいて正常な基準クロックが抽出可能であるときに、上
記他方の入力を選択し、このセレクタ102の出力は、
フィルタ回路80を介して前記制御発振回路81に印加
される。こうして、該制御発振回路81が出力するマス
タクロックMCLKは、通信装置11が備える同期イン
ターフェイス回路45が抽出した基準クロックに位相同
期するように制御される。
様に、通信装置12の同期インターフェ・イス回路48
において正常な基準クロックが抽出可能でなく、通信装
置12以外が備える同期インターフエ・イス回路45に
おいて正常な基準クロックが抽出可能であるときに、上
記他方の入力を選択し、このセレクタ102の出力は、
フィルタ回路80を介して前記制御発振回路81に印加
される。こうして、該制御発振回路81が出力するマス
タクロックMCLKは、通信装置11が備える同期イン
ターフェイス回路45が抽出した基準クロックに位相同
期するように制御される。
このように、第4図の分散型通信システムにおいては、
基準クロックを抽出する機能を有する同期インターフェ
イス回路を接続する通信装置を複数接続してなる場合に
、同期制御装置となる通信装置が存する同期インターフ
ェイス回路が正常な基準クロックを出力しないときに、
上記基準クロックを抽出する同期インターフェイス回路
を接続する通信装置において抽出した基準クロックを、
該通信装置内において該同期制御装置からの受信データ
より受信クロックとして抽出したマスタクロックと位相
比較して位相差を求め、これを位相差データとして該同
期制御装置に送信してマスタクロックの制御に用いるよ
うに切り替え得るようにしている。
基準クロックを抽出する機能を有する同期インターフェ
イス回路を接続する通信装置を複数接続してなる場合に
、同期制御装置となる通信装置が存する同期インターフ
ェイス回路が正常な基準クロックを出力しないときに、
上記基準クロックを抽出する同期インターフェイス回路
を接続する通信装置において抽出した基準クロックを、
該通信装置内において該同期制御装置からの受信データ
より受信クロックとして抽出したマスタクロックと位相
比較して位相差を求め、これを位相差データとして該同
期制御装置に送信してマスタクロックの制御に用いるよ
うに切り替え得るようにしている。
ところで、以上述べた構成例においては、複数の通信装
置を伝送路に接続してなる分散型通信システムにおいて
、1つの通信装置のみが、同期制御装置となるものを示
したが、例えば、現在、米国のANS +にて標準化の
検討が行なわれているFDD−11においては、通信シ
ステム内の全ての通信装置が各々が独立の発振器を有し
ている。独立発振器を持つ通信装置間では通常スリップ
なしの同期通信はできないが、FDD−TIでは、これ
をマスク局となる通信装置の発振器のクロックから生成
した125μsecの周期時間に他の全ての通信装置が
従属して動作するようにすることにより、同期通信を可
能にしている。
置を伝送路に接続してなる分散型通信システムにおいて
、1つの通信装置のみが、同期制御装置となるものを示
したが、例えば、現在、米国のANS +にて標準化の
検討が行なわれているFDD−11においては、通信シ
ステム内の全ての通信装置が各々が独立の発振器を有し
ている。独立発振器を持つ通信装置間では通常スリップ
なしの同期通信はできないが、FDD−TIでは、これ
をマスク局となる通信装置の発振器のクロックから生成
した125μsecの周期時間に他の全ての通信装置が
従属して動作するようにすることにより、同期通信を可
能にしている。
このようなシステムに本発明を適用するには、前述の外
部より与えられた基準クロックに対して、上記125μ
secの周期時間のクロックを前述のマスタクロックに
対応するものとして(それぞれ適当に分周して)比較す
ればよい。
部より与えられた基準クロックに対して、上記125μ
secの周期時間のクロックを前述のマスタクロックに
対応するものとして(それぞれ適当に分周して)比較す
ればよい。
このように、本発明は、通信システム内の全ての通信装
置が各々が独立の発振器を有している場合にも、その中
の1つの通信装置がマスク局となってマスタクロックに
相当する周期的なタイミング信号を出力し、他の通信装
置が、このタイミング信号に従属同期して動作するもの
には適用可能である。
置が各々が独立の発振器を有している場合にも、その中
の1つの通信装置がマスク局となってマスタクロックに
相当する周期的なタイミング信号を出力し、他の通信装
置が、このタイミング信号に従属同期して動作するもの
には適用可能である。
なお、このようなシステムにおいては、初期化時に、1
つの通信装置をマスク局として決定した後に、該マスク
局となった通信装置が、自らをも含めたシステム内の通
信装置の中から、第4図の構成の通信装置11のように
基準クロックを提供可能なものを探して、該通信装置に
比較結果を送信するように指令すればよい。
つの通信装置をマスク局として決定した後に、該マスク
局となった通信装置が、自らをも含めたシステム内の通
信装置の中から、第4図の構成の通信装置11のように
基準クロックを提供可能なものを探して、該通信装置に
比較結果を送信するように指令すればよい。
本発明によれば、伝送路によって互いに接続される複数
の通信装置の何れが同期制御装置となっても、設備上の
負担を増大させることなく、システムへの基準クロック
の供給が可能であり、且つ、該システムのマスタクロッ
クを該基準クロックに位相同期させ得る。
の通信装置の何れが同期制御装置となっても、設備上の
負担を増大させることなく、システムへの基準クロック
の供給が可能であり、且つ、該システムのマスタクロッ
クを該基準クロックに位相同期させ得る。
第1図は本発明の原理構成図、
第2図は本発明の1形態の構成図、
第3図は本発明の位相比較手段および制御発振手段の構
成例を示す図、 第4図は、本発明の実施例の構成を示す図、そして 第5図は、基準クロック供給のための従来の構成を示す
図である。 〔符号の説明〕 it、 12、〜1.,11・・・通信装置、12、1
2・・・同期制御装置、 2.2..2□、2L22・・・伝送路、3・・・基準
クロック抽出手段、4・・・位相比較手段、5・・・第
1のデータ送信手段、 6・・・マスタクロック位相情報抽出手段、7・・・デ
ータ受信手段、 8・・・制御発振手段、9・・・
第2のデータ送信手段、 40.42,44,4.7・・・分周回路、41.43
.46・・・カウンタ、 45.48・・・同期インターフェイス、50・・・デ
ータ送信回路、 60・・・データ受信回路、 51.91・・・送信
部、52.92・・・送信制御部、 61.71・・・
受信部、62.72・・・受信制御部、 70・・・データ受信回路、 80・・・フィルタ
回路、81.82・・・制御発振回路、101・・・ゲ
ート回路、102・・・セレクタ、 110、1111112・・・通信路、 122・・
・多重化装置、121・・・高速ディジタル回線終端装
置。 本発明を適用する分散型通信ンステムの構成の1例にお
ける従来の基準クロック供給のだめの構成を示す図@5
!l
成例を示す図、 第4図は、本発明の実施例の構成を示す図、そして 第5図は、基準クロック供給のための従来の構成を示す
図である。 〔符号の説明〕 it、 12、〜1.,11・・・通信装置、12、1
2・・・同期制御装置、 2.2..2□、2L22・・・伝送路、3・・・基準
クロック抽出手段、4・・・位相比較手段、5・・・第
1のデータ送信手段、 6・・・マスタクロック位相情報抽出手段、7・・・デ
ータ受信手段、 8・・・制御発振手段、9・・・
第2のデータ送信手段、 40.42,44,4.7・・・分周回路、41.43
.46・・・カウンタ、 45.48・・・同期インターフェイス、50・・・デ
ータ送信回路、 60・・・データ受信回路、 51.91・・・送信
部、52.92・・・送信制御部、 61.71・・・
受信部、62.72・・・受信制御部、 70・・・データ受信回路、 80・・・フィルタ
回路、81.82・・・制御発振回路、101・・・ゲ
ート回路、102・・・セレクタ、 110、1111112・・・通信路、 122・・
・多重化装置、121・・・高速ディジタル回線終端装
置。 本発明を適用する分散型通信ンステムの構成の1例にお
ける従来の基準クロック供給のだめの構成を示す図@5
!l
Claims (1)
- 【特許請求の範囲】 1、複数の通信装置(1_1、1_2、・・・1_n)
を伝送路(2)を介して接続してなる分散型通信システ
ムにおける網同期を確立する網同期システムであって、 前記複数の通信装置(1_1、1_2、・・・1_n)
のうち、外部より基準クロックの供給を受ける通信装置
(1_1)は、該基準クロックと前記分散型通信システ
ムにおけるマスタクロックとの位相の比較を行なう位相
比較手段(4)を有し、 前記複数の通信装置(1_1、1_2、・・・1_n)
のうち、前記マスタクロックを発生する同期制御装置(
1_2)は、前記位相比較手段(4)の出力を前記伝送
路(2)を介して受け、該出力に応じて、該マスタクロ
ックの位相が前記基準クロックの位相に同期するように
制御する制御発振手段(8)を有し、該制御発振手段(
8)から出力される該マスタクロックの少なくとも位相
に関する情報は前記伝送路(2)を介して前記基準クロ
ックの供給を受ける通信装置(1_1)に伝送されるこ
とを特徴とする網同期システム。 2、前記基準クロックの供給を受ける通信装置(1_1
)は、前記同期制御装置(1_2)から送信されたデー
タより該データの受信タイミングクロックとして前記マ
スタクロックを抽出するマスタクロック抽出手段(6)
を有する請求項1記載の網同期システム。 3、前記複数の通信装置のうち前記同期制御装置(1_
2)以外の通信装置(1_1、1_3、・・・1_n)
は、該同期制御装置(1_2)から送信されたデータよ
り該データの受信タイミングクロックとして前記マスタ
クロックを抽出するマスタクロック抽出手段(6)を有
する請求項1記載の網同期システム。 4、前記基準クロックの供給を受ける通信装置(1_1
)は、前記位相比較手段(4)の出力をデータとして前
記同期制御装置(1_2)に送信するデータ送信手段(
5)を有する請求項1記載の網同期システム。 5、前記基準クロックの供給を受ける通信装置(1_1
)は、前記分散通信システム外から送信されたデータよ
り前記基準クロックを抽出する基準クロック抽出手段(
3)を有する請求項1記載の網同期システム。 6、前記同期制御装置(1_2)は、前記基準クロック
を検出する通信装置(1_1)から送信された位相差の
データを受信するデータ受信手段(7)を有する請求項
1記載の網同期システム。 7、前記同期制御装置(1_2)は、前記制御発振手段
(8)から出力されたマスタクロックのタイミングで、
該同期制御装置(1_2)以外の通信装置(1_1、1
_3、・・・1_n)にデータを送信するデータ送信手
段(9)とを有してなることを特徴とする網同期システ
ム。 8、複数の通信装置(11、12)を伝送路(21、2
2)を介して接続してなる分散型通信システムにおける
網同期を確立する網同期システムであって、 前記複数の通信装置(11、12)のうち、複数の通信
装置(11、12)が、それぞれ外部より供給された基
準クロックを抽出する基準クロック抽出手段(45、4
8)と、前記それぞれの基準クロックと、前記分散型通
信システムの各通信装置における通信動作の基準となる
タイミングを与えるマスタクロックとの位相の比較を行
なう位相比較手段(43、46)とを有し、 前記複数の通信装置(11、12)のうち、1つ(12
)は前記マスタクロックを出力する制御発振手段(8)
を有し、 前記複数の通信装置(11、12)のうち、前記1つを
除く通信装置(11)における前記位相比較手段(43
)の出力は前記伝送路(21)を介して該1つの通信装
置(12)に送信され、前記制御発振手段(8)は、前
記位相比較手段(43、46)のうち、何れかの出力を
選択して制御入力とし、前記マスタクロックの位相が前
記選択された位相比較手段(43、46)に対応する基
準クロックの位相に同期するように制御されることを特
徴とする網同期システム。 9、複数の通信装置(11、12)を伝送路(21、2
2)を介して接続してなる分散型通信システムにおける
網同期を確立する網同期システムであって、 前記複数の通信装置(11、12)のうち少なくとも1
つ(12)は、制御発振手段(81)と、第1の基準ク
ロック抽出手段(48)と、第1の位相比較手段(46
)と、データ受信手段(71、72)と、第1のデータ
送信手段(91、92)と、セレクタ手段(102)と
を有し、 前記複数の通信装置(11、12)のうち他の少なくと
も1つ(11)は、第2の基準クロック抽出手段(45
)と、第2の位相比較手段(43)と、マスタクロック
位相情報抽出手段(61)と、第2のデータ送信手段(
51、52)とを有し、前記制御発振手段(81)は、
前記セレクタ手段(102)の出力の制御のもとに前記
複数の通信装置における通信動作の基準となるタイミン
グを与えるマスタクロックを出力し、 前記第1の送信手段(91、92)は、前記マスタクロ
ックのタイミングでデータを送信し、前記マスタクロッ
ク位相情報抽出手段(61)は、前記第1の送信手段(
91、92)より送信されたデータ、もしくは、その受
信タイミングより前記マスタクロックの位相情報を抽出
し、前記第1および第2の基準クロック抽出手段(48
、45)は、各々が属する通信装置(12、11)に、
それぞれ該分散型通信システムの外部から供給される第
1および第2の基準クロックを抽出し、 前記第1および第2の位相比較手段(46、43)は、
各々、前記第1および第2の基準クロック抽出手段(4
8、45)が、それぞれ出力する前記第1および第2の
基準クロックの位相と前記マスタクロックの位相との比
較を行なって、それぞれ第1および第2の位相差を求め
、 前記第2のデータ送信手段(51、52)は、前記第2
の位相比較手段(43)が出力する前記第2の位相差を
データとして前記データ受信手段(71、72)に送信
し、 前記セレクタ手段(102)は、前記データ受信手段(
71、72)にて受信した前記第2の位相差および前記
第1の位相比較手段(46)が出力する第1の位相差を
入力として何れか一方を選択して前記制御発振手段(8
1)への制御入力とし、 該制御発振手段(81)は、前記マスタクロックの位相
が、前記セレクタ手段(102)において選択された方
の前記基準クロックの位相に同期するように制御される
ことを特徴とする網同期システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216392A JPH0267033A (ja) | 1988-09-01 | 1988-09-01 | 網同期システム |
| US07/401,767 US5062124A (en) | 1988-09-01 | 1989-09-01 | Network synchronization system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216392A JPH0267033A (ja) | 1988-09-01 | 1988-09-01 | 網同期システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267033A true JPH0267033A (ja) | 1990-03-07 |
Family
ID=16687846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63216392A Pending JPH0267033A (ja) | 1988-09-01 | 1988-09-01 | 網同期システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5062124A (ja) |
| JP (1) | JPH0267033A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04165729A (ja) * | 1990-10-29 | 1992-06-11 | Iwatsu Electric Co Ltd | デジタル通信路の同期装置 |
| JPH08265286A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 同期信号源選択方式 |
| JP2006262154A (ja) * | 2005-03-17 | 2006-09-28 | Fuji Xerox Co Ltd | 情報処理装置、システムおよび情報処理方法 |
| JP2013207526A (ja) * | 2012-03-28 | 2013-10-07 | Nippon Telegr & Teleph Corp <Ntt> | クロック供給方法およびクロック供給装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2047641C (en) * | 1991-07-23 | 2000-01-11 | Ed Gancarcik | Basic rate interface |
| DE59108895D1 (de) * | 1991-12-18 | 1998-01-08 | Siemens Ag | Verfahren zur Uhrzeitführung in Computernetzen |
| US5864592A (en) * | 1992-11-03 | 1999-01-26 | Pairgain Technologies, Inc. | Timing recovery system for digital subscriber line transceivers |
| US5459607A (en) * | 1993-04-19 | 1995-10-17 | C-Cor/Comlux, Inc. | Synchronous optical digital transmission system and method |
| JPH0787047A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | Sdhリアルタイム・クロック方式 |
| US5724392A (en) * | 1993-10-04 | 1998-03-03 | Siemens Business Communication Systems, Inc. | Automatic path delay compensation system |
| US5570397A (en) * | 1993-12-23 | 1996-10-29 | Unisys Corporation | Redundant synchronized clock controller |
| US5530846A (en) * | 1993-12-29 | 1996-06-25 | International Business Machines Corporation | System for decoupling clock amortization from clock synchronization |
| US5572554A (en) * | 1994-07-29 | 1996-11-05 | Loral Corporation | Synchronizer and method therefor |
| US5619733A (en) * | 1994-11-10 | 1997-04-08 | International Business Machines Corporation | Method and apparatus for synchronizing streaming and non-streaming multimedia devices by controlling the play speed of the non-streaming device in response to a synchronization signal |
| DE4442506A1 (de) * | 1994-11-30 | 1996-06-05 | Sel Alcatel Ag | Synchronisierungsüberachung in einem Netzwerk |
| US5535217A (en) * | 1994-12-20 | 1996-07-09 | International Business Machines Corporation | Method and apparatus for probabilistic clock synchronization with interval arithmetic |
| EP0718995A1 (en) * | 1994-12-20 | 1996-06-26 | International Business Machines Corporation | Apparatus and method for synchronizing clock signals for digital links in a packet switching mode |
| JPH09186643A (ja) * | 1995-12-28 | 1997-07-15 | Kyocera Corp | 無線基地局 |
| GB2311195B (en) * | 1996-03-13 | 2000-03-15 | Madge Networks Ltd | Methods and apparatus for synchronizing a clock |
| JP3288282B2 (ja) * | 1997-10-20 | 2002-06-04 | 矢崎総業株式会社 | 通信方法、及び通信システム |
| US6119016A (en) * | 1998-06-10 | 2000-09-12 | Lucent Technologies, Inc. | Synchronizing base stations in a wireless telecommunications system |
| US6192092B1 (en) * | 1998-06-15 | 2001-02-20 | Intel Corp. | Method and apparatus for clock skew compensation |
| US6539488B1 (en) * | 1999-11-30 | 2003-03-25 | Agere Systems Inc. | System with a plurality of media access control circuits with a shared memory for storing data and synchronizing data from a clock domain to a host clock domain |
| DE10148878B4 (de) * | 2001-10-04 | 2006-03-02 | Siemens Ag | System und Verfahren zum Übertragen digitaler Daten |
| US7076014B2 (en) * | 2001-12-11 | 2006-07-11 | Lecroy Corporation | Precise synchronization of distributed systems |
| GB2387516B (en) * | 2002-04-11 | 2005-03-09 | Cambridge Broadband Ltd | Communication system |
| US7237152B2 (en) * | 2003-10-24 | 2007-06-26 | Honeywell International Inc. | Fail-operational global time reference in a redundant synchronous data bus system |
| US7415092B2 (en) * | 2003-12-15 | 2008-08-19 | Aktino, Inc. | Low wander timing generation and recovery |
| US7840228B2 (en) * | 2005-02-01 | 2010-11-23 | Mitsubishi Electric Corporation | Inter-base station synchronization system, synchronization control device, and base station |
| US8364185B2 (en) * | 2005-04-18 | 2013-01-29 | Samsung Electronics Co., Ltd. | Method and system for synchronizing a clock for an adjacent network to a clock for an overlay network |
| DE102006019475B4 (de) * | 2006-04-26 | 2008-08-28 | Nokia Siemens Networks Gmbh & Co.Kg | Verfahren zur Synchronisation von Baugruppen einer Basisstation |
| JP5211987B2 (ja) * | 2008-09-26 | 2013-06-12 | ブラザー工業株式会社 | 端末装置及びその時刻調整方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL300423A (ja) * | 1962-11-13 | |||
| FR2071800A5 (ja) * | 1969-12-22 | 1971-09-17 | Ibm | |
| US3862365A (en) * | 1971-11-12 | 1975-01-21 | Nippon Electric Co | Synchronizing system for a plurality of signal transmitters using oscillators of high frequency stability |
| JPS634732A (ja) * | 1986-06-24 | 1988-01-09 | Nec Corp | 分散処理型構内交換システム |
-
1988
- 1988-09-01 JP JP63216392A patent/JPH0267033A/ja active Pending
-
1989
- 1989-09-01 US US07/401,767 patent/US5062124A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04165729A (ja) * | 1990-10-29 | 1992-06-11 | Iwatsu Electric Co Ltd | デジタル通信路の同期装置 |
| JPH08265286A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 同期信号源選択方式 |
| JP2006262154A (ja) * | 2005-03-17 | 2006-09-28 | Fuji Xerox Co Ltd | 情報処理装置、システムおよび情報処理方法 |
| JP2013207526A (ja) * | 2012-03-28 | 2013-10-07 | Nippon Telegr & Teleph Corp <Ntt> | クロック供給方法およびクロック供給装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5062124A (en) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5062124A (en) | Network synchronization system | |
| US3519750A (en) | Synchronous digital multiplex communication system including switchover | |
| EP1256197B1 (en) | Reference time distribution over a network | |
| EP0565305B1 (en) | Transmission of a clock signal over an asynchronous data channel | |
| JPH11506882A (ja) | 同期オプティカル環境における同期分布 | |
| US6707828B1 (en) | Synchronization of a network element in a synchronous digital communications network | |
| JP2002217715A (ja) | ヒットレス基準切替えを用いた多重入力位相同期ループ | |
| JPH11506881A (ja) | 同期分布のためのエンコーディング・システム | |
| KR20010052330A (ko) | 통신 네트워크에서 동기화를 제공하기 위한 방법 및 장치 | |
| KR100655625B1 (ko) | 무선 네트워크 | |
| KR860001259B1 (ko) | 단일 모선에서의 전송정보의 동기화장치 | |
| CN101547085A (zh) | 物理层端口主从配置方法及装置、通信系统 | |
| US4885740A (en) | Digital signal switch | |
| CN100571114C (zh) | 一种同步时钟供给装置及实现方法 | |
| JPH09261210A (ja) | 同期伝送システムの同期クロック分配方式 | |
| CN1302133A (zh) | 一种同步时钟供给装置 | |
| CA1287150C (en) | Synchronisation arrangements for a digital telecommunications exchange system | |
| JPH03195144A (ja) | リング型ローカルエリアネットワークのクロック同期装置 | |
| JP2558240B2 (ja) | 従属同期装置の基準クロック切換回路 | |
| US6005902A (en) | Providing timing to an external system | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JP4187480B2 (ja) | クロック同期切替装置 | |
| GB2120499A (en) | Clocking arrangement | |
| US9209964B2 (en) | Systems and methods for DTE/DCE CESoP timing | |
| JPH0447823A (ja) | 高次群同期伝送システム |