JPH0267779A - 光電子集積回路とその製造方法 - Google Patents

光電子集積回路とその製造方法

Info

Publication number
JPH0267779A
JPH0267779A JP21911188A JP21911188A JPH0267779A JP H0267779 A JPH0267779 A JP H0267779A JP 21911188 A JP21911188 A JP 21911188A JP 21911188 A JP21911188 A JP 21911188A JP H0267779 A JPH0267779 A JP H0267779A
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
integrated circuit
optoelectronic integrated
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21911188A
Other languages
English (en)
Inventor
Tatsuya Asaga
浅賀 達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP21911188A priority Critical patent/JPH0267779A/ja
Publication of JPH0267779A publication Critical patent/JPH0267779A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光電子集積回路とその製造方法に関する。
〔従来の技術〕
第3図に従来の光電子集積回路の構造断面図を示す。(
301)半絶縁性GaAs基板上に(302)n型Ga
Asコンタクト層、(303)n型A、17GaAsク
ラッド層、(304)AN GaAs活性層、(305
)P型ARGaAsクラッド層、(306)P型GaA
sコンタクト層を順次エピタキシャル成長した後、エツ
チング工程によりリブを形成し、(307)ZnSe層
で埋め込む。
さらに、電界効果トランジスタ(以下、FETと記す)
を形成する部分を(301)基板表面までエツチングし
、(310)n型GaAs動作層をエピタキシャル成長
する(309)、(311)(312)のオーミック電
極、(313)のショットキー電極を形成し、半導体レ
ーザとFETドライバを集積化した光電子集積回路が得
られる。
〔発明が解決しようとする課題〕
しかし従来の技術では、半導体レーザとFET0間に構
造上大きな段差が生じ、電極のバターニングの際、フォ
ト工程でレジストマスクのパターンニングが非常に困難
となり、露光不良など歩留りを低下させる原因となって
いた。またこれを避けるため、あらかじめ基板に溝を形
成し、この中にレーザを形成する方法もあるが、この場
合も電極を蒸着する際に段差があるため、配線に断線が
生じやすい等の欠点を有していた。またFETの動作層
を選択成長で形成する時、従来の技術では700℃以上
の成長温度を必要とするため、すでに形成されている半
導体レーザの特性を劣化させてしまうという問題点も有
していた。本発明はこのような問題点を解決するもので
、その目的とするところは、半導体レーザの特性を劣化
させることのない、また歩留りよく製造できる光電子集
積回路を供給するところにある。
〔課題を解決するための手段〕
上記の課題を解決するために、本発明の光電子集積回路
とその製造方法は、 (1)埋め込み構造を有する半導体レーザ及び電界効果
トランジスタを有する光電子集積回路において、前記半
導体レーザの埋め込み層が半絶縁性半導体であり、前記
電界効果トランジスタを前記埋め込み層上部に有するこ
とを特徴とする。
(2)前記半導体レーザの埋め込み層を、前記埋め込み
層を形成する以外の部分にマスクを形成する手段と前記
埋め込み層をエピタキシャル成長する手段と前記エピタ
キシャル成長中に光を照射する手段を含むことを特徴と
する。
(3)前記電界効果トランジスタの動作層を、前記動作
層を形成する以外の部分にマスクを形成する手段と、前
記動作層をエピタキシャル成長する手段と、前記エピタ
キシャル成長中に光を照射する手段を含むことを特徴と
する。
〔実 施 例〕
第1図は本発明の実施例における光電子集積回路の主要
製造工程を示す断面図である。(101)n型GaAs
基板上に、(102)n型GaAsバッファ層、(10
3)n型A[GaAsクラッド層、(104)Ajll
 GaaAs活性層、(105)P型AJ7GaAsク
ラッド層、(106)P型GaAsコンタクト層を順次
、エピタキシャル成長する(第1図(a))、次に(1
12)Si02層を、熱CVD法で堆積後、エツチング
によってストライプ状に成形し、これをマスクとして(
106)P型GaAs層及び(105)P型AΩGaA
s層をエツチングしてリブを形成する。
さらに(112)Si02層をマスクとして(107)
の半絶縁性のZn5e層を選択成長する(第1図(b)
)。選択成長はMOCVD法で成長中に光照射しながら
行うことにより、低成長温度で実現できる。次に(11
2)Si02層をエツチングで取り去り、再び熱CVD
法による成長とエツチングによりFET動作層の選択成
長時のマスクである(108)S i 02層を形成す
る。
さらに光照射を伴なうMOCVD法によって低成長温度
で(110)n型GaAs動作層を選択成長する(第1
図(C))。しかるのち(108)Si02層をリブに
沿ってエツチングし、(109)、(111)のオーミ
ック電極、(113)のショットキー電極を形成して半
導体レーザとFETを集積化した光電子集積回路が得ら
れる(第1図(d))。
第2図に本発明の実施例における選択成長装置の基本構
成図を示す。基本的にはMOCVD法を光照射できるよ
うにした装置である。(206)反応管には(208)
石英窓が設置されており、(203)の光照射を可能に
している。(205)のサセプター上に(204)の基
板を設置し、(207)の高周波発振器により基板温度
を保持する。第1図(107)のZn5e層を選択成長
する場合、Zn及びSeの原料は、DMZn(ジメチル
ジンク)及びDMSe(ジメチルセL/ン)を用い、シ
リンダー中の各原料が水素ガスをキャリアとして反応管
中に導入される。
また、第1図(110)n型GaAs動作層を選択成長
する場合、Gaの原料としてTMG(+−リメチルガリ
ウム)を用い、シリンダー中の原料が水素ガスをキャリ
アとして反応管中に導入され、As及びドーパントのS
eは、AsH3(アルシン)ボンベ及びH2Se(セレ
ン化水素)ボンベより反応管中に導入される。原料を導
入し成長する時、同時に(201)エキシマレーザから
の紫外光が(202)の光学系を通して平行ビームとな
り基板全面に一様に照射される。第1図(b)及び(C
)で示した様にマスク以外の部分のみZn5e及びn型
GaAs薄膜を選択成長できる。
基板温度は300〜600℃の低温であり、すでにエピ
タキシャル成長されている薄膜層の特性を悪化させるこ
とはない。
〔発明の効果〕
以上述べたように本発明によれば、次のような効果が得
られる。
(1)半導体レーザとFET部分の段差がなくなり、デ
バイスの平坦化が実現されるため、フォト工程における
レジストマスクの露光不良等がなくなりプロセスも簡単
になる。
(2)同様に電極配線の段差による断線がなくなり、電
極形成プロセスの自由度が増す。
(3)上記(1)(2)によりフォト工程、電極形成工
程の歩留りが大幅に向上し、製造コストを下げることが
可能になる。
(4)低温で半導体レーザの埋め込み層及びFETの動
作層が選択成長できるため、すでに成長されている半導
体レーザの各層への熱による損傷等を抑制でき、高品質
の半導体レーザを光電子集積回路に集積できる。
(5)光照射して選択成長した半導体薄膜は従来の選択
成長による薄膜よりも結晶性が向上しているため、FE
Tの特性が大きく向上し、信頼性の高い光電子集積回路
が得られる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の実施例における光電子
集積回路の主要製造工程を示す断面図。 第2図は本発明の実施例における選択成長装置の基本構
成図。 第3図は従来の光電子集積回路の構造断面図。 (101)・・・n型GaAs基板 (102)・・・n型GaAsバッファ層(103)・
・・n型AjlGaAsクラッド層(104)・・・A
IGaAS活性層 (1,05)−−−P型/’JGaAsクラッド層(1
06)  ・・・P型GaAsコンタクト層(107)
・・・Zn5e層 ・・・5i02層 (312)  ・・・オーミック電極 ・・・n型GaAs動作層 ・・ショットキー電極 ・・光学系 ・・照射光 ・・サセプター ・・反応管 ・・排気系 ・・原料供給系 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(flhi名)−ρり 2様隻・

Claims (3)

    【特許請求の範囲】
  1. (1)埋め込み構造を有する半導体レーザ及び電界効果
    トランジスタを有する光電子集積回路において、前記半
    導体レーザの埋め込み層が半絶縁性半導体であり、前記
    電界効果トランジスタを前記埋め込み層上部に有するこ
    とを特徴とする光電子集積回路。
  2. (2)前記半導体レーザの埋め込み層を、前記埋め込み
    層を形成する以外の部分にマスクを形成する手段と前記
    埋め込み層をエピタキシャル成長する手段と前記エピタ
    キシャル成長中に光を照射する手段を含むことを特徴と
    する光集積回路の製造方法。
  3. (3)前記電界効果トランジスタの動作層を、前記動作
    層を形成する以外の部分にマスクを形成する手段と、前
    記動作層をエピタキシャル成長する手段と、前記エピタ
    キシャル成長中に光を照射する手段を含むことを特徴と
    する光電子集積回路の製造方法。
JP21911188A 1988-09-01 1988-09-01 光電子集積回路とその製造方法 Pending JPH0267779A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21911188A JPH0267779A (ja) 1988-09-01 1988-09-01 光電子集積回路とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21911188A JPH0267779A (ja) 1988-09-01 1988-09-01 光電子集積回路とその製造方法

Publications (1)

Publication Number Publication Date
JPH0267779A true JPH0267779A (ja) 1990-03-07

Family

ID=16730423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21911188A Pending JPH0267779A (ja) 1988-09-01 1988-09-01 光電子集積回路とその製造方法

Country Status (1)

Country Link
JP (1) JPH0267779A (ja)

Similar Documents

Publication Publication Date Title
KR920006262B1 (ko) 반도체 박막형성법
US6617261B2 (en) Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US4444620A (en) Growth of oriented single crystal semiconductor on insulator
JPH03171617A (ja) シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法
JPH05218484A (ja) 半導体受光素子の製造方法
EP0488632B1 (en) A method for growing a compound semiconductor and a method for producing a semiconductor laser
JPH0267779A (ja) 光電子集積回路とその製造方法
KR20000066758A (ko) 질화갈륨 반도체 레이저 기판의 제조방법
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
JP2735190B2 (ja) 分子線エピタキシヤル成長方法及び成長装置
US5183778A (en) Method of producing a semiconductor device
JP3194327B2 (ja) 有機金属気相成長法
JP3881041B2 (ja) 化合物半導体素子の製造方法
JPH02188912A (ja) 3‐5族化合物半導体の選択成長方法
JPH04306821A (ja) 化合物半導体結晶成長方法
JP2751356B2 (ja) 半導体レーザの製造方法
JPH03247597A (ja) シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法
JPH0271574A (ja) 半導体レーザ及びその製造方法
JP3446343B2 (ja) V溝構造を有する半導体発光装置
JP3446344B2 (ja) V溝構造を有する半導体発光装置
JPS60115284A (ja) 半導体レ−ザ及びその製法
JPS60118691A (ja) 結晶成長方法
JPH03227586A (ja) 半導体レーザ
JPH06318546A (ja) 非対称多重量子井戸構造の形成方法
JPH01120085A (ja) 半導体レーザの製造方法