JPH02711B2 - - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、文書（文章）情報の行と列を変換し
て記録又は表示する文字パターン発生装置に関す
る。

［従来技術］ 従来、例えばレーザビーム、オプチカルフアイ
バ等を用いた静電記録装置或はインクジエツト記
録装置、CRT表示装置等を用いて頁情報を出力
する装置が種々開発、提案されている。

この種の装置は例えば文書を記録する場合に、
記録された文書（文章）情報を行毎に順次取り出
すことにより、レーザビーム等の走査手段の掃引
方向に対し連続的にその各行毎に文字コードを出
力し、それに応じて必要な文字信号を発生させ、
記録紙に文字の記録を行うものである。

従つて従来の記録装置では第１図に示す様に記
録紙等の記録媒体Ｐの移動方向（副走査方向１
３）と直交する方向に１行ずつ文章が記録（以下
縦モード）される。

しかし第２図に示す如く記録媒体の移動方向１
３と平行に１行ずつ文章を記録させること（以下
横モード）が必要になる場合がある。又この逆の
場合もある。

従来の記録装置はかかる文章の配列方向の変換
を行うことが出来ず非常に不便であつた。さらに
１頁分の記録が終了し、次の１頁分の文章情報を
記録する場合、記憶容量が１頁分しか持たない様
な記録装置では前の１頁の記録が終了后直ちに次
の１頁を記録出来ず連続した高速記録出来ない欠
点があつた。

又、この記録媒体の方向に対する文章の配列方
向を変換する為には、文字発生器より得られる文
字のドツトパターンを回転させなければならな
い。

このパターンの回転は、従来ソフトウエアでマ
トリクス演算を行なう方法が使用されている。こ
の方法は多くの処理を必要とし、迅速なドツトパ
ターンの回転が得られなかつた。

また、文字の記録又は表示を行う装置において
は文字のドツトパターンが方向性を持つ（横モー
ドまたは縦モード）ように記憶されている場合が
多く、横モードと縦モードの両方の記録が行なえ
る文字表示装置では横モード用文字ドツトパター
ンと縦モード用文字ドツトパターンの２種類を用
意する必要がある。したがつて、メモリ容量を２
倍必要とすることになり、横モードおよび縦モー
ドの双方の文字表示を許容するシステムではメモ
リが増加して経済性が悪くなる。

また、上記従来の頁情報を出力する装置におい
ては、頁単位、行単位で文字サイズを変更するこ
とができず、文字出力形態の相違、例えば、文字
数／行、行数／頁の相違やプロポーシヨナルスペ
ーシング、均一スペーシング等の相違に対応する
ことができなかつた。

［本発明の目的］ 本発明は上記事情に鑑みて成されたもので、任
意サイズの文字を簡単に得ることができる文字パ
ターン発生装置を提供することを目的とする。

以下本発明の実施例について図面を参照して説
明する。

［第１実施例］ 第３図はレーザビームを用いた記録装置の概要
を示す斜視図である。

第３図において、３０１はレーザ発振器、３０
２は反射ミラー、３０３は変調器、３０４はビー
ムエキスパンダ、３０５は回転多面鏡、３０７は
ｆ・θレンズ、３０８は感光ドラム、３１１は記
録紙である。

レーザ発振器３０１より発振されたレーザビー
ムは、反射ミラー３０２を介して変調器３０３の
入力開口に導びかれる。反射ミラー３０２は、装
置のスペースを小さくすべく光路を屈曲させるた
めに挿入されるもので、必要なければ除去される
ものである。

変調器３０３には、公知の音響光学効果を利用
した音響光学変調素子又は、電気光学効果を利用
した電気光学素子が用いられる。

変調器３０３において、レーザビームは変調器
３０３への入力信号に従つて、強弱の変調を受け
る。

また、レーザ発振器３０１が、半導体レーザの
場合、あるいはガスレーザ等においても電流変調
が可能な型あるいは、変調素子を発振光路中に組
み込んだ型の内部変調型のレーザを使用するにあ
たつては、変調器３０３は省略され直接ビームエ
キスパンダー３０４に導びかれる。

変調器３０３からのレーザビームはビームエキ
スパンダーにより平行光のままビーム径が拡大さ
れる。さらに、ビーム径が拡大されたレーザビー
ムは鏡面を１個ないし複数個有する多面体回転鏡
３０５に入射される。多面体回転鏡３０５は高精
度の軸受（例えば、空気軸受）に支えられた軸に
取り付けられ、定速回転（例えば、ヒステリシス
シンクロナスモータ、DCサーボモータ）のモー
タ３０６により駆動される多面体回転鏡３０５に
より、水平に掃引されるレーザビーム３１２は
ｆ・θ特性を有する結像レンズ３０７により、感
光ドラム３０８上にスポツトとして結像される。
一般の結像レンズでは光線の入射角θの時、像面
上での結像する位置ｆについて、 γ＝ｆ・tanθ −(1) （ｆ：結像レンズの焦点距離） なる関係があり、本実施例のように、一定の多面
体回転鏡３０５により、反射されるレーザビーム
３１２は結像レンズ３０７への入射角が時間と共
に一次関数的に変化する。従つて、像面たる感光
ドラム３０８上での結像されたスポツト位置の移
動速度は、非直線的に変化し一定ではない。すな
わち、入射角が大きくなる点で移動速度が増加す
る。従つて、一定時間間隔でレーザビームをオン
にして、スポツト列を感光ドラム３０８に描く
と、それらの間隔は両端が中央部に比較して広く
なる。この現象を避けるため、結像レンズ３０７
は γ＝ｆ・θ −(2) なる特性を有すべく設計される。

この様な結像レンズ７をｆ・θレンズと称す
る。

さらに、平行光を結像レンズでスポツト状に結
像させる場合、そのスポツト最小径dminは、 dmin＝ｆλ／Ａ −(3) 但しｆ：結像レンズの焦点距離 λ：用いられる光の波長 Ａ：結像レンズの入射開口 で与えられ、ｆ，λが一定の場合Ａを大きくすれ
ばより小さいスポツト径dminが得られる。先に
述べたビームエキスパンダー３０４は、この効果
を与えるために用いられる。従つて、必要な
dminがレーザ発振器のビーム径によつて得られ
る場合には、ビームエキスパンダー３０４は省略
される。ビーム検出器３１８は、小さな入射スリ
ツトと、応答時間の速い光電変換素子（例えば、
PINダイオード）から成る。ビーム検出器３１８
は、掃引されるレーザビーム３１２の位置を検出
し、この検出信号をもつて、感光ドラム上に所望
の光情報を与えるための変調器３０３への入力信
号のスタートのタイミングを決定する。これによ
り、多面体回転鏡３０５の各反射面の分割精度の
誤差及び、回転ムラによる水平方向の信号の同期
ずれを、大巾に軽減でき、質のよい画像が得られ
るとともに、多面体回転鏡３０５及び駆動モータ
３０６に要求される精度の許容範囲が大きくな
り、より安価に製作できるものである。

上記の如く、偏向及び変調されたレーザビーム
３１２は感光ドラム３０８に照射され、公知の電
子写真処理プロセスにより顕像化された後、記録
紙３１１上に転写、定着されハードコピーとして
出力される。

第４図は本発明に係る第３図のレーザビームプ
リンタの制御ブロツク図の一例を示すものであ
る。

図において１００はマグネテイツクテープ
（MT）、１０１はMT１００と情報信号の授受を
行うインターフエイス、１０２は第１制御部、１
０３はデータ・アドレスのバスライン等を切換え
るデータセレクタ、１０４は１頁分の文章情報を
記憶する頁記憶装置、１０５は第１記憶装置の内
容を列変換する第２制御部、１０６はデータセレ
クタ、１０７，１０７′は各々入力された文章情
報が第２制御部１０５で列変換された１列の情報
を持つ第１、第２列記憶装置である。１０８はデ
ータセレクタで、１０９は文字発生装置でこの出
力信号３０３Ｓが第３図の変調器３０３への入力
となり感光ドラム３０８に文字情報が形成され
る。３１８Ｓはビーム検出器からの信号である。

第５図は文字情報の入力形態で、第６図は記録
紙に文章情報が記録された状態を示す。第５図の
矢印１１は入力方向を示し矢印１１の方向に沿つ
て入力される。第６図の矢印１２は記録媒体への
出力方向（主走査方向）を示し、矢印１３は記録
媒体の移動方向（副走査方向）を示す。

今、文章情報が行毎に連続して入力されるとイ
ンターフエイス１０１によつてその情報が受信さ
れ、第１制御部１０２に供給される。この場合第
１制御部１０２はデータセレクタ１０３を制御
し、頁記憶装置１０４を第１制御部１０２に向け
ておく。そして供給された行毎の文章情報を順次
第１記憶装置１０４に蓄積する。これにより頁記
憶装置１０４には第３図の入力形態に対応した姿
で１頁分の文章情報が記憶される。１頁分の文章
情報が全て頁記憶装置１０４に蓄積されると第１
制御部１０２ではデータセレクタ１０３を切り換
えて第２制御部１０５と頁記憶装置１０４とを結
合させ、且つ第２制御部１０５にプリント開始を
指示する。そして感光ドラム３０８が回転を開始
し、帯電器により感光ドラム３０８の感光面が帯
電される。これと併行して第２制御部１０５は頁
記憶装置１０４の文章情報から列変換演算（後
述）を行つて１列分の情報（第５，６図の例の場
合は“漢”、“Ｘ”、“１”、“Ａ”）を第１列記憶装
置１０７′に転送する。この場合データセレクタ
１０６は第２制御部１０５と第１列記憶装置１０
７と結合させ、データセレクタ１０８は文字発生
装置１０９と第２列記憶装置１０７′を結合させ
ている。文字発生装置１０９は記録装置内のビー
ム検出器３１８からの最初の検出信号によりデー
タセレクタ１０８，１０６を反転させて文字発生
装置１０９と第１列記憶装置１０７が結合され、
第２制御部１０５と第２列記憶装置１０７′が結
合させられる。当然のことながらこれ以前に第１
列記憶装置１０７には文章情報の第１列目の情報
が完全に蓄積されている。同時に文字発生装置１
０９からは第２制御部１０５に割込みが発生して
いる。

これらの処理と同時に文字発生装置１０９は第
１列記憶装置１０７から記録紙（文章情報）の第
１列目に記録されるべき各文字の中で最終行の文
字（本例の場合“漢”）を選択し、該文字（“漢”）
の第１列目のドツト情報信号３０３Ｓが文字発生
装置１０９から出力される。この信号３０３Ｓが
変調器３０３を変調し、記録紙（文章情報）の第
１列目に記録されるべき各文字のうち最終行の文
字の第１列目のドツト情報に対応する潜像を感光
ドラム３０８上に形成する。次に記録紙に文章情
報の第１列目として記録されるべき各文字のうち
最終行から２番目の行の文字（本例の場合“Ｘ”）
の第１列目のドツト情報が文字発生装置１０９か
ら出力され、これにより変調器３０３を変調しそ
の潜像を感光ドラム上に形成する。この動作を記
録紙（文章情報）の第１列目に記録されるべき各
文字（“漢”、“Ｘ”、“１”、“Ａ”）の第１列目の
ド
ツト情報に対する潜像が全て形成される迄繰り返
し、これを記録紙（文章情報）の第１列目の文字
の潜像が完全に形成される迄行なわれる。例えば
文字が16×32のドツトマトリクスで形成されてい
る場合は文章情報の第１列目の文字数に関係なく
16回繰り返される。

この走査が16回繰り返されている間に第２制御
部１０５は割り込みにより、文章情報の第２列目
として記録されるべき各文字を頁記憶装置１０４
から列変換演算を行いながら選別し第２列記憶装
置１０７′に転送する。この操作が16回の走査の
間に確実に行われなければならないことは言う迄
もない。この様にして文字発生装置１０９が第１
列記憶装置１０７の文字情報を全て潜像として形
成し終えると即ち16回の走査が終了すると再びデ
ータセレクタ１０６，１０８を反転させ同時に第
２制御部１０５に割り込みを発生させる。

今度は文字発生装置１０９と第２列記憶装置１
０７′が結合され、第２制御部１０５と第１列記
憶装置１０７が結合され、前記繰り返しが実行さ
れる。

この繰り返しが進み、頁記憶装置１０４内の１
頁分の文章情報の全ての潜像化が完了した時点で
第２制御部１０５は第１制御部１０２に完了信号
を発生する。

複写が必要な場合は第１制御部１０２は再びプ
リント開始を指示し同様なことを繰り返す。

第７図に制御ブロツク図の他の例を示す。

第５図において第４図と同様の機能を有するも
のは同じ番号を付した。２０３，２０３′はデー
タアドレスのバスラインを切り換えるデータセレ
クタ、２０４，２０４′は各々１頁分の文章情報
を記憶する第１、第２頁記憶装置である。

今、文章情報が行毎に連続して入力されると、
インターフエース１０１によつてその情報が受信
され、第１制御部１０２′に供給される。この時
第１制御部１０２′はデータセレクタ２０３を制
御し、第１制御部１０２′からのデータバス２１
１とデータバス２１２を結合し、文章情報は第１
頁記憶装置２０４に書き込まれる。一方この時デ
ータセレクタ２０３′は第２頁記憶装置２０４′か
らのバスライン２１４と第２制御部１０５′への
バスライン２１６とを結合しておく。

このようにして行毎に入力される１頁目の文章
情報は順次第１頁記憶装置２０４に、第５図の入
力形態に対応した形で蓄積される。

１頁分の文章情報が全て第１頁記憶装置２０４
に蓄積されると第１制御部１０２′はデータセレ
クタ２０３′のバスライン選択を切り換え、デー
タセレクタ２０３′はバスライン２１５と２１６
を接続し、第１頁記憶装置２０４に蓄積された１
頁目の情報は第２制御部１０５′に出力される。
第２制御部１０５′は第２図で説明した列変換動
作を実行する。一方、第１制御部１０２′は記録
装置の制御が第２制御部１０５′に移つてから記
録が完了するまでは全く自由な状態となり、第２
頁記憶装置２０４′も遊んでいる状態となる。そ
こで第１制御部１０２′はデータセレクタ２０
３′によりバスライン２１５と２１６を接続する
と同時にデータセレクタ２０３によりバスライン
２１１と２１３を接続する。この結果、第１頁記
憶装置２０４に蓄積された第１頁目の情報を出力
すると同時に第１制御部１０２′によりインター
フエース１０１を介して第２頁目の情報を第２頁
記憶装置２０４′に記憶することが可能となる。

第２頁の文章情報の受信が完了し、第２制御部
１０５′から記録完了の確認を得た時点で、再び
データセレクタ２０３，２０３′を切り換え、第
２制御部１０５′と第２頁記憶装置２０４′及び第
１制御部１０２′と第１頁記憶装置２０４を結合
させ、且つ第２制御部１０５′にプリント指示を
出し、この動作をくり返す。

この様にデータの書き込みと読み出しが併行し
ておこなえるので、効率のよいデータ転送及び待
ち時間なしの連続記録が可能となる。

第２制御部１０５，１０５′が行う列変換方式
について説明する。頁記憶装置１０４，２０４，
２０４′には前述した様に行単位で文章情報が入
力される。ここで１行に最大132文字（この文字
数をI_naxとする）、１ページ最大66行（この行数
をJ_nax）入力されるとする。したがつて入力され
る頁情報の形態は第８図に示す形態である。第８
図の各ブロツクBKは文字別となつており、ブロ
ツクBK内の数字は入力される順番を示す。この
入力情報は頁記憶装置１０４，２０４，２０４′
内に例えば第９図で示す如く、１行目から順に格
納される。

これを列変換する為には C_o＝（66−Ｖ）・132＋Ｗ ……(1) Ｖ：列変換後の列数 １，２，……，66 Ｗ：列変換後の行数 １，２，……132 C_o：ブロツクBK内の数字番号１，２，……，
8712 つまり列変換後のＷ行Ｖ列にはブロツクBK内
の数字番号C_oがあてはまる。従つてまずＷ＝１
としてＶを１から順に66まで変化させて出力し、
次にＷ＝２としてＶを１から66まで変化させて出
力、これをＷ＝66までくり返せば、第１０図で示
す様に出力することが出来る。これを一般式に拡
張すれば C_o＝（J_nax−Ｖ）・I_nax＋Ｗ ……(2) が成立する。(2)式に従つて Ｗ＝１ Ｖ＝１，２，３，……，J_nax Ｗ＝２ Ｖ＝１，２，３，……，J_nax 〓 〓 〓 〓 Ｗ＝I_nax Ｖ＝１，２，３，……，J_nax という順で出力すれば列変換が行なえる。

この様な構成にすることにより第１制御部１０
２，１０２′は入力コードを内部コードに変換し、
頁記憶部１０４，２０４，２０４′に情報を蓄積
し、第２制御部は列変換を行うため効率のよい制
御系を形成することが出来る。

例えば漢字や特殊な図形を入力したい場合、
JIS C6228−1975「情報交換用符号の拡張法」に
準拠したコード体系で外部から入力されると、こ
の意味を解釈するだけでかなりの負荷となる。更
に列変換の演算迄行つて頁記憶装置１０４，２０
４，２０４′に情報を蓄積すると、コード入力が
開始されてからプリント指示が出される迄にかな
りの時間を必要とし、全体の効率（Through
put）を考えると好ましくない。本実施例の場合
縦モードであつても横モードであつても頁記憶装
置に入力されたコード順に記憶しているので最小
時間で頁記憶が可能となり頁記憶が完了すると即
座にプリント状態となり、列変換は時間的に余裕
のとれる記録系の間隙を縫つて行なわれるため、
全体の効率（Through put）は向上する。又、
頁記憶装置を複数有することにより前頁の記録が
終了する前に次の頁の文章情報の受信が完了して
いるので最大のThrough putが得られる。

尚、列変換を要さない場合（縦モードでの記
録）には、第２制御部１０５，１０５′は頁記憶
装置１０４，２０４，２０４′内に行毎に入力さ
れた情報をそのまま行毎に列記憶装置１０７，１
０７′に転送する。即ち列記憶装置１０７，１０
７′は１行分の情報を記憶する。縦横モード信号
はインターフエース１０１及び第１制御部１０
２，１０２′を介してMT１００より第２制御部
１０５，１０５′に入力される。第２制御部１０
５，１０５′は縦横モード信号を判断して、列変
換を行うか否か決定する。

以上述べてきた様にして記録媒体あるいは副走
査方向に対する文章の配列方向を第６図に示すよ
うに交換することが可能となつた。しかしなが
ら、副走査方向１３が一定である場合、文字のド
ツトパターンの配列を変換しないと第１１図の如
くなる。第１１図の如き配列は日本語或は中国語
の文章としては利用価値が高いが、英文、仏文等
の殴文の文章としては利用し難い。これを防止す
る為に文字発生器より得られる文字のドツトパタ
ーンの配列は90゜回転させなければならない。こ
のドツトパターンの回転は、第４図、第７図の文
字発生装置１０９で行つている。

以下、ドツトパターンの回転の方法を詳細に説
明する。

第１２図は本発明によるドツトパターンの分割
法の一例を示すもので一文字のドツトパターンを
Ｍ行、Ｎ列の単位マトリクス群A_MNに分割し、更
に単位マトリクスA_MNを第１３図に示す様に各ド
ツトに対応した要素aijに分割する。単位マトリ
クスA_MNの各要素aijを第１３図の様に順次配列
し、１語（ｉ・ｊ）ビツトのメモリに蓄える。例
えばｉ＝ｊ＝４の場合は１語16ビツトのメモリに
蓄えてもよいし、１語８ビツトのメモリの場合は
メモリ素子を２組用意し、この２組のメモリが同
時にアクセス出来るようにしておけばよい。１語
４ビツトのメモリの場合は４組、１語１ビツトの
場合は16組用意すればよいのは当然である。ここ
で重要なことは（ｉ・ｊ）ビツトが同時にアクセ
ス出来るということである。

斯かるメモリを（Ｍ・Ｎ）語用意すればドツト
パターンの全ドツトが蓄えられる。

このようにドツトパターンを分割したメモリを
用いてパターンを発生させる場合A₁₁，A₁₂，
A₁₃，…A_MNという順序でメモリにアクセスし出
力されたデータ即ちaijを第１４図に示す様に
a₁₁，a₁₂，a₁₃，a₁j，a₂₁，…，a_i(j-1)，aijという
順にパターン発生器のビデオ信号として使用すれ
ば通常のパターンが得られる。

又メモリへのアクセスをA_M1，Ａ（Ｍ−１）
１，…A₁₁，A_M2，A_(M-1)2，…，A_MN，…A_1Nとい
う順序に切り換え且つ出力されたデータaijをai₁，
a_(i-1)1，…a₂₁，a₁₁，a_i2，…，a_2j，a_1jという順序
でパターン発生器のビデオ信号として使用すれば
右に90度回転したパターンが得られる。

同様にA_MN，A_M(N-1)，…A_M2，A_M1，…A_(M-1)2，
A_(M-1)1…A_1N，A_1(N-1)，…A₁₁という順にアクセ
スしデータaijをaij，ai_(j-1)，…ai₂，ai₁，という
順でビデオ信号とすれば180度回転したパターン
が得られる。

このように単位マトリクスA_MNへのアクセスす
る順序及びデータaijの読み出し順序を変換する
だけで容易にパターンの回転が行える。

このようなパターンの回転による動作スピード
を不変にするためには単位マトリクスA_MNの要素
数は正方行列であることが望ましい。即ちｉ＝ｊ
が望ましくこの方が回路も簡略化出来る。

更に近年のコンピユータ周辺素子の開発状況を
考慮するとｉ＝ｊ＝2l（ｌ＝１，２，…）が有利
であるが本発明を本質的に束ばくするものではな
い。

又、パターン発生の高速化を画るためにはｉ，
ｊを大きくすることにより容易に達成される。

マトリクス群の大きさを決定するＭ，Ｎには制
限を加える必要は全くないがＭ，Ｎ＝2L（Ｌ＝
１，２，３…）という構成にすると回路が簡略化
出来ることは言う迄もない。第１５図は本発明に
よるメモリ構成を持つたパターン発生装置のブロ
ツク図である。

４００はアドレス制御回路で４０１は本発明に
よるドツトパターンメモリで４０２はメモリから
の出力データを選択的に出力するデータ選別回路
で第３図の光変調器３０３へのビデオ信号を出力
する。

入力パターンの像回転角を決定する信号４０３
（縦横モード信号）が入力されるとアドレス制御
回路４００は前述した様にデータが出力される様
にメモリへのアドレスシークエンスを決定する。
記録装置３００からの水平同期信号３１８Ｓ，垂
直同期信号４０５の信号を受けとるとこの信号に
対応して必要なアドレスが決定され、このアドレ
スに対応したメモリ４１の内容がデータ選別回路
４０２に出力される。尚、水平同期信号３１８Ｓ
はビームデイテクタ３１８（第３図）よりビーム
の一走査毎に得られる信号で後述の行クロツクに
対応し、又、垂直同期信号４０５はビームデイテ
クタ３１８がビーム検出してから一定時間後に得
られるクロツク信号で後述の列クロツクに対応す
る。列クロツクを得る為に遅延回路４２１及びク
ロツク発生器４２２が設けられる。

同時にアドレス制御回路４００からはデータ選
別回路にクロツク４０７が出力されている。この
クロツクと像回転制御信号４０３とによりデータ
選別回路はメモリ４０１から出力されたデータの
中で必要な信号を選択しながらビデオ信号３０３
Ｓを発生する。

次に本発明の具体的一例について述べる。

第１７図はｉ＝４，ｊ＝４，Ｍ＝４，Ｎ＝８，
で且つ単位マトリクスのメモリーを２種で構成し
た場合の一例である。

第１６図は第１３図に対応する単位マトリクス
のメモリを示し第１７図に前述第１２図に対応す
る上記条件下に於けるメモリーマトリクス群の具
体的一例を示す。

マトリクス群中の単位マトリクス１１２は第１
６図示の如く８ビツトメモリA110，８ビツトメ
モリB111の異なつたメモリー２種で構成される。
メモリの△の数字はメモリ書込時のデータアドレ
ス番地を示し、〇の中の数字は読み出し時のデー
タアドレス番地を示す。このメモリーマトリクス
群で例えば文字“Ｐ”を考えた時第１８図の様に
なる。

このＡ，Ｂ両メモリーは１セル（１ワード）
8Bit構造のメモリー（ROM RAM，何れでも良
い。RAMの場合、CGに接続されたコントロー
ラMPU等により、文字登録が可能である。）で構
成した場合である。メモリーＡ，Ｂ，は第１９図
に示す如く、文字単位毎の複数のa₁〜a_o及びb₁〜
b_oにより構成されており、この文字単位のa₁〜a_o
及びb₁〜b_oを詳述したものがメモリーa_x、及びメ
モリーb_xである。

このメモリーa_x及びb_xは、メモリーマトリクス
群（ドツトパターン）第１８図に対応し第１８図
の“Ｐ”という文字の場合、メモリーａ，ｂのデ
ーターは第１９図に示す様に記録されている。

Ａ，Ｂ、両メモリーは、１セル（１ワード）
8Bitのものを例にしたが文字発生速度、メモリー
の速度、又はRAMの場合データー書き込みの都
合（例えばCPU等で書き込みを行う場合、CPU
のデーターの並列処理能力）等、ハードウエア上
の各種条件を考慮した前述単位マトリクスの
（ｉ・ｊ）の数値決定により、行われるが、本例
ではCPUのデーターの並列処理能力を8Bitとし
た為一応8Bitとしてある。

この場合又Ａ・Ｂいずれのメモリーも、１セル
（１ワード）１ビツトを８個、２ビツトを４個、
４ビツトを２個という単位で用いても同様な効果
が得られる。

次に、走査と以上述べたメモリーとの関連を記
す。

第２０図、第２１図は、文字出力の一例を示す
図であり、表示図２０−１，２１−１の矢印Ｘ
は、出力時に於ける主走査方向を矢印Ｙは副走査
方向を示している。

更に２０−１は、縦モード出力、２１−１は横
モード出力の表示面を示し、夫々の拡大図を２０
−２，２１−２に示す。

２０−２，２１−２に於てl₀，l₁，l₂，l₃…はＹ
方向走査線番号を示しC₀，C₁，C₂，C₃…は、Ｘ
方向クロツク番号を示している。これらl₀，l₁，
l₂，l₃…，C₀，C₁，C₂，C₃…は、第１８図のドツ
トパターンのl₀，l₁，l₂，l₃…，C₀，C₁，C₂，C₃，
…に対応している。

即ち本例では、単一の文字のみを例に取れば、
縦モードの場合、単位メモリーマトリクスのアド
レス番地（第１７図の○の中の数字）を０，１，
２，３，４，５，６……31の順にアクセスする。

横モードの場合、28，24，20，……，０，29，
25，……，１，30，……，２，31，……３の順に
アクセスする。

データーの選択は（ここで第１６図に示す如
く、メモリＡ１１０のセル内のデータをD_a0，
D_a1…D_a7，メモリＢ１１１のセル内のデータを
D_b0，D_b1，…D_b7で示す。） 縦モードの場合、 D_a0，D_a1，D_a2，D_a3，……D_a4，D_a5，D_a6，
D_a7，……，D_b0，D_b1，D_b2，D_b3，……，D_b4，
D_b5，D_b6，D_b7……の順に行う。

又、横モードの場合、 D_b4，D_b0，D_a4，D_a0，……，D_b5，D_b1，D_a5，
D_a1，……，D_b6，D_b2，D_a6，D_a2，……，D_b7，
D_b3，D_a7，D_a3……の順に行つている。

第２２図に文字発生装置１０９の更に詳細な制
御ブロツク図を示す。本例ではドツトパターンメ
モリーとして、CPU等による文字ドツトパター
ンデーターの登録を可能ならしめる為、RAMを
用いている。

５００は前記登録の為の制御回路である。

５０１は、RAMに文字データを登録する為の
CPUである。このCPUは、他のMass Memory
（MT，DISC etc）（図示せず）とも関連を持ち、
文字データを該Mass Memoryから引き出しドツ
トパターンメモリーＡ・Ｂ５０９，５１０に登録
する機能を持つている。

５０２−１はCPUからのデータ線であり、文
字データはこのデータ線５０２−１を通り、更に
５０４のデータゲートＡ、５０５のデータゲート
Ｂ、を通り、データゲート５０４・５０５の出力
線５０８−１，５０８−２を介して、ドツトパタ
ーンメモリーＡ５０９，Ｂ５１０に与えられる。

又CPU５０１からのドツトパターンメモリー
アクセスの為のアドレスバスは５０３−１であ
り、アドレスゲート５０６を通じバス５０７によ
りドツトパターンメモリーＡ５０９，５１０に与
えられる。線５１１はアドレス線であるがドツト
パターンメモリー（以下文字メモリ）をＡ５０
９，Ｂ５１０に分割する特定ビツトを文字メモリ
ーのメモリセレクト線（以下MS線）として利用
している。

第１７図の例では、アドレス線の最下位ビツト
（LSB）が、これに対応し“０”の時は文字メモ
リＡ５０９を選択する様、“１”の時は文字メモ
リーＢ５１０を選択する様与えられる。５１２
は、アドレス線５１１の“０”と“１”を反転す
るインバーターである。

５１３，５１４は、OR回路であり、アドレス
線５１１に基き前記MSを行う訳であるが、文字
発生（以下CG）動作の場合には、両メモリー５
０９，５１０を同時アクセスする為に設けられて
いる。

線５１５は、CGとして、動作する場合に前述
第２制御部１０５又は１０５′よりCG動作信号を
与える制御線である。このCG動作信号はデータ
ゲートＡ・Ｂ５０４，５０５及びアドレスゲート
５０６に与えられCPU５０１によるドツトパタ
ーンデータの登録用のメモリーと文字メモリとの
結合を禁止する。

一方このCG動作信号は、文字メモリーＡ，Ｂ
５０９，５１０に与えられ、両メモリーを同時
に、イネーブル状態にする。

又このCG動作信号はアドレスゲート５１６に
与えられ、文字選択信号線５１７及び単位メモリ
マトリクスを選択する信号線５１８を文字メモリ
ーＡ，Ｂ５０９，５１０に結合する様制御する。

５１９は単位メモリーマトリクスを前述の順序
に従い発生するメモリーアドレス決定回路であ
る。５２１は、線５２０−１を通じ行カウンター
即ち第１８図、第２０図、第２１図に於けるl₀，
l₁，l₂，l₃，…l₁₅，を計数する行カウンターであ
る。この行カウンター５２１は、5Bitのカウンタ
ーであり、０〜31の計数を繰り返し行う。又５２
３は、線２２を通じ列カウンター即ち第１８図、
第２０図、第２１図に於けるクロツクC₀，C₁，
C₂，C₃……を計数するカウンターである。この
列カウンター５２３はカウンターと同様5Bitのカ
ウンターであり０〜31の計数を繰り返し行う。こ
れら行カウンター５２１、列カウンター５２３
は、夫々線５２４，５２５を通じ行クロツク、即
ちＸ方向走査線の同期信号（第７図、第４図の３
１８Ｓ）を、又列クロツク即ち画素の周波数に同
期した信号を夫々受け計数動作を行う。

行カウンター５２１は、縦モードの時32個の計
数終了毎に、横モードの時16個の計数終了毎に行
終了信号を線５２６を通じ第４図、第７図の第２
制御部１０５，１０５′に与えデータセレクタ１
０６，１０８を切りかえる。

又列カウンター５２３は縦モードの時16個の計
数毎に、横モードの場合32個の計数毎に、列終了
信号を線５２７を介して列記憶装置１０７又は１
０７′にアクセスして文字を切換える。これは本
実施例の文字ドツトパターンが横×縦が16×32で
形成されている為である。

外部制御回路は列終了、行終了信号を受ける毎
に文字を切換える必要を知りアドレスバス５１７
により文字選択のメモリーアドレスを変化させ与
える。

行カウンター５２１、列カウンター５２３、ア
ドレス決定回路５１９は線５２８を通し縦、横の
モード信号を受け、以上の各種動作を行つてい
る。

一方CG動作に於ける文字メモリーＡ，Ｂ５０
９，５１０のデータ出力バスは、５０８−１
（8Bit並列）、５０８−２（8Bit並列）となり、デ
ジツト選択器(1)５２９、更に、バス５３０を通し
デジツト選択器(2)５３１に与えられる。デジツト
選択器(1)５２９では、Ａ・Ｂ両文字メモリからの
16Bitの出力データの内バス５２０−２を通じた
行カウンターの下位２ビツトの信号により縦モー
ドの時、第１６図で示される単位マトリクスのメ
モリ内のデータ（D_a0，D_a1，D_a2，D_a3），（D_a4，
D_a5，D_a6，D_a7），（D_b0，D_b1，D_b2，D_b3），（D_b4，
D_b5，D_b6，D_b7）の各々4Bitを１つのグループと
して順次選択する。又横モードの時（D_b4，D_b0，
D_a4，D_a0），（D_b5，D_b1，D_a5，D_a1），（D_b6，D_b2，
D_a6，D_a2），（D_b7，D_b3，D_a7，D_a3），の各々4Bit
を１つのグループとして順次選択する。デジツト
選択器(2)５３１は、線５３２の列カウンターの下
位２ビツトの信号を受け、デジツト選択器(1)５２
９で選択した4Bitの信号を順次出力する様選択す
る。この選択された信号は出力線５３３より列ク
ロツクに同期した１ビツト信号となり記録装置３
００の映像信号が得られる。この信号は、他に
CRT面上の表示、あるいはレーザビーム、イン
クジエツト、他の記録法による印刷、或はフアク
シミリ等による画像伝送等種々の用途に使い得
る。尚本発明時では時系列信号としてドツトパタ
ーンを得ているが、直列入力−並列出力のシフト
レジスタを設けることにより、主走査方向に１列
に並べられたフルマルチスタイラスヘツド、フル
マルチインクジエツトヘツド等を有する記録装置
のフルマルチヘツドを同時に駆動することも可能
である。

以上が文字ドツトパターンの回転を行う１列の
概略であるが、アドレス決定機能について第２３
図に基き更に詳述する。

本実施例の行カウンター５２１は走査線の同期
信号を受けて、動作する5Bitのバイナリーカウン
ターである。このカウンター５２１は0.1.2.3〜
31、0.1.2.3〜31と32個の計数を繰り返し行い、こ
の5Bitの出力線をMSB（最上位ビツト）側から
L₄，L₃，L₂，L₁，L₀とする。

一方列カウンター５２３は画素のクロツクに同
期して動作する5Bitのバイナリーカウンターであ
る。このカウンターは0.1.2.3.〜31、0.1.2.3.〜31
と、32の計数を繰返し行い、この5Bitの出力線を
MSB側からC₄，C₃，C₂，C₁，C₀とする。

アドレス決定回路５１９は、縦、横モード信号
による両カウンターの出力信号の単純な選択によ
り、第１７図に示すメモリマトリクス群の縦、横
各モードに従つた順序で単位マトリクスメモリを
アクセスしている。

即ち、第２３図のアドレス決定回路５１９の出
力をMSB側からA₄，A₃，A₂，A₁，A₀とすれば
縦モードの場合A₄＝L₄，A₃＝L₃，A₂＝L₂，A₁＝
C₃，A₀＝C₂，と決定することにより１つの文字
についての単位マトリクス４１２のデータアドレ
ス番地を０，１，２，３，……，31の順にアクセ
スできる。

一頁全体については第２４図に示す如くなる。
第２４図においてＣは列クロツク、ｌは行クロツ
ク、０〜31は１文字のデータアドレス番地、□内
の数字は文字の番号を示す。

又横モードの場合A₄＝₄ A₃＝₃，A₂＝₂
A₁＝L₃ A₀＝L₂と決定することにより１つの文
字についての単位マトリクス４１２のデータアド
レス番地を28，24，20，……，０，29，25……
１，30，26，……２，31，27，……，３の順にア
クセスできる。１頁全体については第２５図に示
す如くなる。

アドレス決定回路５１９は、インンバーター
I₁，I₂，I₃及びスイツチS₀，S₁，S₂，S₃，S₄より
なり、縦横モード信号線５２８の縦横モード信号
により縦モードの場合S₀〜S₄がＡ側に、横モード
の場合S₀〜S₄がＢ側に接続される事により、上述
A₀〜A₄の信号が得られる。

次にデジツト選択機能について説明する。

デジツト選択回路は第２６図、第２７図にその
詳細を示す。文字メモリー５０９，５１０からの
16Bitパラレルのデーターはバス５０８−１，５
０８−２を通じデジツト選択器(1)５２９に入る。
つまり単位マトリクスの１つを16ビツト同時アク
セスしている。ここでは線５２８、線５２０−２
により縦横モード信号、行方向カウンターのL₁，
L₀を受け、この３種の制御信号により、内部ス
イツチ回路S₁₀〜S₁₃を駆動して５０８−１，５０
８−２のデータ信号を、選択する。この制御信号
による、S₁₀〜S₁₃の動作を第２７図(1)の真理値表
に示す。この様にして得られた4Bitのデータ信号
はバス５３０を介して、第２のデジツト選択器(2)
５３１に入力される。該回路５３１は、単一のス
イツチS₂₀によりなり入力したデーターを線３２
を介して入力される列方向カウンターからの下位
２ビツト信号C₁，C₀より特定の１ビツトを選択
する。スイツチＳの動作は第２７図(2)に示す。こ
の様に構成することにより縦モードの場合、列ク
ロツクに応答して１つの単位マトリクスについて
は、D_a0，D_a1……，D_a3，D_a4，……，D_a7，D_b0，
D_b1，……，D_b7の順に選択する。

又、横モードの場合には、列クロツクに応答し
て１つの単位マトリクスについては、D_b4，D_b0，
D_a4，D_a0，D_b5，D_b1，D_a5，……，D_a7，D_a3の順
にデジツト選択する。

以上の如く、第２０図、第２１図に示す縦モー
ド、横モード両方の文字を同一メモリーから読み
出すことが可能となる。

以上、ドツトパターンの回転動作について説明
した。

［第２実施例］ 次に、任意のサイズの文字パターンについて行
と列を変換する際に文字パターンを回転させる機
能を有する本発明の他の実施例について説明す
る。

第１７図のメモリーマトリクス群においては説
明を簡単にする為の一文字のドツト数（ヨコ×タ
テ）を16×32の場合について説明したが、これは
固定的なものでは無く、単位マトリクスの行方向
及び列方向の数Ｍ，Ｎを変化させることができれ
ば、任意のサイズの文字パターンについて本発明
を適用できる。

第１７図のメモリマトリクス群を用いた第２２
図の回路においては、縦モードの時は列カウンタ
５２３は、４×ＮでＮ＝４であつたので16の列ク
ロツクを計数して、列終了信号を線５２７より出
力していた。

又、行カウンタ５２１は４×ＭでＭ＝８なので
32の行クロツクを計数して行終了信号を線５２６
より出力していた。

本発明の第２実施例を説明する為に第１７図を
列方向に２倍に拡張した第２８図のメモリマトリ
クス群をもとに説明する。

第２８図に於いてＮ＝４，Ｍ＝８と設定すれ
ば、枠Ｆ１が選ばれ、枠Ｆ１中にデザインされた
文字のドツト数は16×32となり第１７図と同様の
文字が出力され、Ｎ＝８，Ｍ＝８と設定すれば枠
Ｆ２が選ばれ、枠Ｆ２中にデザインされた文字の
ドツト数は32×32となり、大きさが32×32の文字
が出力される。

更に枠Ｆ３を選べば、ドツト数は24×24とな
り、枠Ｆ４を選べばドツト数は20×28となり、
各々の大きさの文字が出力される。

従つて数値Ｍ，Ｎを任意に選択することによ
り、マトリクス群中の任意のマトリクス群を枠Ｆ
１〜Ｆ４中あるいはこれ以外の枠から選択でき
る。

第２９図に数値Ｍ，Ｎの設定機能を有する文字
発生装置の制御ブロツク図を示す。第２９図に於
いて第２２図と同じ機能を有するものについては
同じ符号を付けた。

行カウンタ５２１に対し、数値Ｍを出力する定
数回路５４１を設け、列カウンタ５２３に対し、
数値Ｎを出力する定数回路５４０を設ける。行カ
ウンタ５２１の出力L₀〜L₄のうち、L₂，L₃，L₄
をバス５３５を介して比較回路５３７に出力す
る。比較回路５３７は、定数回路５４１の出力と
行カウンタ５２１の出力との一致により行終了信
号を線５２６より出力し、次の行の文字を選択す
る信号を得る。

同様にして列カウンタ５２３の出力C₀〜C₄の
うちC₄，C₃，C₂がバス５３４を介して比較回路
５３６に出力される。比較回路５３６は定数回路
５４０の出力と、列カウンタ５２３の出力との一
致により線５２７′上に列終了信号を出力し、次
の列の文字を選択する信号を得る。

バス５４４は定数Ｍ，Ｎを与える為の第２制御
部１０５，１０５′（第４，７図）からのデータ
バス、５４２，５４３は回路５４０，５４１を選
択するタイミング信号線である。

この様にして第２制御部１０５，１０５′から
の数値設定によつて第２８図の如くマトリクス群
中の任意のマトリクス群を選択することが可能と
なり、第２制御部からの指令に基き、任意のサイ
ズの文字を出力される。

又、この文字サイズの指定は頁ごとにサイズの
指標を定数回路５４０，５４１に与えれば頁単位
で文字のサイズを変更でき、行ごとにサイズの指
標を与えれば行単位に文字のサイズを変更でき、
文字ごとにサイズの指標を与えれば各文字毎にサ
イズ変更が可能である。

［発明の効果］ 以上の如き構成により、現在各分野別に用いら
れている文字出力形態の相違、例えば文字数／
行、行数／頁の相違、或はプロポーシヨナルスペ
ーシング、均一スペーシング等の相違に対してド
ツト数を頁単位或は文字毎に変えることにより充
分対処でき、文字出力形式のフレキシビリテイー
が飛躍的に増大する。

以上本実施例について具体的に述べたが、ijの
数値についても本発明以外の数値であつてもかま
わない。

単位メモリーマトリクスの第１７図に示すアド
レスは全く異なつた方向からのアドレス付けであ
つても具体的説明の詳細については変るが、主旨
は変らない。

以上の説明では単位マトリクスを同一アドレス
同時アクセスを行つているが、単位マトリクス中
の複数データを同一アドレスデータとして扱える
他の方法であつてもかまわない。例えば単位マト
リクスの16Bitデーターを更に細分化し4Bit単位
に分け、この4Bit単位を所要の単位マトリクスサ
イクルタイム以上の速度例えば４倍の速度でアク
セスする事により単位マトリクスサイクルタイム
毎に16Bitの読み出しが完成する時分割的方法が
あつてもかまわない。

尚、本実施例においては出力装置としてレーザ
ビームを用いた電子写真記録装置を用いたが、レ
ーザビームの替りにOFT（オプテイカルフアイバ
テユーブ）又は針電極を用いた電子写真装置、さ
らにはインクジエツト、CRT（陰極線管）等のあ
らゆる出力方式に実施し得る。

【図面の簡単な説明】

第１図は縦モード記録の一例を示す図、第２図
は横モード記録の一例を示す図、第３図はレーザ
ビームを用いた記録装置の斜視図、第４図は第３
図の記録装置の第１の制御ブロツク図、第５図は
文章情報の入力形態を示す図、第６図は横モード
で文章情報が記録された状態を示す図、第７図は
第３図の記録装置の第２の制御ブロツク図、第８
〜１０図は列変換方式を説明する為の図、第１１
図は文字のドツトパターンを回転させない場合の
記録の一例を示す図、第１２図、第１３図は、ド
ツトパターンの分割法を示す図、第１４図は縦モ
ードでの読み出し順を示す図、第１５図は制御ブ
ロツク図、第１６図は単位マトリクスのメモリを
示す図、第１７図はメモリマトリクス群を示す
図、第１８図は第１７図のマトリクス群に文字
「Ｐ」を入れた場合のメモリ内容を示す図、第１
９図は第１８図に対応するメモリＡ，Ｂの内容を
示す図、第２０図、第２１図は文字出力の一例を
示す図、第２２図は第１実施例の文字発生装置の
制御ブロツク図、第２３図はアドレス決定回路及
びその周辺回路図、第２４図は縦モードの時の単
位マトリクスの選択順を示す図、第２５図は横モ
ードの時の単位マトリクスの選択順を示す図、第
２６図はデジツト選択回路及びその周辺回路図、
第２７図１，２はデジツト選択の為の真理値を示
す図、第２８図は第２実施例を説明する為のメモ
リマトリクス群を示す図、第２９図は第２実施例
に係る文字発生装置の制御ブロツク図である。 図において、４１２は単位マトリクスメモリ、
５０９，５１０は文字メモリ、５４０，５４１は
定数回路、５３６，５３７は比較回路、５２１は
行カウンタ５２３は列カウンタ、５１９はアドレ
ス決定回路、５２９，５３１はデジツト選択器を
各々示す。

Claims (1)

1. 【特許請求の範囲】 １ 複数のドツトデータから成る単位マトリクス
   のＭ×Ｎ個（Ｍ，Ｎは正の整数）で一つの文字を
   表わす文字パターンとして、Ｍ，Ｎの異なる複数
   サイズの文字パターンを記憶する記憶手段と、 該記憶手段に記憶された文字パターンのＭ，Ｎ
   をカウントして単位マトリクス毎にアドレス指定
   して読み出すアドレス指定手段と、 Ｍ，Ｎを設定することで読み出すべき文字パタ
   ーンのサイズを設定するサイズ設定手段と、 該サイズ設定手段によつて設定されるＭ，Ｎを
   置数する置数手段とから構成され、 前記アドレス指定手段は前記置数手段に置数さ
   れたＭ，Ｎまで文字パターンの単位マトリクスを
   カウントして設定されたサイズの文字パターンを
   前記記憶手段から読み出すことを特徴とする文字
   パターン発生装置。