JPH0271641A - ブロック同期検出回路 - Google Patents
ブロック同期検出回路Info
- Publication number
- JPH0271641A JPH0271641A JP63223749A JP22374988A JPH0271641A JP H0271641 A JPH0271641 A JP H0271641A JP 63223749 A JP63223749 A JP 63223749A JP 22374988 A JP22374988 A JP 22374988A JP H0271641 A JPH0271641 A JP H0271641A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- bit
- parallel
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル伝送装置の受信部に設けられる同期
検出回路に関し、特ＫｍＢｎＢ符号（ただし、ｍ、ｉｌ
はｍ＜ｎを満たす自然数）のブロック同期検出回路に関
するものである。
検出回路に関し、特ＫｍＢｎＢ符号（ただし、ｍ、ｉｌ
はｍ＜ｎを満たす自然数）のブロック同期検出回路に関
するものである。
従来、この種のブロック同期検出回路は、信号ビットと
は別に同期ビットを付加したものがある。
は別に同期ビットを付加したものがある。
しかし、上述したブロック同期検出回路では、信号ビッ
トとは別に同期ビットを付加しているので、とットレイ
トを上げると同時に、ハードの構成も複雑になるという
問題があった。
トとは別に同期ビットを付加しているので、とットレイ
トを上げると同時に、ハードの構成も複雑になるという
問題があった。
このような問題点を解決するため、本発明のブロック同
期検出回路は、直列データ信号を並列ｎビット信号に変
換する直列・並列変換回路と、該直列・並列変換回路か
らの並列ｎビット信号により並列ｍビット信号と共に制
御信号を出力するｍＢｎＢ復号回路と、該ｍＢｎＢ復号
回路の出力信号のうちその制御信号を入力するＡＮＤゲ
ートと、該ＡＮＤゲートの出力信号により同期保護の動
作を行なう同期保護回路と、該同期保護回路の出力信号
と伝送路クロックを入力して、そのクロック出力により
前記直列・並列変換回路を制御する１ビットシフト回路
とを具備するものである。
期検出回路は、直列データ信号を並列ｎビット信号に変
換する直列・並列変換回路と、該直列・並列変換回路か
らの並列ｎビット信号により並列ｍビット信号と共に制
御信号を出力するｍＢｎＢ復号回路と、該ｍＢｎＢ復号
回路の出力信号のうちその制御信号を入力するＡＮＤゲ
ートと、該ＡＮＤゲートの出力信号により同期保護の動
作を行なう同期保護回路と、該同期保護回路の出力信号
と伝送路クロックを入力して、そのクロック出力により
前記直列・並列変換回路を制御する１ビットシフト回路
とを具備するものである。
したがって、本発明においては、ｍＢｎＢ符号変換の制
御信号を利用することにより、別に同期ビットを付加す
る必要はなくなる。
御信号を利用することにより、別に同期ビットを付加す
る必要はなくなる。
次に、本発明について図面を参照して説明する。
図は本発明によるブロック同期検出回路の一実施例を示
すブロック図であシ、ζこでは５Ｂ６Ｂ符号を使用した
場合を示す。この実施例のブロック同期検出回路は、直
列・並列変換回路１１と、５８６Ｂ復号回路１２と、Ａ
ＮＤ（アンド）ゲート１３と、同期保護回路１４及び１
ビットシフト回路１５とから構成されている。なお、図
中、１６は入力の直列データ信号を、１７は伝送路のク
ロック入力を示している。
すブロック図であシ、ζこでは５Ｂ６Ｂ符号を使用した
場合を示す。この実施例のブロック同期検出回路は、直
列・並列変換回路１１と、５８６Ｂ復号回路１２と、Ａ
ＮＤ（アンド）ゲート１３と、同期保護回路１４及び１
ビットシフト回路１５とから構成されている。なお、図
中、１６は入力の直列データ信号を、１７は伝送路のク
ロック入力を示している。
ここで、入力の直列データ信号１６が直列・並列変換回
路１１に入力されると、この直列・並列変換回路１１は
、入力直列データ信号１６を１ビットシフト回路１５か
らのクロックで並列６ビツト信号に変換する。そして、
この並列６ビツト信号が５Ｂ６Ｂ後号回路１２に入力さ
れると、との復号回路１２は、その並列６ビツト信号に
よって並列５ビット信号１８と共に２ビツトの制御信号
１９を出力する。このとき、２ビツトの制御信号１９は
、前記並列６ビツト信号により、ｒｏＯＪ（３ビットｒ
ｌＪ、３ビツト「０」の時）、ｒｏｌＪ（２ビットｒＯ
Ｊ、４ビツト「１」の時、ｒｌＯＪ（２ビットｒｌＪ、
４ビツト「０」の時）、ｒｌｌＪ（未使用の符号の時）
に分けられる。そのため、この２ビツトの信号１９がに
Φゲート１３に入力されると、この后のゲート１３は、
その２ビット信号で使用符号の時「０」、未使用符号の
時「１」にそれぞれ分離し、その出力を次の同期保護回
路１４に入力する。これにより、同期保護回路１４は、
通常の前方保護と後方保護の動作を行ない、非同期状態
の時、１ビットシフト回路１５にハンチングパルスを送
り、１ビツトずつシフトさせて同期状態をさがし出す。
路１１に入力されると、この直列・並列変換回路１１は
、入力直列データ信号１６を１ビットシフト回路１５か
らのクロックで並列６ビツト信号に変換する。そして、
この並列６ビツト信号が５Ｂ６Ｂ後号回路１２に入力さ
れると、との復号回路１２は、その並列６ビツト信号に
よって並列５ビット信号１８と共に２ビツトの制御信号
１９を出力する。このとき、２ビツトの制御信号１９は
、前記並列６ビツト信号により、ｒｏＯＪ（３ビットｒ
ｌＪ、３ビツト「０」の時）、ｒｏｌＪ（２ビットｒＯ
Ｊ、４ビツト「１」の時、ｒｌＯＪ（２ビットｒｌＪ、
４ビツト「０」の時）、ｒｌｌＪ（未使用の符号の時）
に分けられる。そのため、この２ビツトの信号１９がに
Φゲート１３に入力されると、この后のゲート１３は、
その２ビット信号で使用符号の時「０」、未使用符号の
時「１」にそれぞれ分離し、その出力を次の同期保護回
路１４に入力する。これにより、同期保護回路１４は、
通常の前方保護と後方保護の動作を行ない、非同期状態
の時、１ビットシフト回路１５にハンチングパルスを送
り、１ビツトずつシフトさせて同期状態をさがし出す。
そして、同期状態に入ると、５８６Ｂ復号回路１２から
正常な並列５ビット信号１８が出力されることになる。
正常な並列５ビット信号１８が出力されることになる。
以上説明したように１本発明のブロック同期検出回路は
、ｍＢｎＢ符号変換の制御信号を利用することにより、
別に同期ビットを付加する必要もなく、比較的簡単なハ
ード構成で実現できる効果がある。
、ｍＢｎＢ符号変換の制御信号を利用することにより、
別に同期ビットを付加する必要もなく、比較的簡単なハ
ード構成で実現できる効果がある。
図は本発明によるブロック同期検出回路の一実施例を示
すブロック図である。 １１・・−・直列・並列変換回路、１２・・・・５Ｂ６
Ｂ復号回路、１３・・−・に０ゲート、１４・・・・同
期保護回路、１５・・・・１ビットシフト回路。
すブロック図である。 １１・・−・直列・並列変換回路、１２・・・・５Ｂ６
Ｂ復号回路、１３・・−・に０ゲート、１４・・・・同
期保護回路、１５・・・・１ビットシフト回路。
Claims (1)
- ｍＢｎＢ符号（ただし、ｍ、ｎはｍ＜ｎを満たす自然数
）のブロック同期検出回路において、直列データ信号を
並列ｎビット信号に変換する直列・並列変換回路と、該
直列・並列変換回路からの並列ｎビット信号により並列
ｍビット信号と共に制御信号を出力するｍＢｎＢ復号回
路と、該ｍＢｎＢ復号回路の出力信号のうちその制御信
号を入力するＡＮＤゲートと、該ＡＮＤゲートの出力信
号により同期保護の動作を行なう同期保護回路と、該同
期保護回路の出力信号と伝送路クロックを入力して、そ
のクロック出力により前記直列・並列変換回路を制御す
る１ビットシフト回路とを具備したことを特徴とするブ
ロック同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223749A JPH0271641A (ja) | 1988-09-07 | 1988-09-07 | ブロック同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223749A JPH0271641A (ja) | 1988-09-07 | 1988-09-07 | ブロック同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0271641A true JPH0271641A (ja) | 1990-03-12 |
Family
ID=16803103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63223749A Pending JPH0271641A (ja) | 1988-09-07 | 1988-09-07 | ブロック同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0271641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112037829A (zh) * | 2019-06-04 | 2020-12-04 | 爱思开海力士有限公司 | 使能信号生成电路及使用其的半导体装置 |
-
1988
- 1988-09-07 JP JP63223749A patent/JPH0271641A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112037829A (zh) * | 2019-06-04 | 2020-12-04 | 爱思开海力士有限公司 | 使能信号生成电路及使用其的半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6606328B1 (en) | Look ahead encoder/decoder architecture | |
| KR100605827B1 (ko) | 인코더 및 디코더 | |
| US6437725B1 (en) | Parallel to serial converter | |
| CA1200934A (en) | Synchronising arrangement | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| US6049571A (en) | Encoding circuit with a function of zero continuous-suppression in a data transmission system | |
| JP3008637B2 (ja) | ディジタル復調回路 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| KR100434364B1 (ko) | 직렬 가산기 | |
| JP3409549B2 (ja) | 並列信号変換回路及び並列信号の同期回路 | |
| KR100307404B1 (ko) | 이동통신 시스템의 기지국내 채널카드의 직렬데이터 | |
| KR970002073B1 (ko) | 파이프 라인 구조를 이용한 브이 엘 디 장치 | |
| JPH0616635B2 (ja) | 誤りパルス検出回路 | |
| JPS62151023A (ja) | 多段分周バイナリ・カウンタ | |
| EP1437836B1 (en) | Parallel-To-Serial Converter | |
| JPS58131816A (ja) | 同期パタ−ン発生回路 | |
| JPH0537494A (ja) | 多重変換器 | |
| JPH07231260A (ja) | 高速シリアル・パラレル変換器 | |
| JPH0568027A (ja) | 復号化回路 | |
| JPH0382225A (ja) | 信号変換回路 | |
| JPH02100436A (ja) | ブロック同期方式 | |
| JPS62105549A (ja) | フレ−ム同期回路 | |
| JPS62216444A (ja) | 符号変換方法 | |
| JPH0378818B2 (ja) | ||
| JPS60172828A (ja) | Ｃｒｃジエネレ−タ |