JPH027186B2 - - Google Patents

Info

Publication number
JPH027186B2
JPH027186B2 JP58210689A JP21068983A JPH027186B2 JP H027186 B2 JPH027186 B2 JP H027186B2 JP 58210689 A JP58210689 A JP 58210689A JP 21068983 A JP21068983 A JP 21068983A JP H027186 B2 JPH027186 B2 JP H027186B2
Authority
JP
Japan
Prior art keywords
semiconductor die
mold
terminal member
terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58210689A
Other languages
English (en)
Other versions
JPS5999744A (ja
Inventor
Aaron Karufusu Maachin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS5999744A publication Critical patent/JPS5999744A/ja
Publication of JPH027186B2 publication Critical patent/JPH027186B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、一般に改良された半導体デバイスに
関し、特に改良された、プラスチツクカプセルに
封入された電力用半導体デバイスとその製造方法
に関する。
〔背景技術〕
大電力用半導体デバイスは広く使用されている
が、それにも拘らず高価格なものとなつている。
その高価格の原因は、主として複数の高価格な構
成部品を使用していることと複雑な組立工程手段
を用いていることから生じているものである。同
じ電力用半導体デバイスの密閉容器内に1個以上
の半導体ダイチツプを配置することが望まれる場
合には、価格コストは急激に増加する。従つて、
特に、多数の半導体ダイチツプを同じパツケージ
内に収納しなければならないような場合には、簡
単な構造の低価格で竪牢な電力用半導体デバイス
についての必要性が継続して存在し続けているわ
けである。
従つて、本発明の目的の1つは、与えられた一
定の性能の定格に対して低価格の改良された、プ
ラスチツクカプセルに封入された電力用半導体デ
バイスを提供することにある。
本発明のさらに別の目的の1つは、特に半導体
ダイチツプが電気的に並列に接続される場合に、
1個以上の半導体ダイチツプを容易に収容し得る
改良された、プラスチツクカプセルに封入された
電力用半導体デバイスを与えることにある。
本発明のさらに別の目的の1つは、1つもしく
はそれ以上の半導体ダイチツプを収容し、比較さ
れるべき同等の従来技術のデバイスより少い数の
構成部品点数を有する改良された、プラスチツク
カプセルに封入された電力用半導体デバイスを提
供することにある。
本発明のさらに別の目的の1つは、竪牢にして
大型の電力用端子を有し、しかも内部の構成部品
点数はモールド内に配置されプラスチツクで注入
される場合には、予め決定された端子間隔が達成
され、かつ端子の外部接触部分がカプセル封入か
らまぬがれて存続し得るようにモールド面に対し
セルフアライン(自己整合的)であり、かつセル
フシール(自己漏止め的)である内部構成部品を
有する改良された、プラスチツクカプセルに封入
された電力用半導体デバイスを提供することにあ
る。
本発明のさらにもう1つの目的は、改良され
た、電力用半導体デバイスの製造方法を提供する
ことにある。
さらに本発明の別の目的の1つは、組立てられ
た構成部品の寸法上の変化が調整され、かつプラ
スチツクモールド成型封入剤(コンパウンド)の
モールド封止および注入の間のモールド成型面に
対して、構成部品がセルフアラインし、また端子
が自己密閉(封)する改良された、プラスチツク
カプセルに封入された電力用半導体デバイスの製
造方法を与えることにある。
〔発明の要約〕
上記のおよび他の目的と利点の達成は本発明に
よつて達成される。即ちここで本発明では接触部
分と、半導体ダイチツプを支持する第1の面とモ
ールドの第1の面に対して密閉する如く用いられ
る第2の面とを具備する基板部材と、モールドの
第2の面に対して密封する如く用いられる第1の
面を具備する端子部材と、そして端子部材を支持
し、かつ端子部材を半導体ダイチツプの接触部分
に結合させるコンプライアンス(弾力性)のある
従動(compliant)コネクタ部材とを備えた半導
体ダイチツプが得られるものである。従動コネク
タ部材は、半導体ダイチツプもしくはダイ組立
(アセンブリ)に接触させるための変形可能な接
触手段を含んでいる。従動コネクタ部材は、対応
するモールド面に対し基板部材と端子部材の外向
きの面を押圧(加圧)する如く用いられる。接着
(ボンデイング)手段、典型的にははんだ付けソ
ルダーは、基板部材、半導体ダイチツプ、従動コ
ネクタ部材および端子部材を組み合わせて1つの
組立部品(アセンブリ)を形成するように使用さ
れている。従動コネクタ部材は、アセンブリを構
成するいくつかのパーツ部品とそれらの部品を組
み合わせて結合する接着手段との組合せによる厚
さの許容範囲の変化より大きな変形範囲を有して
いる。変形は実質的に接触部手段において生ず
る。
従動コネクタ部材、端子部材および基板部材
は、モールド内に設置された場合に、端子部材と
基板部材の外表面はモールドの対応する面に向い
合つて位置を占め、また更にモールド成形の間に
注入されたプラスチツクは、従動コネクタ部材、
端子部材および基板部材上に及ぼす正味(net)
の外側に向けられた力をつくり出し、この力によ
り対応する成形されたモールド面に対して端子部
材と基板部材の外側面を密封し、従つてプラスチ
ツクが実質的にこれらの外向面に侵食することが
防止されるようにする。半導体ダイチツプを含む
ダイチツプの組立部品と1個又はそれ以上の電極
円板とはダイチツプそのもののみの代りに使用す
ることが可能である。
予め設定された高さをもつプラスチツクカプセ
ルに封入された半導体デバイスの製造方法が達成
されている。すなわち次の構成要素によつて与え
られている。基板部材、端子部材、従動コネクタ
手段(compliant connecting means)および上
述の如く、接着用に適用される1個又はそれ以上
の半導体ダイチツプ(もしくはダイチツプアセン
ブリ)を与えることによつて達成される。また、
これらの幾つかの構成要素を、典型的には、はん
だ付け(ソルダリング)により相互に接着してボ
ンデイングすることによつて、その高さが予め設
定された高さを超える可撓性(フレキシブルな)
変形可能なアセンブリを形成することによつて達
成される。また、基板部材の外向き面と端子部材
の外向き面とをかみ合わせるのに適合したモール
ド内に、変形可能なアセンブリを挿入することに
よつて達成される。また、これらの外向き面をモ
ールドの整合面に対向して配置させ、端子部材と
基板部材を所定の関係に整合的に配列し、かつカ
プセル封入剤(encapsulant)に対してこれらの
外向き面の露出を禁止し、他方、基板部材及び端
子部材の内側部分及び、従動コネクタ手段の内側
部分をカプセル封入剤に対して露出することを可
能にし、モールド成形中に端子部材と基板部材に
作用する力の外側に向いた不平衡(imbalance)
を与えるようにすることによつて達成されてい
る。また、モールドを閉じ、台座(seating)を
高めるようにコネクタ手段を圧縮(加圧)すると
ともに、変形可能なアセンブリの高さを予め設定
した高さにまで減少することによつて達成され
る。およびこれらの外向き面上のカプセル封入剤
の侵食を実質的に避けるように、この外側に向い
た力の不平衡を達成し、端子および基板部材の外
向き面を整合するモールド成形された面に対し維
持するように、カプセル封入剤を圧力を受けなが
らモールド内に注入することにより達成されるの
である。
〔好適な実施例の詳細説明〕
第1図は従来技術としての典型的な電力用半導
体デバイスの分解組立図を図示している。電力用
半導体デバイス10は銅基板プレート11、プラ
スチツクハウジング(容器)12および(プラス
チツク)カバー13を有している。端子15a,
15b,15cはデバイスへの外部接続を可能に
するように与えられている。基板プレート11上
に実装されたのは内部構成組立部品(アセンブ
リ)16a,16bである。構成組立部品16a
は下部電極組立部品17、中間接続用ストラツプ
19、半導体ダイチツプ組立部品20、および上
部接触組立部品21を含んでいる。下部電極組立
部品はセラミツク絶縁体17aと銅電極パツド1
7bを備えている。電極パツド17b上に実装さ
れているのは銅の中間接続用ストラツプ19と半
導体ダイチツプ組立部品20である。銅の中間接
続用ストラツプ19は隣接する構成組立部品16
bと接触するラグ(耳)部分19aと、端子15
aと接触する接続柱(post)19bとを含んでい
る。半導体ダイチツプ組立部品20は下部接触電
極20cをもつた半導体ダイチツプ20aより構
成される。モリブデン電極円板21aと編んだ銅
製リード線21bを備えた上記接触組立部品21
は、半導体ダイチツプ組立部品20の上面20b
に取り付けられ、しかも端子15bに接続されて
いる。任意の制御リード線21cはまた上部接触
組立部品21の一部として備えることができる。
このような構成部品は典型的にははんだ付け(ソ
ルダリング)により一体成形で取り付けられてい
る。構成組立部品16bは一般には組立部品16
aに類似しているが、ラグ部分(lug portion)
19aを欠いている。リード線23はまた編んだ
銅線を有している。
構成組立部品16a,16bが基板プレート1
1上で組立てられた後に、ハウジング(容器)1
2は組立部品16a,16b上をすべり落ちて、
接着剤により基板プレート11に固着される。電
極15a,15b,15cはハウジング(容器)
12内の開孔12a,12b,12cを通して突
出している。開孔13a,13b,13cを有す
るカバー13は電極15a,15b,15c上に
設置され、ハウジング容器12とカバー13との
間で、ハウジング容器12の頂上部に残つている
小さな空胴内に入れられた接着剤と封入剤とによ
つて密閉(封)されている。構成組立部品16
a,16bを取巻くハウジング(容器)12内の
空間はそれから引続いて密封される注入管14を
通して窒素ガスにより再び埋戻されている。
デバイス10を作製するためには多数の構成部
品が必要であり、しかも組立方法(手順)もそれ
に対応して複雑となることは当該技術者には容易
に自明のことと思われる。その上、構成部品自身
が高価なものである。第1図の半導体デバイス1
0は2個の相互接続された半導体ダイチツプを含
むものとして図示されている。これらはダイオー
ド、トランジスタ、サイリスタ、他の半導体デバ
イス、もしくはそれらの組合せとすることができ
る。ダイチツプが電気的に基板プレート11に接
続されることが望ましい場合には、セラミツク絶
縁体17aと電極17bとは省略することができ
る。
第2図Aは本発明の改良された半導体デバイス
の上面図で、第2図B、第2図Cは、部分的側面
図と断面図を図示している。半導体デバイス30
は、実装用の開孔31a,31bを有する、典型
的には銅製の基板部材31を備えている。外部接
続用で、その中にねじ切り接続用開孔34a,3
4bを有する端子部材33a,33bはプラスチ
ツク本体(body)32内に部分的に封入されて
いる。第2図B、第2図Cの右半分において、プ
ラスチツク本体32は切断されて端子部材33
a,33bの内部構造を示し、また基板部材31
上に実装され、従動コネクタ部材又は手段39に
より端子部材33bに接続された半導体ダイチツ
プの組立部品61の存在を図示している。ダイチ
ツプの組立部品61の詳細は後で図面を参照して
説明されることになるであろう。端子部材33
a,33bをプラスチツク本体(body)32内
で良好に保持するためには、端子部材33a,3
3bは表面にぎざぎざのついた領域(knurled
region)40を有することが便利である。端子部
材33bの内面42は、典型的にははんだ付け
(ソルダリング)によつて従動コネクタ部材39
に結合されている。従動コネクタ部材39はねじ
切り接続用開孔34bの内部端を密封することに
より、モールド成形中にプラスチツクが入つてく
ることを防止する。端子部材33bの外面41
は、基板部材31の外面43と同様に、都合のよ
いことに実質的に平坦である。端子部材33aは
同様に配列されている。
第2図Cは、プラスチツク本体32が2個の構
成部品で形成される別の実施例を図示している。
即ち部品32aは端子33aと関連する半導体ダ
イチツプとその構成部品を被覆しており、また部
品32bは端子33bと関連する半導体ダイチツ
プと部品とを被覆している。これはプラスチツク
本体32が連続的に端子33a及び33b間に伸
長している場合に、発生の可能性のある、モール
ド成形の結果としてプラスチツク本体32の差動
収縮により、基板部材31の受ける曲げ応力を減
少する利点を有している。
第3図は第2図A、第2図B、第2図Cのデバ
イス30を製作する場合に便利に使用される構成
部品の分解組立図を図示している。第3図の構成
部品60は基板部材31、半導体ダイチツプ組立
部品61、端子部材もしくは手段63および従動
コネクタ部材(手段)62とを具備している。基
板部材31はその中にノツチ35と、プラスチツ
ク本体32を保持する手助けをする突起部分(ボ
ス)36とを有している。基板部材31は、また
任意に凹部領域52を有し、半導体ダイチツプ又
はダイチツプ組立部品61のアライメント(位置
合わせ)及び保持を容易にし、他方、構成部品6
0は互いに結合されている。半導体ダイチツプ組
立部品61は、各々が2個又はそれ以上の接触領
域或いは電極をその上にもつ円形もしくは短形の
半導体ダイチツプから選択的に自由に構成され得
る。半導体ダイチツプ組立部品61は半導体ダイ
チツプのいずれかの面に接着された金属電極およ
び/もしくは接触円板を含むことができる。これ
についてはもつと詳細に後で議論されるであろ
う。基板部材31は(外向き)面43を有する。
第3図は、ダイチツプ組立部品61が2対の整
流器(2端子)ダイチツプ組立部品50a,50
bと51a,51bとを具備する状態を図示して
いる。当業技術者によつて、例えば、トランジス
タやサイリスタ、および付加的なリード線が与え
られれば、他のタイプのダイチツプを使用するこ
とも可能であることがわかるであろう。
従動コネクタ部材39aと39bを具備した従
動コネクタ手段62は、それぞれ半導体ダイチツ
プ組立部品51a,51bと50a,50bを端
子部材33aと33bに接続するために使用され
ている。従動コネクタ部材39aは半導体ダイチ
ツプ組立部品51aを接触させるための接触手段
54aと半導体ダイチツプ組立部分51bを接触
させるための接触手段54bとを有している。接
触手段54aと54bとは都合のよいことに、従
動コネクタ部材39a内に形成され、半導体ダイ
チツプ組立部品51a,51bに対向する凹部領
域もしくは小くぼみの形状を有している。従動コ
ネクタ部材39aはまた自由に選択できる付加的
な接触用突起部(tang)64aを有し、これは
プラスチツク本体32内に封入される目的の付加
的な部品に接続するべく、もしくは外部信号リー
ド線に接続するべく用いられていてもよい。突起
部64a,64bはまた、特に構成部品60の組
立及び接着中に従動コネクタ部材62の位置決め
配列を助けるために、アライメントキイ(位置合
わせのかぎ)として用いられるのに便利であり、
特別には従つて接触部材54a,54bは、例え
ば、半導体ダイチツプ組立部品51a,51bの
上に整合的に位置合わせし、接触手段53a,5
3b及び組立部品50a,50bに対して対応し
て配置されている。従動コネクタ部材39bは、
半導体ダイチツプ組立部品50a,50bに接触
するための接触手段53a,53bと、接触およ
び/もしくは位置合わせ用の自由に選択できる突
起部64bを有している。位置合わせの特性と接
触の特性とは、別個のものであり、および/もし
くは多重接触を可能にするように、1個以上の突
起部を使用することができる。端子部材33aの
面42aは従動コネクタ部材39aの面55aに
接続されている。端子部材33bの内面42bは
コネクタ部材39bの面55bに接続されてい
る。基板部材31、半導体ダイチツプ組立部品6
1、従動コネクタ部材(手段)62、および端子
部材63は典型的にははんだ付け(ソルダリン
グ)により一緒に接着されている。端子部材33
a,33bは、ねじ切り接続用開孔34a,34
bを有し、基板部材31は実装用開孔31a,3
1bを有する。
第4図A、第4図Bは、デバイス30の製造の
手段と方法とを図示することにより、組立てられ
た構成部品60のほぼ半分を構成する部分80を
示している。第4図Aは構成部品60が一緒に接
着された後の状態、即ち組立てられ、モールド8
1内に挿入された、しかもモールド81内に完全
に密封(封)される前の状態を図示している。組
み立てられた構成部品部分80は基板部材31、
半導体ダイチツプ組立部品51a,51b、従動
コネクタ部材39aおよび端子部材33aとを備
えている。本発明の重要な特徴は、個々の構成部
品の製造の途中で生じ得る厚みの変化、或いは構
成部品60が一緒に接着される時に生じ得る変化
を補償し得るように、従動コネクタ部材39aが
十分なコンプライアンス(compliance)をもつ
ことである。
第4図Aにおいて、半導体ダイチツプ組立部品
51a,51bの構成が極めて詳細に図示されて
いる。半導体ダイチツプ組立部品51aは例えば
矩形もしくは円形の形状をとり得るもので、矩
形、円形もしくは他の形状をとり得るモリブデン
電極71aと72aとの間に挿入され得る半導体
ダイチツプ70aを備えている。半導体ダイチツ
プ70aとモリブデン電極71aと72aとは典
型的にははんだの接着層74aと75aとにより
一緒に接着されている。半導体ダイチツプ組立部
品51bは同様の構成を有し、しかもダイチツプ
70bをそれぞれ、電極72bと71bとに接続
するために、接着層74bと75bを用いて同様
の方法で一緒に接着されている。半導体ダイチツ
プ組立部品51a,51bはそれぞれ、従動コネ
クタ部材39aの接触手段54a,54bと基板
部材31に対し接着手段76a,76b及び73
a,73bにより接着されている。鉛−錫(95:
5)のはんだ(軟ろう)は接着手段73a,73
b,74a,74b,75a,75bおよび76
a,76bとして用いられるのが便利である。端
子部材33aはまた典型的には同じはんだの接着
手段77により、従動コネクタ部材39aに接続
されている。構成部品を一緒にはんだ付けする方
法は従来技術として公知である。個別のモリブデ
ン電極71a,71bおよび/もしくは72a,
72bは、半導体ダイチツプ70a,70bと共
に使用されるのが好都合であるが、そのことは本
質的ではない。電極71a,71bと72a,7
2bとは直接的にダイチツプ70a,70b上の
コンタクトとして形成することができ、また接着
層(接着手段)74a,74b,75a,75b
は除去することができる。
組立てられた構成部品部分80は、下部のモー
ルドの半分81aと上部のモールドの半分81b
との間のモールド81内に配置されている。モー
ルド部分81aの面82は、基板部材31の外面
43に一致もしくは対応するように設計されてい
る。上部のモールド部分81bのモールド成形面
84は端子部材33aの外面41aに一致もしく
は対応するように設計されている。組立てられた
構成部品部分80の高さとモールド81の寸法と
は、面82と基板部材31の外面43が接触して
いる場合に、モールド81が完全に閉じられる前
に、外面41aと84とがまた接触するように選
ばれている。
第4図Aは、製造プロセスにおける通常の変動
分によつて、端子部材33aが基板部材31に関
してわずかに傾斜するように、接着領域73bが
接着領域73aより大きな厚みを有し、かつ端子
部材33aの外面41aは対応するモールド面8
4に対し平行でないという状態を図示している。
当業技術者により理解されることは、厚みの変化
が接着手段73b内で生じているように図示され
ているが、厚みの変化は何層かの接着層のいずれ
においても、および/もしくは部分80を備えた
いくつかの構成部品のいずれにおいても、換言す
れば、端子部材33aにおいて、従動コネクタ部
材39aにおいて、接着手段76a,76b或い
は77において、もしくはダイチツプ組立部品5
1aおよび/もしくは51bを形成する構成要素
或いは層のいずれにおいても生じ得るものである
ということである。これらの変化はモールド部分
81bの面84に関して、外面41aの等価的な
ミスアラインメント(不整合)を生じ得るし、お
よび/または組立てられた部分80を公称値より
高く或いは短くさせることができる。同様にし
て、組立てられた構成部品60の(第4図Aに図
示されていない)他の半分における変化は、相互
および/もしくは基板プレート31に関して端子
33a,33bのいずれかもしくは両方のミスア
ラインメントを生ずることがありうる。第4図
A、第4図Bは、これら可能性のあるすべてのも
のを例証することを意図するものである。
本発明の特徴は、従動コネクタ部材39a,3
9bが、製造中に起こりえるどのような厚みの変
化が生じようとも、適応できるような充分のコン
プライアンスもしくは圧搾性能を有するというこ
とである。このことにより確認できることは、組
立てられた部分80の高さの変化やミスアライン
メントがあつたとしても、モールド81もしくは
組み立てられた部分80のいずれかに対する永久
的なダメージを与えることなしに、特に、半導体
ダイチツプ70a,70bに損傷を与えることな
く、モールド81は封止されうるものであるとい
うことである。
第4図Bは第4図Aに図示したと同じ構造で、
しかもモールド81を封止した後を示す。第4図
Bにおいて、外面43と41aとは整合している
モールド面82と84に対し、しつかりと配置さ
れている。組立てられた部分80のミスアライン
メントと、モールド面84に関する端子部材33
aの外面41aのミスアラインメントとが除去さ
れ、また組立てられた部分80の全体としての最
大高さ85は、密閉されたモールドの間隔
(spacing)により決定される所定の最終的なデバ
イス寸法にまで減少された。第4図Bにおいて、
従動コネクタ部材39aは、組立てられた部分8
0の全体的な最大高さの変化に十分に適応するこ
とと、かつ、この例においては接着層73aと7
3bとの不均等な厚さに起因する高さの差を充分
に補正することの両方に充分に適応している。当
業技術者達は、モールド成型後のその部分を冷却
中に、プラスチツクの少量の収縮が生じ得るとい
うことを容易に認識するであろう。これは容易に
測定されて、しかもいかなる所定の寸法値(例え
ば高さ)も達成できるようにモールドの設計にお
いて補償され得るものである。
端子部材33aの内面42aは、半導体ダイチ
ツプ組立部品51a,51bのモリブデン電極も
しくはコンタクト71a,71bの距離
(separation)87を超える基底部分の領域
(basal area)もしくは範囲(extent)89を有
することは重要である。端子部材33aの内面4
2aの範囲89は半導体ダイチツプ組立部品51
a,51bの中心線88a,88bを分離する距
離90に近似的に対応するということは都合のよ
いことである。これによつて、モールド成形操作
中に従動コネクタ部材39a内においておこる圧
縮は、従動コネクタ部材39aの主本体部分91
のたわみ(flexure)によつて発生するのに対向
するように、接触(コンタクト)手段54a,5
4bにおいて主として生じるということを確証し
えるものである。その結果として、モールドの密
閉に起因し、コネクタ33aから接触手段54
a,54bを介して半導体ダイチツプ70a,7
0bに伝達される力は実質的には、半導体ダイチ
ツプ70a,70bにおいて完全に圧縮的であ
る。これらの力はまたダイチツプ70a,70b
に亀裂を起こさせることを防ぎ、および/または
例えば点(ポイント)92a,92bにおいて接
着手段76a,76bの亀裂をひきおこす傾向の
ある著しい曲げモーメントを避けるように、ダイ
チツプ70a,70bの面にわたつて、充分な均
一性をもつて分布されなければならない。
第4図Bに図示したように、従動コネクタ部材
39aの接触手段54aと54bは、組立てられ
た部分80の層73aと73bの高さの差に適合
するように異なつた様々な量によつて圧縮してい
る。もしも高さの差が組立てられた部分80もし
くは組立てられた構成部品60の他の位置から生
じるならば、類似の結果が起こるであろう。
接触手段54a,54bは内側に傾斜する側壁
93a,93b(第4図Aを参照)をもつた椀状
の凹みもしくはへこみをもつた形状を有すること
が好ましい。接触手段54a,54bの側壁93
a,93bは、90゜より少い角度でそれぞれ電極
もしくは接点71a,71bの表面に近接もしく
は接触することが望ましい。このような条件の下
で、接着手段76a,76bとしてはんだ(ソル
ダー)が使用される場合には、接触手段54a,
54bが半導体ダイチツプ接点(コンタクト)7
1a,71bに接着される接触手段54a,54
bの周辺部には、はんだ隅(すみ)肉(fillet)
99a,99bが形成される。これは、接触手段
54a,54bと接点(コンタクト)71a,7
1bとの間からのはんだの、流出及び/又は抽出
に対応して防止し、接点(コンタクト)71a,
71bは、もしそうでなければ、ダイチツプ70
a,70b上で或いはその間で短絡を引き起こす
であろう。
接触手段54a,54bの初期の高さ95a,
95bは、予期された全体としてのたわみ
(deflection)或いは、以下にのべるコンプライ
アンスを超過するものである。即ち、 (1) 構成部品及び/又は接着手段の厚さにおける
予期される変化及び/又は不均一性に適合し、
いかなる著しい曲げ又は変形も、従動コネクタ
部材39aの本体部分91において要求されな
いようにすること、 (2) 組立てられた部分80および(組立てられ
た)構成部品60の圧縮に対して最終的な所定
の高さまで余地を与えること、である。
第5図Aは、ねじ切り接続用開孔101を有
し、接触部分もしくは手段103a,103b,
103cを有する従動コネクタ部材102に結合
された端子部材100の上面図を図示している。
端子部材100は第2図A、第2図B、第2図C
の端子部材33a,33bの機能に類似して、そ
のデバイスを外部接続する手段として用いること
を意図している。実施例によれば、第5図Aは、
3個の半導体ダイチツプ組立部品が、共通の端子
に取りつけられた単一の従動コネクタ部材によつ
て一緒に結合されるべき状態を図示している。明
確にするために、半導体ダイチツプ組立部品の詳
細は第5図Aからは省略されている。ダイチツプ
組立部品の実施例は第5図B、第5図Cに含まれ
ている。従動コネクタ部材102の接触手段10
3a,103bは、2端子デバイス、例えば整流
器にとつて有用な構成を図示している。従動コネ
クタ部材102の接触手段103cは、3端子デ
バイス、例えばサイリスタに対して用いられる接
触構成を図示している。ここでサイリスタでは、
絶縁用スリーブ126により包囲される中心制御
ゲートリード線125は接触手段103cの中心
開孔127を通過している。多くの半導体ダイチ
ツプがこのような形式にて一緒に結合し得るとい
うことは、当業技術者にとつて容易に明らかにな
るであろう。多数のリード線ともまた適合できる
であろう。
第5図Bは、接触手段103aの近傍で第5図
Aの端子部材100と従動コネクタ部材102の
側面の一部を示し、半導体ダイチツプ111及び
接触部分(即ち円板)112a,112bから成
る2端子半導体ダイチツプ組立部品110を具え
ている。接着手段113a,113b,113c
は、接触部分112b、半導体ダイチツプ11
1、接触部分112a、および従動コネクタ部材
102の接触手段103aを一緒に接着結合させ
る。接着手段114は、従動コネクタ部材102
と端子部材100を結合する。ここに図示されて
ないがさらに別の接着手段は、例えば第4図Aの
層73aのように、接触部分112bを基板部材
31に結合する。
第5図Bは、さらに端子部材100の基底部分
108の周辺100aの幾つかの可能な配置構成
を図示している、すなわち、位置105は接触部
分112aの内部端116の右側に配置されてい
る、即ち従動コネクタ部材102の中心に更に向
かつて配置されている。位置106は、概略的に
は半導体ダイチツプ組立部品110の中心線に対
応している。また位置107は従動コネクタ部材
102の外部周辺もしくは境界117を超えて配
置されている。周辺100aが位置105にある
時に、その従動コネクタ部材102は、近似的に
はんだ隅(すみ)肉121の位置において、もし
くは接着手段113a,113bにおける対応す
る位置において接着手段113cの故障(破壊)
に帰着する位置120において曲がる傾向を有す
ることが見出された。故障(破壊)はまた半導体
ダイチツプ111のひび割れ(クラツク)によつ
てもおこり得るものである。周辺100aが配置
105から外方向に放射状に移動される場合に、
即ち、第5図Bにおいて左方向に移動される場合
に、接触手段103a上の荷重(loading)は増
加的に均一になる。位置120において従動コネ
クタ部材102が曲がる傾向はなくなり、しかも
接触手段103aの変形によりコンプライアンス
は実質的に得られる。半導体ダイチツプの接触部
112aの内部端(周辺)116の実質的に一番
外側(outboard)のいかなる位置も有用である。
しかしながら、もしも境界100aが、例えば、
位置106の一般的な近傍におけるように、接触
手段103a上にさらに中心的に配置されるなら
ば、もつとよい結果が得られることが見出されて
いる。周辺117を超えて、例えば位置107ま
で境界100aを伸長することは、それが荷重
(loading)の均一性を更に増加し得るかぎり、接
着の完全性、信頼性、および/もしくは製造上の
歩留りにはそれ以上の著しい改良を生じないであ
ろうし、材料の価格を増加させる結果になるであ
ろう。
第5図Cは、接触手段103cの近傍にて第5
図Aの端子部材100及び従動コネクタ部材10
2の断面、側面の一部分を図示し、しかも更に3
端子の半導体ダイチツプ組立部品130を具えて
いる。ダイチツプ組立部品130は、半導体ダイ
チツプ131、下部接触部分112bおよび上部
ワツシヤー状の接触部分132を備えている。絶
縁スリーブ126により被われている制御用リー
ド線125は、接触手段103c内の開孔127
aと接触部分132内の開孔127bとを通過し
ている。リード線125は接着手段133bによ
りダイチツプ131の中心部分131aに取り付
けられている。ワツシヤー状の接触部分132は
接着層133aによりダイチツプ131の周辺部
部131bに取り付けられている。接着手段13
4はワツシヤー状の接触部分132を接触手段1
03cに結合するのに便利なように用いられてい
る。他の電気的に導電性の接着手段を使用するこ
とが可能であるけれども、接着層133a,13
3b及び134は、はんだから成るのが便利であ
る。端子部材100は、位置140において周辺
の囲みが省略されている。第5図B、第5図Cか
ら更に明らかなことは、接触手段103a,10
3c上で傾斜した側壁104a,104cを与え
ることにより、はんだ隅(すみ)肉121,14
1の形成を増進することである。側壁104aも
しくは104cが、それぞれダイチツプ接触部分
112aもしくは132に結合する場合の隅部
(コーナー)150a或いは150bは、接触部
分112a又は132の周辺内にあるようにし、
ダイチツプ111又は131間でそれぞれ短絡を
引き起こすはんだ(ソルダー)又は他の接着手段
の流出を避けるようにすることが望ましい。
再び第4図Bを参照すれば、液化状プラスチツ
クカプセル封入剤がモールド81内に注入される
場合にはモールド81上のプラスチツクによつて
実質的に外向きの力が作用される。その圧力はし
ばしば極めて高く、典型的には150−400psi(1−
2.8MPa)であり、かつ液化状プラスチツク材料
には、例えば面41aと面84との間、および面
82と面43との間のような合わせ面(mating
surface)の間をつき進むという著しい重要な傾
向がある。モールド内のピーク圧力は、例えば、
面41aと84とを一緒に保持する従動コネクタ
部材39aによつて供給される機械的な力を克服
する(overcome)のに充分といえる。これはプ
ラスチツクが端子部材33aの外向する面41a
上へおよびタツプ付のねじ切り接続用開孔34a
内へ侵入することを可能にするもので、その両方
とも望ましくないものである。しかしながら端子
部材33a、従動コネクタ部材39a、半導体ダ
イチツプ組立部品51a,51bおよび基板部材
31の配置は、プラスチツクカプセルの封入剤そ
れ自身が面41aと84、および面43と82と
を緊密に接触して保持する傾向を保とうとする正
味の外向きの力86b,86cを発生するよう
に、液化状プラスチツクカプセルの封入剤は従動
コネクタ部材39aの基板部材31および端子部
材33aの内面に対して不平衡な静水圧力(流体
静力学的な力)86aを及ぼすようになつてい
る。これらの正味の外向きの力は従動コネクタ部
材39aにより与えられた外向きの機械的な力に
付加的に加えられるものである。組合わせられた
時に、これらの整合面(即ち面41aと84、お
よび面43と82)は、モールド成形中に一緒に
しつかりと固定状態を維持し、かつどのようなプ
ラスチツクもそれらの間に侵入することがないこ
とを保証する。ここで使用されるように、“正味
の力”或いは、“外向きの力”という語句は組合
わされて整合面を一緒に保持する機械的な力と流
体静力学的な力(静水圧力)との和に関するもの
を意図している。
以下は本発明の方法の実際上の実施例である。
基板プレート31(第3図)は薄いニツケルめつ
きを適用された、典型的には、0.125インチ(3.2
mm)の銅板から形成される。実装用開孔31a,
31b、ノツチ35、突起部分もしくはボス3
6、および任意に自由に選択できるくぼみ52
は、いかなる機械的な成形手段によつても形成す
ることができる。スタンピング(Stamping)(圧
縮成形)は特に便利である。このような手段は当
業技術分野では周知である。半導体ダイチツプ組
立部品61は、必要な数の半導体接合と適当な接
触領域を有する、典型的にはシリコンでできた矩
形の半導体ダイチツプを取り上げて、ニツケルめ
つきしてモリブデン円板の間にその半導体ダイチ
ツプをサンドイツチすることにより好都合に形成
することができる。これらは鉛−錫はんだの手段
を用いることにより半導体ダイチツプにうまく適
用して結合される。金属電極を半導体ダイチツプ
に取り付ける手段は当業技術分野で周知である。
従動コネクタ部材39a,39bは、20ミル
(0.5mm)厚の銅製のものであることが好都合であ
る。
第3図、第4図の従動コネクタ手段62の接触
手段53a,54b,54a,54b又は第5図
の103a,103b,103cは都合のよいこ
とに傾斜状の側壁を有する椀状のくぼみの形式で
与えられている。これら椀状のくぼみは従動コネ
クタ部材39a,39bの厚みのほぼ1ないし3
倍、即ち、従動コネクタ部材39a,39bの厚
さが20ミル(0.5mm)である場合に近似的に20〜
60ミル(0.5−1.5mm)であることが見出されてい
る。望ましくは厚みの1ないし1.5倍を選ぶこと
がより望ましいが、従動コネクタ部材39a,3
9bの厚みの1ないし2倍の厚みという上記に比
べてより狭い範囲が好都合である。スタンピング
(圧縮成形)加工はこれらの椀状の接触手段を形
成するのに便利な手段である。また半導体ダイチ
ツプ、ダイ接触および/もしくは接着手段に損傷
を与えることなく、モールド成形動作中に、接触
部分の変形或いは圧搾を促進するように、極めて
溶けやすい軟条件にまで接触手段53a,53
b,54a,54bおよび/もしくは103a,
103b,103cを形成することに引続いて、
従動コネクタ手段(部材)62(例えば39a,
39b)がアニール(熱処理)されることが望ま
しい。端子部材63又は100は薄いニツケルめ
つきプレートで被覆された真鍮から形成されるこ
とが好都合である。側面はぎざぎざのローレツト
切りされてプラスチツクカプセルの封入剤をよく
つかむことができるようにされていて、外部接続
に対して便利な手段を与えるようにタツプ付けさ
れた中心貫通孔穴(central through−hole)が
得られている。この設計の特徴は、端子部材内の
ねじ切り接続用開孔(例えば部材63内の開孔3
4a,34b)は端子部材を完全に通過し得る
が、モールド成形プロセス期間中は、まだプラス
チツクカプセルの封入剤で閉塞されていないとい
うことにある。これは二つの事情に起因してい
る。即ち、(1)構成部分60の組立後に従動コネク
タ部材62は完全に端子部材63の内面42a,
42bを被覆すること、および(2)モールド中に外
向きの面41a,41bに対して緊密なシール
(密封)が維持されることである。穴をあけ及び
ねじを切るには貫通穴はめくら穴よりもはるかに
安いことから、端子部材63と100において貫
通穴を使用することは特に望ましいことである。
従つて本発明における部品の配置構成は構成部品
のより低い価格を与えるものである。
基板31、半導体ダイチツプ組立部品61、従
動コネクタ部材62、および端子部材63は、配
置されたはんだのプリフオーム(予備的形成)の
ように、その間の接着手段と積層された関係で組
み立てられている。積層された組立部品は、水素
炉を通過して、各構成要素31,61,62およ
び63から形成された構成部品を一緒に接着され
ることになる。この組立部品の全体としての高さ
はデバイスの所望の仕上げ高さより大きいように
配置構成されている。モールド内において、組立
部品の圧縮の間にその差が縮められることになる
のであろう。従動コネクタ部材は、構成部品を結
合するのに使用される個々の構成部品と接着手段
における通常の厚みの変化と、組立および接着プ
ロセスにおける何らかの僅かの不規則性、とを補
正するのに必要な程度にまで、組立部品がともに
加圧(圧縮)可能でありかつ部材のたわみが可能
であることを両方とも保証している。
接着された組立部品は、基板部材31の外向き
の面43と端子部材33a,33の外向きの面4
1a,41b(第3図、第4図A、及び第4図C
参照)にかみ合うように用いられるモールド81
内に挿入されている。外向きの面41a,41b
と43とは、端子部材33a,33bと基板部材
31とを所定の関係に位置合わせ配列されるよう
に、かつまた外向きの面41a,41b,43を
カプセル封入剤に露出することを禁止し、他方モ
ールド成形中に端子部材33a,33b及び基板
部材31上又はそれを介して作用する外向きの不
平衡な力86a,86b,86cを与えるよう
に、基板部材31、端子部材33a,33bおよ
び従動コネクタ部材39a,39bの内側部分を
カプセル封入剤に露出させることを可能にする。
モールドは閉じられ、従動コネクタ部材39a,
39bを加圧(圧縮)し、組立てられた構成部品
60の高さを予め設定された仕上げ高さ85にま
で減少させ、外面41a,41bと43の座
(seating)をモールド面84と82に対して高め
る(enhance)ようにする。プラスチツクカプセ
ルの封入剤は、組立てられた構成部品60を密閉
し、整合用モールド面84と82に対して、それ
ぞれ端子33a,33bと基板部材31との外面
41a,41bと43を維持するのに必要な外向
きの力86b,86cを達成するように、加圧状
態でモールド内に注入されているため、従つてカ
プセル封入剤の外面41a,41bと43上での
侵食は実質的に阻止されている。半導体デバイス
をカプセルに封入するのに適した注入用モールド
材料(封入剤)は、当業技術分野で周知である。
使用される材料に依存し、かつ実験により直ちに
決定され得る、適当なる硬化時間の後に、そのモ
ールドは開封され、最終的な仕上げられたデバイ
スが取り出される。
従つて、本発明に従つて改良された半導体デバ
イス、特に1個以上の半導体ダイチツプを適応す
るように用いられた電力用半導体デバイスが得ら
れ、これは同等の比較すべき従来技術によるデバ
イスよりも少ない構成部品しか必要ないものであ
るということは明瞭である。その上、本発明によ
れば、このようなデバイスの改良された製造方法
において、最小点数の構成部品を使用して、組立
てられ接着された構成部品がモールドの封止中に
モールド面に対して自動的に位置合わせ配置され
て自動密封されるように、構成部品が配置構成さ
れ、またプラスチツクモールドの封入剤(コンパ
ウンド)の注入中に発生された正味の不平衡な力
によつて、自動密封が強化されるような、改良さ
れた製造方法が得られることになる。
本発明はある推奨された材料と形状によつて説
明されているが、当業技術者にとつて容易に明白
と思われることは、発明された構造と方法とは両
方とも他の材料と形状に対しても、また詳細部分
においては異なつていても、種々の部材の間の中
心的な関係を維持し得る相異なる構成の広範囲の
半導体ダイチツプに対しても有用であるというこ
とである。従つて、本発明の特許請求の範囲に含
まれるすべてのこのような変形を包含することが
意図されるものである。
【図面の簡単な説明】
第1図は、従来技術に従う、電力用半導体デバ
イスの分解組立図を示す。第2図Aは、本発明に
従う、改良された半導体デバイスの上面図であ
る。第2図Bは、第2図Aのデバイスの側面の部
分断面図である。第2図Cは、第2図Bと同様
の、側面の部分断面図であるが、本発明のさらに
別の実施例を図示している。第3図は、本発明の
半導体デバイスの好適な実施例における構成部品
の分解組立図を示す。第4図Aは、本発明のデバ
イスを構成する組立部品の一部を、極めて詳細
に、かつモールド内に配置され、しかもモールド
封入前の状態で図示している。第4図Bは、第4
図Aと同じ部分であるが、しかしモールド封入後
の状態を図示している。第5図Aは、本発明のさ
らに別の実施例に従う、端子部材と従動コネクタ
部材の上面図を示す。第5図Bは、第5図Aの端
子部材とコネクタ部材の第1の部分の側面図を図
示し、更に半導体ダイチツプの組立部品を含んで
いる。第5図Cは、第5図Aの端子部材とコネク
タ部材の第2の部分の側面図を示し、更に半導体
ダイチツプの組立部品を含んでいる。 10,30……電力用半導体デバイス、11,
31……(銅)基板(プレート)部材、12……
プラスチツクハウジング(容器)、12a,12
b,12c,13a,13b,13c,31a,
31b……(実装用の)開孔、13……プラスチ
ツクカバー、14……注入管、15a,15b,
15c……(電極)端子、16a,16b……構
成組立部品、17……下部電極組立部品、17a
……セラミツク絶縁体、17b……銅電極(パツ
ド)、19……中間接続用ストラツプ、19a…
…ラグ(lug)部分、19b……接続柱(post)、
20……半導体ダイチツプ組立部品、20a……
半導体ダイチツプ、20b……編んだ銅製リード
線、20c……下部接触電極、21a,71a,
71b,72a,72b……モリブデン電極(円
板)、21c……制御リード線、23……リード
線、31a,31b……(実装)用開孔、32…
…プラスチツク本体(body)、32a,32b,
60……構成部品、33a,33b,100……
端子部材、34a,34b,101……ねじ切り
接続用開孔、35……ノツチ、36……突起部分
(ボス)、39,39a,39b,102……従動
コネクタ部材(又は手段)、40……表面の領域、
41,41a,41b……端子部材の外面、4
2,42a,42b……内面(端子部材の)、4
3……基板部材31の外面、50a,50b,5
1a,51b,61,110,130……半導体
ダイチツプ組立部品、52……くぼみ、53a,
53b,54a,54b……接触手段(部材)、
55a,55b……従動コネクタ部材39a,3
9bの面、62……従動コネクタ部材(手段)、
63……端子部材(又は手段)、64a,64b
……(付加的な接触用)突起部、70a,70
b,111,131……半導体ダイチツプ、80
……組立てられた構成部品60のほぼ半分を構成
する部分、81,81a,81b……モールド
(部分)、82,84……モールド成形面、85…
…組立部分の最大高さ、86a,86b,86c
……外向きの力、87……電極又はコンタクトの
離隔距離、89……基底部分の領域もしくは範
囲、90……半導体ダイチツプの中心線分離距
離、91……主本体部分、92a,92b……点
(ポイント)、93a,93b,104a,104
c……側壁、95a,95b……接触(コンタク
ト)手段54の初期の高さ、99a,99b,1
21,141……はんだ隅(すみ)肉、73a,
73b,74a,74b,75a,75b,76
a,76b,77,113a,113b,113
c,114,133a,133b,134……接
着(ボンデイング)手段又は接着層、103a,
103b,103c,112a,112b,13
2……接触(コンタクト)部分もしくは手段、1
05,106,107,120,140……位
置、108……基底部分、100a……108の
周辺(境界)、116……112aの内部端(周
辺)、117……102の外部周辺もしくは境界、
125……中心制御ゲートリード線、126……
絶縁用スリーブ、127……中心開孔、127a
……103c内の開孔、127b……132内の
開孔、131b……131の周辺部分、150
a,150b……隅部(コーナー)。

Claims (1)

  1. 【特許請求の範囲】 1 接触部分を有する半導体ダイチツプと、前記
    半導体ダイチツプを支持する第1の面と、カプセ
    ルに封入されたモールドの第1の面に対抗する密
    封用の第2の面とを有する基板部材と、 前記モールドの第2の面に対抗する密封用の第
    1の面を有する端子部材と、 前記端子部材を支持し、かつ前記端子部材を前
    記半導体ダイチツプの前記接触部分に結合させ、
    前記モールドの前記第1の面に対抗する前記基板
    部材の前記第2の面を圧縮し、かつ前記モールド
    の前記第2の面に対抗して前記端子部材の前記第
    1の面を圧縮する従動コネクタ部材と、 前記基板部材、前記半導体ダイチツプ、前記従
    動コネクタ部材および前記端子部材を積層関係に
    て一緒に結合する接着(ボンデイング)手段と、
    及び 前記従動コネクタ部材と前記半導体ダイチツプ
    とを取囲む加圧可能な液状化可能なモールド成形
    封入剤をもつてモールド成形されたプラスチツク
    カプセル、とを具備することを特徴とするプラス
    チツクカプセルに封入された電力用半導体デバイ
    ス。 2 プラスチツクカプセルの封入剤をしつかりと
    つかまえる1個もしくはそれ以上のプラスチツク
    固定手段を内部に有する基板部材と、 第1の接着手段により離隔した関係にて前記基
    板部材に結合された2個もしくはそれ以上の半導
    体ダイチツプと、 実質的に前記基板部材に垂直に配置構成された
    1つの軸と、前記軸に実質的に垂直でありかつ前
    記基板部材に対向して配置された基底部分、とを
    具備する少なくとも1つの端子部材と、 前記離隔した半導体ダイチツプと前記端子部材
    の前記基底部分とを結合させ、第2の接着手段に
    よつて、前記基底部分に取り付けられ、接触部材
    を前記離隔した半導体ダイチツプの上に位置合わ
    せ配置させ、しかも前記接触部材の各々は、また
    第3の接着手段により前記半導体ダイチツプに結
    合された変形可能な部分を具備する、少なくとも
    1個の従動コネクタ部材とを具え、ここで 前記基底部分は前記離隔した半導体ダイチツプ
    の間で少なくとも広がるのに充分な横方向の広が
    りを有し、しかも前記基板部材、前記少なくとも
    1個の端子部材および前記基板部材と前記端子部
    材の保持用モールドとの間で、モールド成形中に
    外向きの力を与える加圧可能で、かつ液状化可能
    なモールド成形封入剤をもつてモールド成形され
    たプラスチツクカプセルとを具えることを特徴と
    するプラスチツクカプセルに封入された電力用半
    導体デバイス。 3 所定の高さを有するプラスチツクカプセルに
    封入された電力用半導体デバイスの製造方法であ
    つて、 接着するのに適合した基板部材、端子部材およ
    び半導体ダイチツプを提供するステツプと、 接着するのに適合し、かつ接着後に、前記基板
    部材、前記半導体ダイチツプ、従動コネクタ部
    材、及び前記端子部材の組み合わされた許容厚さ
    変化を超える最小の追従(コンプライアンス)範
    囲を有する前記従動コネクタ部材を提供するステ
    ツプと、 前記基板部材と、前記半導体ダイチツプと、前
    記従動コネクタ部材および前記端子部材とを積層
    関係にて一緒に接着し、その高さが前記所定の高
    さを超えるフレキシブルで変形可能な組立部品を
    形成する接着ステツプと、 前記基板部材の外向きの面を第1のモールド面
    にかみ合わせ、前記端子部材の外向きの面を対向
    する第2のモールド面にかみ合わせる如く適合し
    たモールド内に前記組立部品(アセンブリ)を挿
    入するステツプと、 前記第1のモールド面に対抗して前記基板部材
    を配置させかつ前記第2のモールド面に対抗して
    前記端子部材を配置させることにより、前記端子
    部材と前記基板部材とを所定の関係に位置合わせ
    配置させ、かつ、前記基板部材と前期端子部材の
    外向きの面をカプセル封入剤に露出させることを
    禁止し、一方前記基板部材の内面と、前記端子部
    材の内面と、前記従動コネクタ部材の内面とを前
    記カプセル封入剤に露出させることを許容し、モ
    ールド形成中に、前記端子部材と前記基板部材と
    の上で外向きの力を与えるステツプと、 前記モールドを密封して、前記従動コネクタ部
    材を加圧して前記位置合わせ配置を増進して、前
    記組立部品の前記高さを実質的に前記高さにまで
    減少させるステツプと、及び、 加圧下にて前記モールド中にプラスチツクカプ
    セルの封入剤を注入し、前記外向きの力を達成
    し、かつ前記モールド面に対して前記外面を維持
    するようにするステツプとからなるステツプの組
    み合わせを含むことを特徴とする所定の高さをも
    つプラスチツクカプセルに封入された電力用半導
    体デバイスの製造方法。
JP58210689A 1982-11-08 1983-11-08 プラスチックカプセルに封入された電力用半導体デバイスとその製造方法 Granted JPS5999744A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/440,117 US4568962A (en) 1982-11-08 1982-11-08 Plastic encapsulated semiconductor power device means and method
US440117 1982-11-08

Publications (2)

Publication Number Publication Date
JPS5999744A JPS5999744A (ja) 1984-06-08
JPH027186B2 true JPH027186B2 (ja) 1990-02-15

Family

ID=23747511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58210689A Granted JPS5999744A (ja) 1982-11-08 1983-11-08 プラスチックカプセルに封入された電力用半導体デバイスとその製造方法

Country Status (5)

Country Link
US (1) US4568962A (ja)
EP (1) EP0108646B1 (ja)
JP (1) JPS5999744A (ja)
DE (1) DE3379620D1 (ja)
HK (1) HK102889A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3508456C2 (de) * 1985-03-09 1987-01-08 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul und Verfahren zur Herstellung eines solchen Moduls
DE3521572A1 (de) * 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit keramiksubstrat
US5378928A (en) * 1993-04-27 1995-01-03 Motorola, Inc. Plastic encapsulated microelectronic device and method
US5344296A (en) * 1993-07-06 1994-09-06 Motorola, Inc. Method and apparatus for forming a runner in a mold assembly
JP2991010B2 (ja) * 1993-09-29 1999-12-20 富士電機株式会社 半導体装置およびその製造方法
US6078103A (en) * 1998-10-29 2000-06-20 Mcdonnell Douglas Corporation Dimpled contacts for metal-to-semiconductor connections, and methods for fabricating same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723836A (en) * 1972-03-15 1973-03-27 Motorola Inc High power semiconductor device included in a standard outline housing
GB1506735A (en) * 1975-03-21 1978-04-12 Westinghouse Brake & Signal Semiconductor devices
DE7512573U (de) * 1975-04-19 1975-09-04 Semikron Gesellschaft Fuer Gleichri Halbleitergleichrichteranordnung
US4106052A (en) * 1975-04-19 1978-08-08 Semikron Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Semiconductor rectifier unit having a base plate with means for maintaining insulating wafers in a desired position
DE2603813C2 (de) * 1976-02-02 1982-11-18 Brown, Boveri & Cie Ag, 6800 Mannheim Spannvorrichtung für ein thermisch und elektrisch druckkontaktiertes Halbleiterbauelement in Scheibenzellenbauweise
US4332537A (en) * 1978-07-17 1982-06-01 Dusan Slepcevic Encapsulation mold with removable cavity plates
US4249034A (en) * 1978-11-27 1981-02-03 General Electric Company Semiconductor package having strengthening and sealing upper chamber
DE2930760A1 (de) * 1979-07-28 1981-02-12 Itt Ind Gmbh Deutsche Verfahren zum umhuellen von halbleiterbauelementen mittels spritzgiessens
DE2942409A1 (de) * 1979-10-19 1981-04-23 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit mehreren halbleiterkoerpern
DE2942401C2 (de) * 1979-10-19 1984-09-06 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit mehreren Halbleiterkörpern

Also Published As

Publication number Publication date
EP0108646B1 (en) 1989-04-12
JPS5999744A (ja) 1984-06-08
EP0108646A2 (en) 1984-05-16
DE3379620D1 (en) 1989-05-18
US4568962A (en) 1986-02-04
EP0108646A3 (en) 1985-07-03
HK102889A (en) 1990-01-05

Similar Documents

Publication Publication Date Title
US5891759A (en) Method of making a multiple heat sink resin sealing type semiconductor device
US5166773A (en) Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5281852A (en) Semiconductor device including stacked die
US5397916A (en) Semiconductor device including stacked die
US5278446A (en) Reduced stress plastic package
US4012766A (en) Semiconductor package and method of manufacture thereof
US5436407A (en) Metal semiconductor package with an external plastic seal
JP2710213B2 (ja) 回路パッケージおよびその形成方法
KR100521279B1 (ko) 적층 칩 패키지
US5381037A (en) Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
US5018002A (en) High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
JPH027186B2 (ja)
US5209390A (en) Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5200640A (en) Hermetic package having covers and a base providing for direct electrical connection
KR900001275B1 (ko) 세라믹형 반도체 패케이지와 그의 제조방법
US6583511B2 (en) Semiconductor device and a method of producing the same
JPH01196153A (ja) 樹脂封止半導体装置
JPH08203956A (ja) 電子部品の製造方法及び電子部品
JPS5963748A (ja) 半導体素子用ケ−ス
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
EP0512742A1 (en) Semiconductor device assembly
KR102216737B1 (ko) 결합 안정성이 향상된 가압형 반도체 패키지
JPS59121959A (ja) 半導体装置及びその製造方法
JPH0493059A (ja) 半導体パッケージ
JPH01228139A (ja) 二端子半導体の平形構造