JPH0272614A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0272614A JPH0272614A JP63223713A JP22371388A JPH0272614A JP H0272614 A JPH0272614 A JP H0272614A JP 63223713 A JP63223713 A JP 63223713A JP 22371388 A JP22371388 A JP 22371388A JP H0272614 A JPH0272614 A JP H0272614A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- amorphous silicon
- polycrystalline
- amorphous
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野コ
本発明は、半導体装置の製造方法に係わり、特に、絶縁
性非晶質材料上に半導体素子を形成する製造方法に関す
る。
性非晶質材料上に半導体素子を形成する製造方法に関す
る。
［従来の技術］
ガラス、石英等の絶縁性非晶質基板や、ＳｉＣ２等の絶
縁性非晶質層上に、高性能な半導体素子を形成する試み
が成されている。
縁性非晶質層上に、高性能な半導体素子を形成する試み
が成されている。
近年、大型で高解像度の液晶表示パネルや、高速で高解
像度の密着型イメージセンサや三次元ＩＣ等へのニーズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実現が待望されている。
像度の密着型イメージセンサや三次元ＩＣ等へのニーズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実現が待望されている。
絶縁性非晶質材料上に薄膜トランジスタ（ＴＰＴ）を形
成する場合を例にとると、 （１）プラズマＣＶＤ法等
により形成した非晶質シリコンを素子材としたＴＰＴ、
（２）ＣＶＤ法等で形成した多結晶シリコンを素子材
としたＴ Ｐ Ｔ、 （３）溶融再結晶化法等により
形成した単結晶シリコンを素子材としたＴＰＴ等が検討
されている。
成する場合を例にとると、 （１）プラズマＣＶＤ法等
により形成した非晶質シリコンを素子材としたＴＰＴ、
（２）ＣＶＤ法等で形成した多結晶シリコンを素子材
としたＴ Ｐ Ｔ、 （３）溶融再結晶化法等により
形成した単結晶シリコンを素子材としたＴＰＴ等が検討
されている。
ところが、これらのＴＰＴのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非晶質シリコンＴＦＴ ＜ １ｃ
ｍ２／Ｖ・ｓｅｅ 、 多結晶シリコンＴＦＴ 〜
１０Ｃｍ２／■・５ｅＣ）、高性能なＴＰＴの実現は困
難であった。
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非晶質シリコンＴＦＴ ＜ １ｃ
ｍ２／Ｖ・ｓｅｅ 、 多結晶シリコンＴＦＴ 〜
１０Ｃｍ２／■・５ｅＣ）、高性能なＴＰＴの実現は困
難であった。
一方、レーザビーム等による溶融再結晶化法は、未だに
十分に完成した技術とは言えず、また、液晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。
十分に完成した技術とは言えず、また、液晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。
［発明が解決しようとする課題］
そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。 （Ｔｈｉｎ ５ｏｌｉｄ Ｆｉｌｍｓ
１００ （１９８３） ｐ、２２７ 、 ＪＪ
ＡＰ Ｖｏｌ、２５ Ｎｏ、２ （１９８６）ｐ
、Ｌ１２１） しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓｉ゛をイオンインプラして該多結晶シリコン
を非晶質化した後、６００℃程度の熱処理を１００時間
近く行っていた。そのため、高価なイオン注入製雪を必
要としたほか、熱処理時間も極めて長いという欠点があ
った。
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。 （Ｔｈｉｎ ５ｏｌｉｄ Ｆｉｌｍｓ
１００ （１９８３） ｐ、２２７ 、 ＪＪ
ＡＰ Ｖｏｌ、２５ Ｎｏ、２ （１９８６）ｐ
、Ｌ１２１） しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓｉ゛をイオンインプラして該多結晶シリコン
を非晶質化した後、６００℃程度の熱処理を１００時間
近く行っていた。そのため、高価なイオン注入製雪を必
要としたほか、熱処理時間も極めて長いという欠点があ
った。
そこで、本発明はより簡便かつ実用的な方法で、大粒径
の多結晶シリコンを形成する製造方法を提供するもので
ある。
の多結晶シリコンを形成する製造方法を提供するもので
ある。
［課題を解決するための手段］
本発明の半導体装置の製造方法は、絶縁性非晶質材料上
に第１のシリコン層を形成する工程、 （ｂ）該第１の
シリコン層上に第２のシリコン層を積層する工程、 （
ｃ）該第１及び第２のシリコン層を熱処理等により結晶
成長させる工程、 （ｄ）結晶成長させたシリコン層に
半導体素子を形成する工程を少なくとも有することを特
徴とする。
に第１のシリコン層を形成する工程、 （ｂ）該第１の
シリコン層上に第２のシリコン層を積層する工程、 （
ｃ）該第１及び第２のシリコン層を熱処理等により結晶
成長させる工程、 （ｄ）結晶成長させたシリコン層に
半導体素子を形成する工程を少なくとも有することを特
徴とする。
［実施例］
第１図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＦＴ）を形成する場合を例としてい
る。
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＦＴ）を形成する場合を例としてい
る。
第１図において、 （Ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくはＳ ｉ ０２等の絶縁性非晶質材
料層等の絶縁性非晶質材料１０１上に第１の非晶質シリ
コン層１０２を形成する工程である。第１の非晶質シリ
コン層の形成方法としては、例えば、ＬＰＣＶＤ法で５
００℃〜５６０℃程度で膜厚５０八〜１０００人程度の
非晶質シリコン膜を形成する等の方法があるが、成膜方
法はこれに限定されるものではなく、５５０ ’Ｃから
６５０℃程度の熱処理による多結晶核発生密度が第２の
非晶質シリコンに比べて高い（望ましくは、１μｍ角に
結晶核１個未満程度）非晶質シリコン膜であることが重
要である。 （Ｂ）は、該第１の非晶質シリコン層１０
２上に第２の非晶質シリコン層１０３を積層する工程で
ある。第２の非晶質シリコン層の形成方法としては、例
えば、真空蒸着法で１０−５Ｐ ａ程度以下の真空度て
膜厚１００Ａ〜３０００人程度の非晶質シリコン膜を形
成する等の方法がある。
非晶質基板、もしくはＳ ｉ ０２等の絶縁性非晶質材
料層等の絶縁性非晶質材料１０１上に第１の非晶質シリ
コン層１０２を形成する工程である。第１の非晶質シリ
コン層の形成方法としては、例えば、ＬＰＣＶＤ法で５
００℃〜５６０℃程度で膜厚５０八〜１０００人程度の
非晶質シリコン膜を形成する等の方法があるが、成膜方
法はこれに限定されるものではなく、５５０ ’Ｃから
６５０℃程度の熱処理による多結晶核発生密度が第２の
非晶質シリコンに比べて高い（望ましくは、１μｍ角に
結晶核１個未満程度）非晶質シリコン膜であることが重
要である。 （Ｂ）は、該第１の非晶質シリコン層１０
２上に第２の非晶質シリコン層１０３を積層する工程で
ある。第２の非晶質シリコン層の形成方法としては、例
えば、真空蒸着法で１０−５Ｐ ａ程度以下の真空度て
膜厚１００Ａ〜３０００人程度の非晶質シリコン膜を形
成する等の方法がある。
尚、成膜方法はこれに限定されるものではなく、第１の
非晶質シリコン膜に比べて多結晶核発生密度の低い（望
ましくは、５５０℃から６５０ ’Ｃ程度の熱処理を数
十時間行っても多結晶核が発生しない）非晶質シリコン
であることが重要である。
非晶質シリコン膜に比べて多結晶核発生密度の低い（望
ましくは、５５０℃から６５０ ’Ｃ程度の熱処理を数
十時間行っても多結晶核が発生しない）非晶質シリコン
であることが重要である。
（ｃ）は、第１及び第２の非晶質シリコン層を熱処理に
より多結晶化する工程である。熱処理温度は第１及び第
２の非晶質シリコン層の成膜条件により最適条件が異な
るが、５５０℃〜６５０℃程度で２〜１０時間程度窒素
もしくはＡｒ等の不活性ガス雰囲気中て熱処理すること
で多結晶シリコン層１０４が形成される。そのメカニズ
ムは、短時間の熱処理によりまず第１の非晶質シリコン
層で結晶核が発生する、続いて、その結晶核をシードと
して第２の非晶質シリコン層が結晶化され、大粒径の多
結晶シリコン層１０４が形成される。 （Ｄ）は、多結
晶化されたシリコン層に半導体素子を形成する工程であ
る。尚、第１図（Ｄ）では、半導体素子としてＴＰＴを
形成する場合を例としている。
より多結晶化する工程である。熱処理温度は第１及び第
２の非晶質シリコン層の成膜条件により最適条件が異な
るが、５５０℃〜６５０℃程度で２〜１０時間程度窒素
もしくはＡｒ等の不活性ガス雰囲気中て熱処理すること
で多結晶シリコン層１０４が形成される。そのメカニズ
ムは、短時間の熱処理によりまず第１の非晶質シリコン
層で結晶核が発生する、続いて、その結晶核をシードと
して第２の非晶質シリコン層が結晶化され、大粒径の多
結晶シリコン層１０４が形成される。 （Ｄ）は、多結
晶化されたシリコン層に半導体素子を形成する工程であ
る。尚、第１図（Ｄ）では、半導体素子としてＴＰＴを
形成する場合を例としている。
図において、１０５はゲート電極、１０６はソース・ド
レイン領域、１０７はゲート絶縁膜、１０８は眉間絶縁
膜、１０９はコンタクト穴、１１０は配線を示す。ＴＰ
Ｔ形成法の一例としては、多結晶シリコン層１０４をパ
ターン形成し、ゲート絶縁膜を形成する。該ゲート絶縁
膜は熱酸化法で形成する方法（高温プロセス）とＣＶＤ
法もしくはプラズマＣＶＤ法等で６００℃程度以下の低
温で形成する方法（低温プロセス）がある。低温プロセ
スでは、基板として安価なガラス基板を使用できるため
、大型な液晶表示パネルや密着型イメージセンサ等の半
導体装置を低コストで作成できるほか、三次元ＩＣ等を
形成する場合においても、下層部の素子に悪影響（例え
ば、不純物の拡散等）を与えずに、上層部に半導体素子
を形成することが出来る。続いて、ゲート電極を形成後
、ソース・ドレイン領域をイオン注入法、熱拡散法、プ
ラズマドーピング法等で形成し、眉間絶縁膜をＣＶＤ法
、スパッタ法、プラズマＣＶＤ法等で形成する。さらに
、該層間絶縁膜にコンタクト穴を開け、配線を形成する
ことでＴＰＴが形成される。
レイン領域、１０７はゲート絶縁膜、１０８は眉間絶縁
膜、１０９はコンタクト穴、１１０は配線を示す。ＴＰ
Ｔ形成法の一例としては、多結晶シリコン層１０４をパ
ターン形成し、ゲート絶縁膜を形成する。該ゲート絶縁
膜は熱酸化法で形成する方法（高温プロセス）とＣＶＤ
法もしくはプラズマＣＶＤ法等で６００℃程度以下の低
温で形成する方法（低温プロセス）がある。低温プロセ
スでは、基板として安価なガラス基板を使用できるため
、大型な液晶表示パネルや密着型イメージセンサ等の半
導体装置を低コストで作成できるほか、三次元ＩＣ等を
形成する場合においても、下層部の素子に悪影響（例え
ば、不純物の拡散等）を与えずに、上層部に半導体素子
を形成することが出来る。続いて、ゲート電極を形成後
、ソース・ドレイン領域をイオン注入法、熱拡散法、プ
ラズマドーピング法等で形成し、眉間絶縁膜をＣＶＤ法
、スパッタ法、プラズマＣＶＤ法等で形成する。さらに
、該層間絶縁膜にコンタクト穴を開け、配線を形成する
ことでＴＰＴが形成される。
本発明に基づく半導体装置の製造方法で作製した低温プ
ロセスＴＰＴ （Ｎチャンネル）の電界効果移動度は、
１００〜１５００ｍ２／■・ＳｅＣであり、ガラス基板
上に高性能なＴＰＴを形成することが出来た。これは、
本発明の製造方法により、大粒径の多結晶シリコン膜が
再現性良く形成できるようになった結果可能となった。
ロセスＴＰＴ （Ｎチャンネル）の電界効果移動度は、
１００〜１５００ｍ２／■・ＳｅＣであり、ガラス基板
上に高性能なＴＰＴを形成することが出来た。これは、
本発明の製造方法により、大粒径の多結晶シリコン膜が
再現性良く形成できるようになった結果可能となった。
さらに、前記ＴＰＴ製造工程に水素ガス等を含む気体の
プラズマ雰囲気に半導体素子をさらす工程を設けると、
結晶粒界に存在する欠陥密度が低減され、前記電界効果
移動度はさらに向上する。
プラズマ雰囲気に半導体素子をさらす工程を設けると、
結晶粒界に存在する欠陥密度が低減され、前記電界効果
移動度はさらに向上する。
また、本発明は、第１図の実施例に示したＴＰＴ以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
続いて、本発明に到った技術的背景を述べる。
我々は、非晶質シリコンを大粒径の多結晶シリコンに固
相成長させる為に、非晶質シリコンの成膜方法と多結晶
化されたシリコンの膜質（結晶粒径、配向性、結晶化度
等）との関係を調べた。その結果、次のようなことが明
かとなった。
相成長させる為に、非晶質シリコンの成膜方法と多結晶
化されたシリコンの膜質（結晶粒径、配向性、結晶化度
等）との関係を調べた。その結果、次のようなことが明
かとなった。
（１）熱処理による多結晶核発生密度及び多結晶核が生
成するまでの時間は、非晶質シリコンの成膜方法によっ
て異なる。
成するまでの時間は、非晶質シリコンの成膜方法によっ
て異なる。
（２）例えば、ＬＰＣＶＤ法で形成したシリコン膜の場
合は、成膜温度５９０℃程度では非晶質相の中に粒径２
００〜３００人前後の結晶粒が存在する多結晶もしくは
微結晶シリコンになっている。従って、前記膜を６００
℃程度で熱処理しても結晶粒径の増大はほとんど見られ
ない。また、成膜温度５００℃〜５６０ ’Ｃで形成し
た膜は非晶質になっているが、６００℃程度の熱処理に
よる多結晶核発生密度及び多結晶核が生成するまでの時
間が成膜温度によって異なっていた。即ち、成膜温度５
６０℃の場合は多結晶核発生密度が高く、結晶粒径がせ
いぜい１０００Ａ程度（但し、多結晶化に要する時間は
１〜２時間程度と短い。）であっが、成膜温度を下げる
にしたがって、多結晶核発生密度は下がり、成膜温度５
４０℃では２０００〜３０００人程度の、また、成膜温
度５００℃では３０００〜５０００八程度の結晶粒径を
有する多結晶シリコンが６００℃程度の熱処理により形
成された。 （但し、多結晶化に要する時間は、成膜温
度５４０ ’Ｃでは５時間程度、成膜温度５００℃では
２０時間以上必要であった。）（３）同一成膜条件であ
っても膜厚を薄くすると、多結晶核発生密度が低くなる
傾向がある。
合は、成膜温度５９０℃程度では非晶質相の中に粒径２
００〜３００人前後の結晶粒が存在する多結晶もしくは
微結晶シリコンになっている。従って、前記膜を６００
℃程度で熱処理しても結晶粒径の増大はほとんど見られ
ない。また、成膜温度５００℃〜５６０ ’Ｃで形成し
た膜は非晶質になっているが、６００℃程度の熱処理に
よる多結晶核発生密度及び多結晶核が生成するまでの時
間が成膜温度によって異なっていた。即ち、成膜温度５
６０℃の場合は多結晶核発生密度が高く、結晶粒径がせ
いぜい１０００Ａ程度（但し、多結晶化に要する時間は
１〜２時間程度と短い。）であっが、成膜温度を下げる
にしたがって、多結晶核発生密度は下がり、成膜温度５
４０℃では２０００〜３０００人程度の、また、成膜温
度５００℃では３０００〜５０００八程度の結晶粒径を
有する多結晶シリコンが６００℃程度の熱処理により形
成された。 （但し、多結晶化に要する時間は、成膜温
度５４０ ’Ｃでは５時間程度、成膜温度５００℃では
２０時間以上必要であった。）（３）同一成膜条件であ
っても膜厚を薄くすると、多結晶核発生密度が低くなる
傾向がある。
（４）真空蒸着法もしくはプラズマＣＶＤ法で形成した
シリコン膜の場合は、ＣＶＤ法で形成した膜よりも更に
多結晶核発生密度を下げることが出来る。真空蒸着法の
場合を例にとると、１０″６Ｐａ程度以下の真空度で基
板温度１００℃程度で形成した非晶質シリコン膜を、６
００℃の熱処理を５００時間程行うことで、結晶粒径５
０００人を越える多結晶シリコンが形成された。熱処理
温度を５５０℃程度まで下げると、１μｍ以上の粒径を
有する多結晶シリコンも形成できるが、その場合、多結
晶化に要する熱処理時間は１００時間以上必要となる。
シリコン膜の場合は、ＣＶＤ法で形成した膜よりも更に
多結晶核発生密度を下げることが出来る。真空蒸着法の
場合を例にとると、１０″６Ｐａ程度以下の真空度で基
板温度１００℃程度で形成した非晶質シリコン膜を、６
００℃の熱処理を５００時間程行うことで、結晶粒径５
０００人を越える多結晶シリコンが形成された。熱処理
温度を５５０℃程度まで下げると、１μｍ以上の粒径を
有する多結晶シリコンも形成できるが、その場合、多結
晶化に要する熱処理時間は１００時間以上必要となる。
以上の結果をもとに、大粒径の多結晶シリコンを形成す
べく検討した結果が、第１図に示した本発明の製造工程
である。その技術的ポイントは、多結晶核発生密度の低
い非晶質シリコン膜と多結晶核発生密度の比較的高い非
晶質シリコン膜を積層して固相成長させることで、短時
間の熱処理で大粒径の多結晶シリコン膜を形成可能とす
る点にある。
べく検討した結果が、第１図に示した本発明の製造工程
である。その技術的ポイントは、多結晶核発生密度の低
い非晶質シリコン膜と多結晶核発生密度の比較的高い非
晶質シリコン膜を積層して固相成長させることで、短時
間の熱処理で大粒径の多結晶シリコン膜を形成可能とす
る点にある。
第１図において、 （Ａ）は第２の非晶質シリコン膜に
比べて、多結晶核発生密度が比較的貰い第１の非晶質シ
リコン膜を形成する工程である。その成膜方法としては
、前述の通り例えばＬＰＣＶＤ法で５００ ’Ｃ〜５６
０℃程度で膜厚５０人から１０００Ａ程度の非晶質シリ
コン膜を形成する方法がある。ＬＰＣＶＤ法で５９０℃
以上で多結晶シリコン膜を形成する方法も考えられるが
、結晶粒径が２００〜３００人程度と小さく、その上に
積層した非晶質シリコン膜も下地を反映して同程度の粒
径の多結晶シリコンに固相成長するため、大粒径化は困
難である。それに対して、５００℃〜５６０℃で形成し
た非晶質シリコンは多結晶核発生密度（６００℃程度の
熱処理をした場合の核発生密度）が低く、膜厚１０００
人の場合で１０００Ａ〜５０００Ａ角に１個程度の結晶
核が存在するだけであり、膜厚をさらに薄くすれば多結
晶核発生密度がさらに低下することがわかった。例えば
、ＬＰＣＶＤ法で５００℃〜５６０℃程度で５０人〜１
００人程度の非晶質シリコン膜を形成した場合は、１μ
ｍ角に１個以下の核発生密度に抑えることが出来た。
（多結晶核が発生するまでの時間は、成膜温度が高いほ
ど短くなる傾向があった。
比べて、多結晶核発生密度が比較的貰い第１の非晶質シ
リコン膜を形成する工程である。その成膜方法としては
、前述の通り例えばＬＰＣＶＤ法で５００ ’Ｃ〜５６
０℃程度で膜厚５０人から１０００Ａ程度の非晶質シリ
コン膜を形成する方法がある。ＬＰＣＶＤ法で５９０℃
以上で多結晶シリコン膜を形成する方法も考えられるが
、結晶粒径が２００〜３００人程度と小さく、その上に
積層した非晶質シリコン膜も下地を反映して同程度の粒
径の多結晶シリコンに固相成長するため、大粒径化は困
難である。それに対して、５００℃〜５６０℃で形成し
た非晶質シリコンは多結晶核発生密度（６００℃程度の
熱処理をした場合の核発生密度）が低く、膜厚１０００
人の場合で１０００Ａ〜５０００Ａ角に１個程度の結晶
核が存在するだけであり、膜厚をさらに薄くすれば多結
晶核発生密度がさらに低下することがわかった。例えば
、ＬＰＣＶＤ法で５００℃〜５６０℃程度で５０人〜１
００人程度の非晶質シリコン膜を形成した場合は、１μ
ｍ角に１個以下の核発生密度に抑えることが出来た。
（多結晶核が発生するまでの時間は、成膜温度が高いほ
ど短くなる傾向があった。
また、成膜温度が低いほど膜厚を厚くしても核発生密度
が低い傾向があった。従って、熱処理時間の短縮と膜厚
の制御性を考えると成膜温度は５３０ ’Ｃ〜５５０
’Ｃ程度が特に好ましい。）第２の非晶質シリコン膜は
第１の非晶質シリコン膜て発生した結晶核をシードとし
て結晶成長する為、上述のように核発生密度の低い非晶
質層を用いると粒径１μｍ以上の多結晶シリコンが得ら
れ、第１の非晶質シリコン層として特に適している。
が低い傾向があった。従って、熱処理時間の短縮と膜厚
の制御性を考えると成膜温度は５３０ ’Ｃ〜５５０
’Ｃ程度が特に好ましい。）第２の非晶質シリコン膜は
第１の非晶質シリコン膜て発生した結晶核をシードとし
て結晶成長する為、上述のように核発生密度の低い非晶
質層を用いると粒径１μｍ以上の多結晶シリコンが得ら
れ、第１の非晶質シリコン層として特に適している。
第１の非晶質シリコン層としては、非晶質以外に例えば
非晶質相の中に、微少な結晶領域が存在する微結晶シリ
コンであっても膜厚等を最適化して結晶核密度を低減す
れば有効である。尚、微結晶シリコンであっても微少な
結晶領域のサイズが小さくなってくると、前記の多結晶
核発生密度の比較的高い非晶質シリコンとの区別は困難
になる。
非晶質相の中に、微少な結晶領域が存在する微結晶シリ
コンであっても膜厚等を最適化して結晶核密度を低減す
れば有効である。尚、微結晶シリコンであっても微少な
結晶領域のサイズが小さくなってくると、前記の多結晶
核発生密度の比較的高い非晶質シリコンとの区別は困難
になる。
尚、第１の非晶質シリコン層の成膜方法は、ＣＶＤ法に
限定されるものではなく、プラズマＣＶＤ法、光ＣＶＤ
法、ＭＢＥ法等で形成することも可能である。例えば、
プラズマＣＶＤ法では基板温度を３００℃〜５００℃と
比較的高めに設定し形成した膜が上述に条件をよく満た
していた。第１の非晶質シリコン層は、第２の非晶質シ
リコン層と比べて多結晶核発生密度が比較的高く、短時
間の熱処理で結晶核が発生する膜であることが重要であ
る。
限定されるものではなく、プラズマＣＶＤ法、光ＣＶＤ
法、ＭＢＥ法等で形成することも可能である。例えば、
プラズマＣＶＤ法では基板温度を３００℃〜５００℃と
比較的高めに設定し形成した膜が上述に条件をよく満た
していた。第１の非晶質シリコン層は、第２の非晶質シ
リコン層と比べて多結晶核発生密度が比較的高く、短時
間の熱処理で結晶核が発生する膜であることが重要であ
る。
（Ｂ）は多結晶核発生密度の低い非晶質シリコン膜を形
成する工程である。その成膜方法としては、前述の通り
例えば真空蒸着法で１０−５Ｐ ａ程度以下の真空度で
膜厚１００人〜３０００人程度の非晶質シリコン膜を形
成する等の方法がある。
成する工程である。その成膜方法としては、前述の通り
例えば真空蒸着法で１０−５Ｐ ａ程度以下の真空度で
膜厚１００人〜３０００人程度の非晶質シリコン膜を形
成する等の方法がある。
第２の非晶質シリコン層の膜質で重要な点は、５５０℃
〜６５０℃程度の熱処理では多結晶核が発生し難いもし
くは発生するまでの時間が十分に長いことが必要である
。その為には、より規則性の少ないランダムな非晶質シ
リコン膜を形成する必要がある。具体的には、ＥＢ蒸着
法等の真空蒸着法の他に、ＭＢＥ法、プラズマＣＶＤ法
、スバ・フタ法、基板温度を５００℃程度以下に冷却し
たＣＶＤ法等で形成した非晶質シリコン膜が適している
。特に、ＥＢ法、ＭＢＥ法で基板温度２００℃程度より
も低い温度で形成した非晶質シリコン膜は、多結晶核が
発生し難く適している。
〜６５０℃程度の熱処理では多結晶核が発生し難いもし
くは発生するまでの時間が十分に長いことが必要である
。その為には、より規則性の少ないランダムな非晶質シ
リコン膜を形成する必要がある。具体的には、ＥＢ蒸着
法等の真空蒸着法の他に、ＭＢＥ法、プラズマＣＶＤ法
、スバ・フタ法、基板温度を５００℃程度以下に冷却し
たＣＶＤ法等で形成した非晶質シリコン膜が適している
。特に、ＥＢ法、ＭＢＥ法で基板温度２００℃程度より
も低い温度で形成した非晶質シリコン膜は、多結晶核が
発生し難く適している。
また、第１の非晶質シリコン上に、第２の非晶質シリコ
ン層を積層するときに第１の非晶質シリコン層上に存在
する自然酸化膜を除去した方が膜質及び結晶性の向上に
有効であることが明かとなった。第２の非晶質層を積層
する前に水素ガス雰囲気もしくは水素プラズマ雰囲気中
等で熱処理すると、第１の非晶質上の酸化膜を除去する
ことが出来る。他に、第１の非晶質層と第２の非晶質層
を真空を破らずに連続形成する方法も有効である。
ン層を積層するときに第１の非晶質シリコン層上に存在
する自然酸化膜を除去した方が膜質及び結晶性の向上に
有効であることが明かとなった。第２の非晶質層を積層
する前に水素ガス雰囲気もしくは水素プラズマ雰囲気中
等で熱処理すると、第１の非晶質上の酸化膜を除去する
ことが出来る。他に、第１の非晶質層と第２の非晶質層
を真空を破らずに連続形成する方法も有効である。
多結晶核発生密度が比較的高い第１の非晶質シリコン層
と多結晶核が発生し難い第２の非晶質シリコン層を積層
して５５０℃〜６５０℃程度の熱処理を行うと、まず、
第１の非晶質シリコン層で結晶核が発生する。 （しか
も、核発生までに要する時間は数時間程度と短い。）続
いて、第１の非晶質シリコン層で発生した結晶核をシー
ドとして第２の非晶質シリコン層が多結晶化される。第
２の非晶質シリコン層は多結晶核が発生し難いため、第
１の非晶質シリコン層で発生した結晶核以外の場所から
は結晶成長が起こり難い。その結果、前記結晶核をシー
ドとした選択的な結晶成長がなされ、大粒径の多結晶シ
リコンが形成される。
と多結晶核が発生し難い第２の非晶質シリコン層を積層
して５５０℃〜６５０℃程度の熱処理を行うと、まず、
第１の非晶質シリコン層で結晶核が発生する。 （しか
も、核発生までに要する時間は数時間程度と短い。）続
いて、第１の非晶質シリコン層で発生した結晶核をシー
ドとして第２の非晶質シリコン層が多結晶化される。第
２の非晶質シリコン層は多結晶核が発生し難いため、第
１の非晶質シリコン層で発生した結晶核以外の場所から
は結晶成長が起こり難い。その結果、前記結晶核をシー
ドとした選択的な結晶成長がなされ、大粒径の多結晶シ
リコンが形成される。
続いて、第１の非晶質シリコンもしくは第２の非晶質シ
リコンの一方のみを固相成長させた場合と比較して本発
明の特徴を述べる。
リコンの一方のみを固相成長させた場合と比較して本発
明の特徴を述べる。
本発明の目的は、大粒径の多結晶シリコンを短時間の熱
処理でしかも簡便な製造プロセスで形成する点にある。
処理でしかも簡便な製造プロセスで形成する点にある。
第２の非晶質シリコン膜のみを固相成長させた場合は、
長時間の熱処理を必要とする欠点がある。熱処理時間を
短縮するために、熱処理温度を例えば８００℃以上に上
げると、多結晶核発生密度が急激に高くなり、せいぜい
２００Ａ〜３００Ａ程度の粒径の多結晶シリコンしか得
られなくなる。
長時間の熱処理を必要とする欠点がある。熱処理時間を
短縮するために、熱処理温度を例えば８００℃以上に上
げると、多結晶核発生密度が急激に高くなり、せいぜい
２００Ａ〜３００Ａ程度の粒径の多結晶シリコンしか得
られなくなる。
また、第１の非晶質シリコン層のみでは、結晶核発生密
度を低減させるために自由に膜厚を薄くすることができ
ないが、第１の非晶質シリコン層と第２の非晶質シリコ
ン層を積層する構造を採用すると、結晶核を発生させる
第１の非晶質シリコン層の膜厚を任意に設定できる利点
がある。即ち、前述の通り同一の成膜条件であっても膜
厚を薄くするにつれて多結晶核発生密度を小さくてきる
為、例えば、第１の非晶質シリコン層を５０Ａ〜１００
Ａ程度と薄くして残りの膜厚を第２の非晶質シリコンで
形成する等も可能となる。
度を低減させるために自由に膜厚を薄くすることができ
ないが、第１の非晶質シリコン層と第２の非晶質シリコ
ン層を積層する構造を採用すると、結晶核を発生させる
第１の非晶質シリコン層の膜厚を任意に設定できる利点
がある。即ち、前述の通り同一の成膜条件であっても膜
厚を薄くするにつれて多結晶核発生密度を小さくてきる
為、例えば、第１の非晶質シリコン層を５０Ａ〜１００
Ａ程度と薄くして残りの膜厚を第２の非晶質シリコンで
形成する等も可能となる。
尚、第１図では多結晶核発生密度の比較的高い非晶質シ
リコン層上に多結晶核の発生し難い非晶質シリコン層を
積層する場合を例としたが、積層順はこの逆でもよい。
リコン層上に多結晶核の発生し難い非晶質シリコン層を
積層する場合を例としたが、積層順はこの逆でもよい。
即ち、多結晶核の発生し難い非晶質シリコン層上に多結
晶核発生密度の比較的高い非晶質シリコン層を積層して
もよい。
晶核発生密度の比較的高い非晶質シリコン層を積層して
もよい。
また、第１図では第１の非晶質層と第２の非晶質層を積
層した後で、熱処理による固相成長を行っているが、製
造工程はこれに限定されるものではなく、例えば、第１
の非晶質シリコン層を形成した後で熱処理を行い固相成
長させた後で、第２の非晶質シリコン層を積層し再び熱
処理を行い固相成長させる等の方法もある。
層した後で、熱処理による固相成長を行っているが、製
造工程はこれに限定されるものではなく、例えば、第１
の非晶質シリコン層を形成した後で熱処理を行い固相成
長させた後で、第２の非晶質シリコン層を積層し再び熱
処理を行い固相成長させる等の方法もある。
［発明の効果］
以上述べたように、本発明によればより簡便な製造プロ
セスで大粒径の多結晶シリコン膜を形成することが出来
る。その結果、絶縁性非晶質材料上に高性能な半導体を
形成することが可能となり、大型で高解像度の液晶表示
パネルや高速で高解像度の密着型イメージセンサや三次
元ＩＣ等を容易に形成できるようになった。
セスで大粒径の多結晶シリコン膜を形成することが出来
る。その結果、絶縁性非晶質材料上に高性能な半導体を
形成することが可能となり、大型で高解像度の液晶表示
パネルや高速で高解像度の密着型イメージセンサや三次
元ＩＣ等を容易に形成できるようになった。
さらに、本発明はせいぜい６５０℃程度の低温の熱処理
が加わるだけであるため、 （１）基板として安価なガ
ラス基板を使用できる。 （２）三次元ＩＣでは、下層
部の素子に悪影響（例えば、不純物の拡散等）を与えず
に上層部に半導体素子を形成することが出来る。等のメ
リットもある。
が加わるだけであるため、 （１）基板として安価なガ
ラス基板を使用できる。 （２）三次元ＩＣでは、下層
部の素子に悪影響（例えば、不純物の拡散等）を与えず
に上層部に半導体素子を形成することが出来る。等のメ
リットもある。
また、本発明は、第１図の実施例に示したＴＰＴ以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
第１図（ａ）〜（ｄ）は本発明の実施例における半導体
装置の製造工程図である。 ２〇− １０１・ １０９ ・ 絶縁性非晶質材料 第１の非晶質シリコン層 第２の非晶質シリコン層 多結晶シリコン層 ゲート電極 ソース・ドレイン領域 ゲート絶縁膜 層間絶縁膜 コンタクト穴 配線 以 上 （○） 出願人セイコーエプソン株式会社 代理人弁理士上柳雅誉（他１名） 第１図
装置の製造工程図である。 ２〇− １０１・ １０９ ・ 絶縁性非晶質材料 第１の非晶質シリコン層 第２の非晶質シリコン層 多結晶シリコン層 ゲート電極 ソース・ドレイン領域 ゲート絶縁膜 層間絶縁膜 コンタクト穴 配線 以 上 （○） 出願人セイコーエプソン株式会社 代理人弁理士上柳雅誉（他１名） 第１図
Claims (1)
- 【特許請求の範囲】 １）（ａ）絶縁性非晶質材料上に第１のシリコン層を形
成する工程、 （ｂ）該第１のシリコン層上に第２の非晶質シリコン層
を形成する工程、 （ｃ）該第１のシリコン層及び第２の非晶質シリコン層
を熱処理等により結晶成長させる工程、（ｄ）結晶成長
させたシリコン層に半導体素子を形成する工程を少なく
とも有することを特徴とする半導体装置の製造方法。 ２）絶縁性非晶質材料上に形成する第１のシリコン層が
非晶質シリコンであることを特徴とする請求項１記載の
半導体装置の製造方法。 ３）第１のシリコン層をＣＶＤ法で形成したことを特徴
とする請求項１又は請求項２記載の半導体装置の製造方
法。 ４）第１のシリコン層をＣＶＤ法で５００℃〜５６０℃
で形成したことを特徴とする請求項３記載の半導体装置
の製造方法。 ５）第１のシリコン層の膜厚が５０Åから１００Åであ
ることを特徴とする請求項４記載の半導体装置の製造方
法。 ６）絶縁性非晶質材料上に形成する第１のシリコン層が
微結晶シリコンであることを特徴とする請求項１記載の
半導体装置の製造方法。 ７）（ａ）絶縁性非晶質材料上に第２の非晶質シリコン
層を形成する工程、 （ｂ）該第２の非晶質シリコン層上に第１のシリコン層
を形成する工程、 （ｃ）該第２の非晶質シリコン層及び第１のシリコン層
を熱処理等により結晶成長させる工程、（ｄ）結晶成長
させたシリコン層に半導体素子を形成する工程を少なく
とも有することを特徴とする半導体装置の製造方法。 ８）前記の第１のシリコン層が非晶質シリコンであるこ
とを特徴とする請求項７記載の半導体装置の製造方法。 ９）前記の第１のシリコン層をＣＶＤ法で形成したこと
を特徴とする請求項７又は請求項８記載の半導体装置の
製造方法。 １０）前記の第１のシリコン層をＣＶＤ法で５００℃〜
５６０℃で形成したことを特徴とする請求項９記載の半
導体装置の製造方法。 １１）前記の第１のシリコン層の膜厚が５０Åから１０
０Åであることを特徴とする請求項７〜請求項１０記載
の半導体装置の製造方法。 １２）前記の第１のシリコン層が微結晶シリコンである
ことを特徴とする請求項７記載の半導体装置の製造方法
。 １３）（ａ）絶縁性非晶質材料上に第１のシリコン層を
形成する工程、 （ｂ）該第１のシリコン層を熱処理等により結晶成長さ
せる工程、 （ｃ）該第１のシリコン層上に第２の非晶質シリコン層
を形成する工程、 （ｄ）少なくとも該第２の非晶質シリコン層を熱処理等
により結晶成長させる工程、 （ｅ）結晶成長させたシリコン層に半導体素子を形成す
る工程を少なくとも有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223713A JP2822394B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223713A JP2822394B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272614A true JPH0272614A (ja) | 1990-03-12 |
| JP2822394B2 JP2822394B2 (ja) | 1998-11-11 |
Family
ID=16802501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63223713A Expired - Lifetime JP2822394B2 (ja) | 1988-09-07 | 1988-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822394B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| CN104716020A (zh) * | 2013-12-11 | 2015-06-17 | 东京毅力科创株式会社 | 非晶硅的结晶化方法、结晶化硅膜的成膜方法、半导体装置的制造方法和成膜装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4389359B2 (ja) | 2000-06-23 | 2009-12-24 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
-
1988
- 1988-09-07 JP JP63223713A patent/JP2822394B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318919A (en) * | 1990-07-31 | 1994-06-07 | Sanyo Electric Co., Ltd. | Manufacturing method of thin film transistor |
| CN104716020A (zh) * | 2013-12-11 | 2015-06-17 | 东京毅力科创株式会社 | 非晶硅的结晶化方法、结晶化硅膜的成膜方法、半导体装置的制造方法和成膜装置 |
| JP2015115435A (ja) * | 2013-12-11 | 2015-06-22 | 東京エレクトロン株式会社 | アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2822394B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
| TW293949B (ja) | ||
| JPH02275641A (ja) | 半導体装置の製造方法 | |
| JP2638869B2 (ja) | 半導体素子の製造方法 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JPH02283036A (ja) | 半導体装置の製造方法 | |
| JPH04152624A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0322540A (ja) | 半導体装置の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JPH07249574A (ja) | 半導体作製方法および薄膜トランジスタ作製方法 | |
| JP3333187B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JPH02213123A (ja) | 半導体装置の製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JPH01276616A (ja) | 半導体装置の製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPH02174218A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |