JPH027292A - Ｅｅｐｒｏｍのワードラインを荷電する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業−にの利用分野 本発明は、一般に、プログラム式のメモリに係り、より
詳細には、低い電圧レベルで動作することのできるプロ
グラミング回路に係る。

従来の技術 Ｐ　ＲＯＭやＥＥＰＲＯＭのような電気メモリをプログ
ラミングする場合には、２０ボルト程度のプログラミン
グ電圧が必要である。Ｆ　ＲＯＭ装置の場合には、外部
電源が使用される。然し乍ら、ＥｒＥ　Ｐ　ＲＯＭのプ
ログラミングは、典型的に５ボルトのチップ作動電圧を
使用し、チップ内の高電圧発生回路が所要のプログラミ
ング電圧を発生するようにして行なわれる。プログラミ
ング作動モードにおいては、電荷ポンプを用いることに
より、選択されたワードラインが順次にプログラミング
電圧レベルに上昇される。これについては、ブラームハ
ット氏の［低電力デコーダ回路（Ｉ、Ｏｖｋ・ＰＯｌｌ
ＩｅｒＤｅｃｏｄｅｒ　Ｃ１ｒｃｕｉｔ）」と題する米
国特許第４，４４２．４８１号、及びガプタ氏の「半導
体メモリアレイにおいてワードラインにプログラミング
電圧を供給する電荷ポンプ（Ｃｈａｒｇｅ　Ｐｕｍｐ　
ｆｏｒ　Ｐｒｏｖｉｄｉｎｇ　Ｐｒｏｇｒａｍｍｉｎｇ
　Ｖｏｌｔａｇｅ　ｔｏ　ｔｈｅ　Ｗｏｒｄ　Ｌｌｎｅ
ｓ　ｉｎａ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｍｅｍｏｒ
ｙ　Ａｒｒａｙ）　Ｊ　と題する米国特許筒４，５１１
，８１１号を参照されたい。

ＥＥＰＲＯＭ装置をバッテリソースから動作することが
所望されるようになってきた。然し乍ら、バッチリソー
スから得られるのは、５ボルトのＶｃｃではなくて約２
．２ボルトのＶｃｃに過ぎない。低いＶｃｃを用いた場
合、回路の動作は禁１１．されないが、ＥＥＰＲＯＭ装
置のプログラミング（電荷ボンピング）は影響を受ける
。前記ブラームハット及びガプタ氏の特許に開示された
装置の場合、エンハンスメントモードのトランジスタが
使用され、このようなトランジスタはスレッシュホール
ド電圧が約１．５ボルトである。２つのこのようなトラ
ンジスタがＶｐｐ回路に直列に効果的に接続され、従っ
て、動作には少なくとも３ボルトを必要とし、これは、
バッテリ電源を用いて得られる２、２ボルトよりもかな
り上である。

発明の構成 そこで、本発明の目的は、２．２ボルト程度の低いＶｃ
ｃを供給するバッチリソースから作動することのできる
ＥＥＰＲＯＭ装置を提供することである。

本発明の特徴は、Ｅ　Ｅ　Ｐ　ＲＯＭの電荷ポンプ回路
にネーティブモードのトランジスタを使用したことにあ
る。

本発明の別の特徴は、電荷ポンプ回路のネーティブモー
ドのトランジスタと共に使用するバイアス手段であっ゛
て、そのネーティブモードのトランジスタが空乏モード
で作動するのを防止するようなバイアス手段にある。

簡単に述べると、アドレス回路によってプログラミング
のために作動されるワードラインは、第１及び第２の直
列接続されたネーティブモードのトランジスタ（即ち、
約Ｏボルトのスレッシュホールド）を通して、プログラ
ミング電圧Ｖｐｐに接続される。第１トランジスタの端
子はワードラインに接続され、第２トランジスタの端子
はプログラミング電圧に接続され、そして第１及び第２
トランジスタの共通の端子は、これら第１及び第２トラ
ンジスタが空乏モードで作動するのを防止するようにバ
イアスされる。第１及び第２トランジスタのゲートは、
電荷ポンプキャパシタの一方の端子（電荷ポンプノード
）に接続され、該電荷ポンプキャパシタの他方の端子は
クロック電圧に接続される。作動されたワードラインは
、このワードラインかはゾ電荷ポンプキャパシタの一方
の端子の電圧になるまで第１及び第２のトランジスタを
通して増分的に荷電される。

電荷ポンプキャパシタの電荷ポンプノード、即ち一方の
端子は、第３及び第４の直列接続されたネーティブモー
ドのトランジスタを通してプログラミング電圧に接続さ
れる。第３トランジスタの端子は電荷ポンプキャパシタ
に接続され、第４トランジスタの端子はプログラミング
電圧に接続され、そして第３及び第４トランジスタの共
通の端子は、これら第３及び第４トランジスタが空乏モ
ードで作動するのを防止するようにバイアスされる。第
３及び第４トランジスタのゲートは、ワードラインに接
続されていて、電荷ポンプキャパシタの一方の端子かは
Ｓ゛ワードライン電圧まで周期的に荷電されるようにな
っている。その後、クロックが高レベルになったときに
、キャパシタの一方の端子の電荷が、２．２ボルト程度
の電圧だけワードライン電圧よりも」二昇即ちポンプさ
れる。この上昇された電圧は第１及び第２トランジスタ
のゲートに接続され、これにより、トランジスタを導通
させ、そしてワードラインを電荷ポンプキャパシタの一
方の端子の電圧にはＳ゛等しい値まで増分的に荷電させ
る。

１つの実施例において、上記バイアス手段は、ネーテイ
ブ即ちエンハンスメントモードのトランジスタ装置ダイ
オードを含んでおり、これらダイオードは、第１及び第
２トランジスタと第３及び第４トランジスタの共通の端
子にＶｃｃを接続し、ワードラインがプログラムされな
いときにこれらトランジスタが空乏モードで作動するの
を防止し、ひいては、アースされた非選択のワードライ
ンにｖｐｐが短絡するのを防止する。

本発明、その目的及び特徴は、添付図面を参照した以下
の詳細な説明から容易に明らかとなろう。

実施例 第１図は、本発明によるプログラミング回路の１つの実
施例を示す電気回路図である。ワードライン１０は、１
２で一般的に示すデコード回路によってプログラミング
するために選択される。

デコード回路は、前記のブラームハット及びガプタ氏の
特許に開示されたような従来のものであり、選択されな
かったワードラインはアースされ、そして選択されたワ
ードラインは、プログラミング電圧Ｖｌ）ｌ）まで荷電
できるようにされる。ワードラインのキャパシタンスＣ
Ｗｌ、は、破線で示されている。プログラミング電圧は
ＥＥＰＲＯＭ内の通常の回路によって発生され、該回路
の供給電圧Ｖｃｃから導出される。この回路のキャパシ
タＣにまたがってプログラミングクロックが加えられる
。キャパシタＣは、エンハンスメントモードのトランジ
スタ即ちネーティブなトランジスタである。

ネーテイブなトランジスタＴＩ及びＴ２は、ワードライ
ン１０とプログラミング電圧■ｐｐとの間に直列に接続
されそしてトランジスタＴ３及びＴ４はキャパシタＣの
一方の端子とプログラミング電圧Ｖｐｐとの間に直列に
接続される。トランジスタＴＩ及びＴ２のゲートはキャ
パシタＣの電荷ポンプ端子に接続され、そしてトランジ
スタＴ３及びＴ　４のゲートはワードライン１０に接続
され°Ｃいる。エンハンスメントモードのトランジスタ
Ｔ５はキャパシタＣの電荷ポンプ端子とワードラインＩ
Ｏとの間に接続され、ワードラインがプログラミング電
位ｖｐｐまで荷電されな゛かったときに蓄積電荷を放出
し尽くす。

ネーティブトランジスタＴ１ないしＴ４には小さな電圧
降下があるので（温度によって０．２ないし０．７ボル
ト程度）、これらトランジスタはＶｃｃが＋２ボルト程
度であるときでも荷電回路において動作することができ
る。というのは、直列接続された一対のトランジスタ間
に生じる電圧降下は０．４ないし１．４ボルトだからで
ある。

ネーティブトランジスタを電荷ポンプ回路に使用する場
合の潜在的な問題は、トランジスタが空乏モードで作動
することがあり、従って、選択されなかったワードライ
ンとＶｌ）ｌ）との間に短絡が生じることである。本発
明の１つの特徴によれば、ネーティブトランジスタのこ
のような空乏モードの動作を防止するために電圧バイア
ス手段が設けられている。これは、Ｖｃｃをネーティブ
トランジスタダイオードを通してトランジスタＴ１及び
Ｔ２の共通の端子と、トランジスタＴ３及びＴ４の共通
の端子とに接続することによって達成される。

従って、ワードライン１０がアースされたときには、ト
ランジスタＴ２及びＴ４がオンになることができず、こ
れにより、ＶｐＩ）がワードラインに短絡されることも
ないしキャパシタＣの一方の端子に印加されることもな
い。　トランジスタＴ６及びＴ７は、ネーティブ装置と
いうよりもむしろエンハンスメントモード装置であり、
これは、ネーティブトランジスタがトランジスタソース
のＶｃｃで空乏モードになるという問題を解消するもの
である。

プログラミングモード中には、ワードライン１０がＶｐ
Ｉ）のプログラミング電荷を発生することができる。キ
ャパシタＣはトランジスタＴ１及びＴ　２のゲートをバ
イアスし、これにより、ワードライン１０は該ライン上
に全プログラミング電荷が発生するまでＶｐｐからの電
荷を増分的に受けられるようにされる。クロックが高レ
ベルであるときには、電圧ＶｃｃがキャパシタＣ間に印
加され、ノード１４の電圧をはゾ増分Ｖｃｃだけワード
ライン１０上の電圧より高くポンプアップする。これに
より、トランジスタＴ】及びＴ　２がオンにされ、ワー
ドライン１０に電荷を供給する。やがて、これらトラン
ジスタのゲート／ソース電圧Ｖｇｓがこれらトランジス
タのスレッシュホールドに等しいか又はそれより小さく
なり、トランジスタがオフに切り換えられる。その後、
クロックがオフになった状態で、ワードライン１０の電
圧がトランジスタＴ３及びＴ４のゲートに印加され、こ
れらトランジスタを導通させる。ｖｐｐからの電荷がノ
ード１４に加えられ、ノード１４をはシワ−ドライン１
０の電圧まで上昇させる。その後、高レベルになったと
きに、ノード１４上の電圧が再び増分ｖｃｃだけポンプ
アップされ、従って、再びトランジスタＴ１及びＴ２を
導通させ、ワードライン１０上の電圧をはゾ増分Ｖｃｃ
だけ増加させる。ワードライン及びノード１４のこの増
分的な荷電は、ワードライン１０上に全プログラミング
電圧ｖｐｐが発生されるまで続く。このとき、ワードラ
イン及びビットラインによって選択されたＥＥＰＲＯＭ
セルをプログラミングすることができる。

第２図は、トランジスタの良好な作動余裕を与える別の
実施例の回路図である。この回路は、第１図の回路と同
様であり、そして同様の素子は、同じ参照番号で示され
ている。この実施例においては、バイアストランジスタ
Ｔ６及び′「７のゲート電圧がワードラインからインバ
ータ２０を経て供給される。従って、ワードラインがア
ースされたときには、トランジスタＴ６及びＴ７が導通
され、トランジスタＴ２及びＴ４の空乏モード動作を防
止するためのバイアス電圧を発生する。然し乍ら、選択
されたワードライン１０の場合には、インバータ２０の
出力が○Ｖ　ＯＨであり、トランジスタＴ６及びＴ７に
対する負のソース／ゲートバイアスを与え、これにより
、トランジスタを非導通にさせる。

この解決策の利点は、ネイティブ装置１゛２が空乏モー
ドで作動するときにはトランジスタＴ６もそのようにな
り、そしてワードラインがプログラミングに選択されな
いときにはトランジスタＴｌ及びＴ２の共通のノードに
全Ｖｃｃ電圧が印加されてトランジスタＴ　２を非導通
にす゛ることである。

ワードラインがプログラミングに選択されたときには、
インバータ２ｏを経て印加されるバイアス電圧がゼロボ
ルトに達し、トランジスタ′「５を非導通にする助けを
する。然し乍ら、トランジスタＴ２がエンハンスメント
モードで作動するときには、トランジスタＴ１及びＴ２
の共通のノードにより低い電圧しか必要とされず、それ
故、たとえネーティブトランジスタＴ５がある程度の電
圧を失う場合でも、偶発的な導通が生じることはない。

第３図は、第２図の変形を示す本発明の別の実施例の回
路図である。この場合も、同様の素子が同じ参照番号で
示されている。この実施例では、ドレイントランジスタ
Ｔ５がネイティブなトランジスタであり、そのゲートは
、第２図のトランジスタＴ５及びＴ６の場合と同様にワ
ードラインｌＯからインバータ２０を経てバイアス電圧
を受は取るように接続される。

本発明の更に別の実施例（図示せず）においては、トラ
ンジスタＴＩ及びＴ２の共通のノードをトランジスタＴ
３及びＴ４の共通のノードと接続することによりトラン
ジスタＴ６又はトランジスタＴ７のいずれかを除去する
ことができる。然し乍ら、トランジスタＴ３が空乏モー
ドで作動する場合には潜在的な問題が発生する。という
のは、１４の接続電圧がトランジスタＴ３及びＴ４の共
通のノードに達し、ひいては、トランジスタＴＩ及びＴ
２の共通のノードに達するからである。これにより、ト
ランジスタＴ２がオフになり、このスイッチ作用によっ
て動作が停止する。

以上、ＥＥＰＲＯＭ装置を低い作動電圧Ｖｃｃでプログ
ラミングするのに用いる改良されたプログラミングスイ
ッチについて説明した。特定の実施例について本発明を
説明したが、これは本発明を解説するものに過ぎず、本
発明をこれに限定するものではない。特許請求の範囲に
規定した本発明の精神及び範囲から逸脱せずに種々の変
更や修正がなされ得ることが当業者に明らかであろう。

【図面の簡単な説明】

第１図は、本発明の一実施例により構成されたＥＥＰＲ
ＯＭ装置及びプログラミングスイッチの電気回路図、 第２図は、本発明の別の実施例により構成されたＥＥＰ
ＲＯＭ装置及びプログラミングスイッチの電気回路図、
そして 第３図は、本発明の更に別の実施例により構成されたＥ
ＥＰＲＯＭ装置及びプログラミングスイッチの電気回路
図である。 １０・・・ワードライン １２・・・デコード回路 Ｔ１〜Ｔ７・・・トランジスタ

Claims (6)

【特許請求の範囲】
1. （１）ＥＥＰＲＯＭ装置のワードラインを荷電する回路
   において、 ワードラインと、 上記ワードラインに作動的に接続されたデコード手段で
   あって、上記ワードラインがプログラミングに選択され
   ないときには上記ワードライン上の電荷の蓄積を防止し
   そして上記ワードラインがプログラミングに選択された
   ときには上記ワードライン上の電荷の蓄積を許容するた
   めのデコーダ手段と、 プログラミング電圧（Ｖｐｐ）のソースと、クロック電
   圧電圧のソースと、 第１及び第２の端子を有していて、上記第１の端子が上
   記クロック電圧ソースに接続されそして上記第２の端子
   が電荷ポンプノードを画成するような容量手段と、 上記プログラミング電圧のソースと上記ワードラインと
   の間に直列に接続された第１及び第２のネイテイブな電
   界効果トランジスタであって、これら第１及び第２のト
   ランジスタは共通の端子を有していると共に、各トラン
   ジスタがゲート電極を有しているような電界効果トラン
   ジスタと、上記電荷ポンプノードを上記第１及び第２の
   トランジスタの上記ゲート電極に接続する手段と、上記
   プログラミング電圧のソースと上記電荷ポンプノードと
   の間に直列に接続された第３及び第４のネイティブな電
   界効果トランジスタであって、これら第３及び第４のト
   ランジスタは共通の端子を有していると共にその各々が
   ゲート電極を有しているような電界効果トランジスタと
   、上記ワードラインを上記第３及び第４トランジスタの
   ゲート電極に接続する手段と、 上記第１及び第２トランジスタの共通の端子と、上記第
   ３及び第４トランジスタの共通の端子とに接続されて、
   上記ワードラインが選択されなかったときに上記トラン
   ジスタの導通を防止するためのバイアス手段とを具備す
   ることを特徴とする回路。
2. （２）上記バイアス手段は、電圧（Ｖｃｃ）と上記第１
   及び第２のトランジスタの共通の端子との間に接続され
   た第５のネイティブトランジスタダイオードと、電圧（
   Ｖｃｃ）と上記第３及び第４のトランジスタの共通の端
   子との間に接続された第６のネイティブトランジスタダ
   イオードとを備えている請求項１に記載の回路。
3. （３）上記ワードラインが選択されないときに上記電荷
   ポンプノードの電荷を消散するために上記ワードライン
   と上記電荷ポンプノードとの間に接続されたトランジス
   タ手段を更に備えた請求項１に記載の回路。
4. （４）電荷ポンプノードを使用してプログラム電圧ソー
   スからワードラインに増分的にプログラミング電圧を発
   生するＥＥＰＲＯＭ装置のための電荷ポンプ回路におい
   て、可変回路電圧Ｖｃｃで動作できるスイッチが、 上記プログラミング電圧のソースと上記ワードラインと
   の間に直列に接続された第１及び第２のネイティブな電
   界効果トランジスタであって、これら第１及び第２のト
   ランジスタは共通の端子を有していると共に、各トラン
   ジスタがゲート電極を有しているような電界効果トラン
   ジスタと、上記電荷ポンプノードを上記第１及び第２の
   トランジスタの上記ゲート電極に接続する手段と、上記
   プログラミング電圧のソースと上記電荷ポンプノードと
   の間に直列に接続された第３及び第４のネイティブな電
   界効果トランジスタであって、これら第３及び第４のト
   ランジスタは共通の端子を有していると共にその各々が
   ゲート電極を有しているような電界効果トランジスタと
   、上記ワードラインを上記第３及び第４トランジスタの
   ゲート端子に接続する手段と、 上記第１及び第２トランジスタの共通の端子と、上記第
   ３及び第４トランジスタの共通の端子とに接続されて、
   上記ワードラインが選択されなかったときに上記トラン
   ジスタの導通を防止するためのバイアス手段とを具備す
   ることを特徴とするスイッチ。
5. （５）上記バイアス手段は、電圧（Ｖｃｃ）と上記第１
   及び第２のトランジスタの共通の端子との間に接続され
   た第５のネイティブトランジスタダイオードと、電圧（
   Ｖｃｃ）と上記第３及び第４のトランジスタの共通の端
   子との間に接続された第６のネイティブトランジスタダ
   イオードとを備えている請求項４に記載のスイッチ。
6. （６）上記バイアス手段は、電圧（Ｖｃｃ）と上記第１
   及び第２トランジスタの共通の端子との間に接続された
   エンハンスメントモードのトランジスタダイオードと、
   電圧（Ｖｃｃ）と上記第３及び第４トランジスタの共通
   の端子との間に接続された第７のエンハンスメントモー
   ドトランジスタダイオードとを備えている請求項４に記
   載のスイッチ。