JPH0273779A - 色補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、カラー複写機やプリンタ等、中間調を含むフ
ルカラーを生成する装置において、原稿の色調を忠実に
再現するための色補正回路に関する。

（従来技術） 従来から、カラー印刷、カラーテレビ、カラー複写機等
の分野で、色補正について数多くの方法が提案されてお
り、その１つとして、テーブルメモリを用いて入力のＢ
ＧＲ系から出力のＹＭＣ系へ直接変換する方法がある。

しかし、ＢＧＲ系３色信号を、必要とする濃度段階の分
解能でそれぞれにデジタル信号に変換した時の情報量は
非常に多く、従ってテーブルメモリの客ｍが莫大となり
、コストが非常に高くなる。

例えば、入力ＢＧＲ各色に対し８ビツトを割りあて、出
力ＹＭＣＫ各色が８ビツトで出力されるとすると、２Ｚ
’Ｘ４バイトのメモリーが必要となってしまい実用的で
はない。

そこで、テーブルメモリを用いて色補正を行なう場合の
メモリ容量削減の方法として、従来は補間を用いる′方
法が主に検討されてきた。即ち、入力信号の上位ビット
をアドレスとした色補正メモリを用いることによってメ
モリ容量を削減し、粗くなった分を下位ビットを用いた
補間回路によって補正しようとする方法であるが、それ
でもメモリ容１の削減は十分でなかった。

（発明が解決しようとする課ｍ） 本発明は、上記問題点を解決するものであって、色補正
の精度を落とすことなく、より少ない容量のテーブルメ
モリを用いて色補正を行う色補正回路を提供することを
目的とするものである。

本発明は、上記目的を達成するために、出力装置の色再
現範囲に着目した。

色補正装置の入力としては、ＢＧＲ％Ｌ＊　ａ＊　ｂ＊
ＨＶＣ等いくつかが考えられるが、　ここではＬ”ａ１
１ｂ″入力の場合を例にとって説明する。

第６図は、ある出力装［ａの色再現範囲を示している。

第６図は、Ｌ”＝２０〜８０　（１０間隔）の等平面で
、出力装置の色再現範囲を切った時の外郭をａ　＊　ｂ
　＊色度図上に実線で表示したもので各閉ルーズの内側
が色再現範囲である。ここで注目すべきは、各Ｌ・等平
面で切った時の外郭は変形した４辺形に近（、又Ｌ”の
レベルによってその形が、様々である点である。従って
、立体的に考えて、この色再現範囲に外接し、かつ各面
がＬｌ）ａｍ而、ａ　ｍ　−ｂ　６面、ｂ”−Ｌ”面に
平行な直方体を想定した場合、その体積Ｖ”は、出力装
置の色再現範囲の体積Ｖに比べ大きいものになってしま
う。その概念図を第７図に示す。

通常のテーブルメモリによる色補正装置ａ１補間無しの
例を第８図に示したが、この場合は、第７図の直方体に
対応したＹＭＣＫ％のデータを全て持つことに対応し、
出力の色再現範囲外、つまりｖ’　−ｖに対応するｍの
データを余分にメモリしていることになる。

更に、出力の色再現範囲に比べて、入力の範囲がより広
い場合は、外接直方体よりもより大きい直方体（体積を
■”とする■”＞Ｖ）に対応した入力データが入ってく
ることになり、ｖ”−ｖに対応する量のデータを余分に
メモリしていることになる。

本発明は、この余分なメモリに着目して、色補正メモリ
の容量を減らそうというものである。第６図に示した出
力装置の特性の場合は、Ｖ′に関してでも（Ｖ’−Ｖ）
／Ｖ’　＝７７％のメモリ容１の削減が見込まれ、■”
を考えれば削減率は更に大きくなる。

以上は、Ｌ１１８０ｂ１１の入力の場合で説明したが、
ＢＧＲ，Ｌ”Ｈ”Ｃ”、ＨＶＣ等の他の入力の場合でも
削減率は異るが同様のことが言え、例えば、ある入力装
置からのＢＧＲｉＱ度を直接入力した場合は、（Ｖ’−
Ｖ）／Ｖ’　＝６５％という算出結果が出ている。

（課厘を解決するための手段） 本発明は、第１図に示すように、第１の表色系の色を表
わす３つの入力信号の内の２つをアドレスとして入力し
、出力装置の色再現範囲を考慮してあらかじめ定められ
た起点アドレスを出力する起点アドレス生成メモリ２と
、その起点アドレス生成メモリ２の出力と他の１つの入
力信号の和を求める加算器３と、その加算器３の出力を
アドレスとして入力し、第２の表色系の色を表わす信号
を出力する色補正メモリｌとををする。

また、本発明は他の態様によれば、第３図に示すように
、第１の表色系の色を表わす３つの入力信号の内の２つ
の入力信号の一定数ｍの上位ビットをアドレスとして入
力し、出力装置の色再現範囲を考慮してあらかじめ定め
られた起点アドレスを出力する起点アドレス生成メモリ
２と、起点アドレス生成メモリ２の出力と他の１つの入
力信号の一定数ｍの上位ビットの和を求めるアドレス加
算器３と、そのアドレス加算器３の出力をアドレスとし
て入力し、第２の表色系の色を表わす信号の一部を出力
する色補正メモリ１と、第１の表色系の色を表わす３つ
の入力信号から一定数ｍの上位ビットを除いた残りの下
位ビット！と前記アドレス加算器の３出力を入力し、ｈ
１１間用の補正量を出力する補間用回路５と、色補正メ
モリ１の出力と補間用回路５の出力を加算し、第２の表
色系の色を表わす信号を出力するｈｉｒ間信号加算器６
−１〜６−４とを育する。

更に、本発明の他の態様によれば、第４図および第５図
に示すように、前記２つの態様の色補正回路において、
色補正回路の出力に接続される出力装置の色再現範囲外
の色に対応する入力信号があったとき、これを出力装置
の色再現範囲内の色に対応する信号に変換する手段を有
する。

その変換手段は、起点アドレス生成メモリ２を、出力装
置の色再現範囲外の色に対応する第１の表色系の色を表
わす２つの入力信号に対しては、色再現範囲外の色を色
再現範囲内の色に代替するよう構成することと、第１の
表色系の色を表わす２つの入力信号に対応して、他の１
つの入力信号の取り得る上限と下限を定める信号を出力
する最大最小メモリ７を設けることとと、他の１つの入
力信号と最大最小メモリ７の前記上限下限の出力とを比
較し、他の１つの入力信号が前記上限下限の範囲外のと
き範囲内の値に代替する比較器８，９とを設けることに
よって実現される。

（作　用） 本発明の動作原理を、第２図及び第１表を用いて説明す
る。

第２図（ａ）〜（ｄ）は、本発明の詳細な説明するため
に想定した出力装置の色再現範囲と第１第１表 ’、Ｓ（，３） Ｕ 第１ノ３Ｑｌ克き 表によって割当てたアドレスをを示している。図中、斜
線で示した部分が、各Ｌ”のレベルにおける色再現範囲
であり、その中の数字は割当てたアドレスを示している
。この場合は、Ｌ　”　ａ　”　ｂ　”共各２ビットを
仮定した。従って、従来の第８図の方法の場合の色補正
メモリの入力アドレスは、　２２×３＝６４必要となる
。この様子を、第１表の左側に示す。

次に、本発明の場合は、ａ拳り″を入力とするテーブル
メモリからＬ９の起点アドレスを生成して、Ｌ月こ加算
すると、第１表右側に示したようになる。

第１表右側の数字の内、カッコで示した部分は後で実施
例の説明のときに用いるので、ここではぎ！１（視して
よい。

順を追って説明すると、まず、（ａ”　　ｂ“）＝（０
，Ｏ）と（ａ”　　ｂ”）＝　（０，１）は出力装置ａ
の色再現範囲外なので、それに該当する信号は入力して
こないと考え、色補正メモリアドレスは必要ない。最初
に必要となるのは、（ａｌｌ　ｂ＊Ｌ”）＝　（０，２
，２）の点である。この場合、色補正メモリのアドレス
をＯとするために、Ｌ″起点アドレスを生成させるメモ
リには、−２を記憶させておけばよい。なぜなら、色補
正メモリアドレス＝Ｌ″起点アドレス＋Ｌ８値 という関係にあるからである。

次に必要となるのは、（ａ申　ｂ”　　Ｌ“）：（０，
３，２）の場合であり、この時のＬ！起点アドレスは−
１にしておけば、色補正メモリのアドレスはｌとなる。

この様にして順次、出力装置の色再現範囲を見て、必要
な部分のみの色補正メモリのアドレスを■ずつ増加して
いくよう　Ｌ　Ｉ起点アドレスを決定しておけばよい。

この場合は、従来例の場合、色補正メモリのアドレスが
６４個必要だったのに対し、本発明では２６個に減らす
ことができることになる。色補正メモリに必要なアドレ
スが減れば、その分色補正メモリの容量が減るので、大
幅なメモリボ削減となる。Ｌ＊起点アドレス生成のメモ
リが増えるが、この場合でもたかだか１６アドレスのメ
モリであり、入力のビット数が増えれば色補正メモリの
削減量に比べて問題とならなくなる。

また、本発明は色補正メモリを第２の表色系の上位と一
部　）のみを出力するよう構成し、下位ビットは補間に
より生成する色補正回路に適用することが可能であり、
この場合には補間によるメモリ容量の削減とアドレス起
点生成によるメモリの削減とが相俟って、−層のメモリ
８舟の削減が可能となる。

また、本発明は、出力装置の色再現範囲内に飽和させる
という機能の一部を、起点アドレス生成メモリに兼用さ
せることができ、その分回路描成が簡易化できる。

（実施例） 第３図は本発明の第１の実施例を示すものである。入力
のａｌｌ　ｂ＊の各ｍビットを、アドレス生成メモリ２
のアドレスとして入力し、出力の　Ｌ″起点アドレスと
Ｌ”　ｍビット入力とを加算器３で加算して、色補正メ
モリｌのアドレスとして入力させる構成となっている。

Ｌ　＊　　ａ　牟ｂ　傘　の場合、Ｌ＊の入力範囲は、
ａｌｌ　　ｂ傘の入力範囲に比べて狭いので、Ｌ″　を
他より１ビット減らしても問題は無い。圧縮率は、先に
述べたように約２３％以下なので、色補正メモリ１のア
ドレスは少なくとも２ビット減らすことができる。また
、色補正メモリの出力は、通常はＹＭＣＫ％であるが、
ＹＭＣ％だけを出力として、Ｋ％は他の方法で生成して
も差しつかえない。

この実施例の動作は、先に述べた動作原理とほぼ同じな
のでここでは省略し、相違点のみを述べる。

相違点は、動作原理の説明では、色補正メモリのアドレ
スが小さいうちは　ｌ、　１１の起点アドレスとして負
の符号を持ったものがあったが、ここでは、正の符号の
ものしか持たないという点である。負の符号を持つと、
起点アドレス生成メモリの出力ビツト数がｌビット増え
てしまい、起点アドレス生成メモリの容量が増えると共
に、加算器もそれだけ多いビット数を計算できるものが
必要となる。

そこで、最初のＬ”起点アドレスを０にセットすること
にする。これにより、最初の色補正メモリの入力アドレ
スが０から始まらないことになるが、Ｌ拳ａＩＩｂ１１
の入力ビット数が増えれば、例えばｍ≧４位になれば、
この無駄は、色補正メモリの総アドレス約２＋ｏに比べ
、高々Ｍａｘ２’程度なので、無視できる量となり、問
題は生じない。

第３図は、本発明の第２の実施例を示すブロック図であ
る。第１図に示した第１の実施例と異なる点は　Ｌｍａ
＊ｂ＊入力の内、各上位ｍビットのみに第１の実施例の
起点アドレス生成によるメモリ容量節減の技術を適用し
、下位１ビツトは補間用回路５を通して最後に補正量を
ＹＭＣ（Ｋ）％に加算している点である。即ち、アドレ
ス生成メモリ２はａｍの上位ｍビットとｂ”の上位ｍビ
ットによりＬ傘起点アドレス３ｍ−２ビツトを取り出す
ルックアップテーブルとして構成され、アドレス生成メ
モリ２により得られたＬ”起点アドレスとＬ１１アドレ
スの上位ｍビットを加算器３により加算して色補正メモ
リ１に対するアドレスを得る。色補正メモリ１はＹＭＣ
（Ｋ）％の上位ビットを格納しており、加算器３の出力
するアドレスに基づいて対応する値が読み出される。補
間用回路５はａｏｂ”　　Ｌ”の各下位ｌビットと加算
器３の出力とにより補間用の補正量を出力し、そのｈ「
正１は加算器６−１〜６−４により色補正メモリ１の出
力と加算され、補間されたＹＭＣ（Ｋ）％が得られる。

この場合、上位ビットによってＲ１ｉ間のやり方が影響
を受けるので、補間用回路３の入力として、色補正メモ
リｌの入力と同一の信号を加えている。

この信号は、先に述べた様に、すでに少なくとも２ビツ
ト減少しているので、補間用回路３もテーブルメモリで
構成するとした場合は、補間用メモリ容量も少なくとも
１／４に減少することになる。

従って、補間の有無にかかわらず、トータルのメモリ容
量は少なくとも１／４に減徴するという利点は変りない
ものである。

また、第１図、および第３図の実施例は共に、ａ１１ｂ
＠からＬ”の起点アドレスを生成する場合を示したが、
Ｌ”ａ”ｂ”の組み合せはこれに限定されることはなく
、任意の組み合せでよい。例えば、Ｌ傘ａ中よりｂ拳の
起点アドレスを発生させてもよ（、この場合Ｌ”を他よ
り１ビット減らしたとすれば、アドレス生成メモリの容
量が１／２になるという利点もある。

更に、入力は（、＊ａ＊ｂ傘の組に限定されるわけでは
な々、Ｌ”Ｈ”Ｃ”、ＢＧＲ，ＨＶＣ等、他の色を表わ
す３つの変数であってもよいことは、本発明の原理から
して明らかなことである。

第４図に本発明の更に他の実施例（第３の実施例）を示
す。これは、第１図および第３図に示したような第１お
よび第２の実施例が、入力データとして、出力の色再現
範囲内のデータしか入ってとないことを想定していたの
に対し、第４図の実施例は、出力の色再現範囲外のデー
タが入って来てもよかようにしたという点で異っている
。つまり、任意のデータが入って来ても、出力装はの色
再現範囲内に変換してしまう機能が追加されている。こ
の動作について、再び第２図（ａ）〜（ｄ）、および第
１表に基づいて、原理を説明する。

まず、色再現範囲内の入力データに関しては、第５図と
第３図の結果は全く同一である。例えば、第１表で、（
ａ傘　ｂ拳　Ｌ傘）＝　（０，２，２）の場合、アドレ
ス生成メモリ２の出力であるＬ＄起点アドレスは、−２
が出力される。これと共に、最小最大生成メモリ７から
は、（ａｅ　ｂ・）＝（０，２）に対応するＬ′′のＭ
ａｘとＭｉｎ即ちＬ”Ｍ　１ｎ＝２、Ｌ”Ｍａｘ＝２が
出力され、比較器８．９で比較されて、Ｍ　＋　ｎとＭ
ａｘの値の間に飽和させた修正し＊が出力されるが、色
再現範囲内のデータに関しては入力し＊と修正Ｌ”は当
然等しくなり、よって、Ｌ拳起点アドレスと修正し＃を
加算した結果は、第３図の実施例と同じになる。

次に、色再現範囲外の入力データ、例えば第１表で、（
ａｌｌ　ｂ傘、Ｌ”）＝　（０，０、Ｏ）の場合につい
て説明する七、まず起点アドレス生成メモリ２からは、
出力したい色再現域内のデータと同一の（ａ”　　ｂ◆
）＝（１，０）と同一になるように出力したいと仮定し
たので、−１とした。これと共に、最小最大生成メモリ
７からは、（８１１ｂ”）＝　（１，０）の最小最大Ｌ
　１１、この場合だと、Ｌ”Ｍｉ　ｎ＝３、Ｌ”Ｍａｘ
＝３が出力される。そして、比較器８でＬ”ＭｉｎとＬ
＊が比較されて大きい方の値３を出力し、その出力は比
較器９でＬ９Ｍａｘと３が比較されて、修正Ｌ”＝３を
出力する。

このように、色再現範囲外の入力に対しては、まずａ・
　ｂ”を色再現範囲内に飽和させ、次に　Ｌ１′を色再
現範囲内に飽和させるという機能を実現することが可能
である。通常は、この色再現範囲内に飽和させる機能は
、色補正回路とは別々に設けることになるが、本発明の
応用により、その一部、即ち　ａ　１１　　ｂ　＊を色
再現範囲内ｊこ飽和させる七いう機能を、起点アドレス
生成メモリ２に兼ねさせることができ、回路を簡易化で
きることになる。

第５図は、本発明の更に別の実施例（第４の実施例）、
！−１，て、色再現範囲外の入力データにも対処可能で
、かつ補間を有する色補正回路に適用した場合の例を示
す。これの動作は、第３図と第４図の両実施例を組み合
せたものに相当し、その動作も両実施例の動作を組み合
せたものと同じである。その特徴は、（ａ”　　ｂ”）
の下位ビットの生成メモリ１０を持つ点である。これは
、色再現域外のデータが入力してきた場合、（ａｅｂＩ
Ｉ）の下位ビットも変わってしまうために必要となるも
のである。

以上、第４図、第５図の実施例は、（ａ”　　ｂ”）よ
りＬ８の起点アドレスを生成する例を示したが、入力は
これに限定されるわけでなく、Ｌ”Ｈ”Ｃ”ＨＶ　Ｃ等
でも同様なことが言える。この場合の組み合せとして、
ａｓ　ｂ中の代り（こＨ″Ｃ＊、またはＨｅを用いれば
、彩度を飽和させてから明度を飽和させるという第４図
、第５図とほぼ同様な飽和のさせ方が実施でき、ａ″ｂ
拳の代りにＬ”　　Ｈ参またはＶ、Ｈを用いてＬ”の代
りにＣ拳またはＣを用いれば、明度を飽和させてから彩
度を飽和させるという、別の飽和のさせ方が実現できる
ことが容易に類推できる。

（発明の効果） 本発明は、色を表わす３つの入力信号のうちの２つ、ま
たはその２つの入力信号の上位ビットをアドレスとして
入力し、他の１つの入力信号の起点アドレスを出力する
起点アドレス生成メモリメモリと、その生成した起点ア
ドレスと他の１つの入力信号、またはその信号の上位ビ
ットとを加算することりより色補正メモリのアドレスを
得る加算器を有し、上記起点アドレスを出力装置なの表
色系の色再現範囲を考慮して色ｈｌｒ正メセメモリ駄が
生じないように予め定めることができるので、色補正メ
モリの容量を従来に比べ大幅に削減することができる。

また、本発明は上位ビットによりアドレス起点生成によ
るメモリの削減を行ない、下位ビットにより補間を用い
ることによるメモリの削減を行なう態様で実施すること
ができ、−届のメモリ容量の削減が可能となる。

また、本発明は、出力装置の色再現範囲内に飽和させる
という機能の一部を、起点アドレス生成メモリに兼用さ
せる態様で実施することができ、その分回路構成が簡易
化できるという効果を存する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図である
。 第２図は、本発明の詳細な説明するために仮想した出力
袋はの色再現範囲とアドレスの割当ての一例を示す図で
ある。 第３図は本発明の第２の実施例を示すブロック図である
。 第４図は本発明の第３の実施例を示すブロック図である
。 第５図は本発明の第４の実施例を示すブロック図である
。 第６図はある出力装置の色再現範囲の一例を示す図であ
り、第７図はその概略を立体的に表わしたものである。 第８図は従来例の色も「正メモリの（１°り成を示す図
である。 １・・・色補正メモリ、２・・・起点アドレス生成メモ
リ、３・・・アドレス加算器、５・・・補間用回路、６
−１〜６−４・・・補間信号加算器、７・・・最大最小
メモリ、８．９・・・比較器、ＩＯ・・・下位ビット生
成メモリ。 第２図

Claims (3)

【特許請求の範囲】
1. （１）第１の表色系の色を表わす３つの入力信号の内の
   ２つをアドレスとして入力し、出力装置の色再現範囲を
   考慮してあらかじめ定められた起点アドレスを出力する
   起点アドレス生成メモリと、 前記起点アドレス生成メモリの出力と他の１つの入力信
   号の和を求めるアドレス加算器と、前記アドレス加算器
   の出力をアドレスとして入力し、第２の表色系の色を表
   わす信号を出力する色補正メモリと を有することを特徴とする色補正回路。
2. （２）第１の表色系の色を表わす３つの入力信号の内の
   ２つの入力信号の一定数の上位ビットをアドレスとして
   入力し、出力装置の色再現範囲を考慮してあらかじめ定
   められた起点アドレスを出力する起点アドレス生成メモ
   リと、 前記起点アドレス生成メモリの出力と他の１つの入力信
   号の一定数の上位ビットの和を求めるアドレス加算器と
   、 前記アドレス加算器の出力をアドレスとして入力し、第
   ２の表色系の色を表わす信号の一部を出力する色補正メ
   モリと、 前記第１の表色系の色を表わす３つの入力信号から前記
   一定数の上位ビットを除いた残りの下位ビットと前記ア
   ドレス加算器の出力を入力し、補間用の補正量を表わす
   補間信号を出力する補間用回路と、 前記色補正メモリの出力と前記補間用回路の出力を加算
   し、第２の表色系の色を表わす信号を出力する補間信号
   加算器と を有することを特徴とする色補正回路。
3. （３）、出力装置の色再現範囲外の色に対応する入力信
   号があったとき、これを出力装置の色再現範囲内の色に
   対応する信号に変換する手段を有し、 その変換する手段は、 起点アドレス生成メモリを、出力装置の色再現範囲外の
   色に対応する第１の表色系の色を表わす２つの入力信号
   に対しては、色再現範囲外の色を色再現範囲内の色に代
   替するよう構成し、 第１の表色系の色を表わす２つの入力信号に対応して、
   他の１つの入力信号の取り得る上限と下限を定める信号
   を出力する最大最小メモリを設け、他の１つの入力信号
   と最大最小メモリの前記上限下限の出力とを比較し、他
   の１つの入力信号が前記上限下限の範囲外のとき範囲内
   の値に代替する比較器を設け て成ることを特徴とする請求項（１）または（２）記載
   の色補正回路。