JPH027457A - フラットパッケージの製造方法 - Google Patents

フラットパッケージの製造方法

Info

Publication number
JPH027457A
JPH027457A JP15689788A JP15689788A JPH027457A JP H027457 A JPH027457 A JP H027457A JP 15689788 A JP15689788 A JP 15689788A JP 15689788 A JP15689788 A JP 15689788A JP H027457 A JPH027457 A JP H027457A
Authority
JP
Japan
Prior art keywords
circuit board
flat package
ceramic
manufacturing
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15689788A
Other languages
English (en)
Inventor
Yasushi Iyogi
五代儀 靖
Nobuo Iwase
岩瀬 暢男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15689788A priority Critical patent/JPH027457A/ja
Publication of JPH027457A publication Critical patent/JPH027457A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Products (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、フラットパッケージの製造方法に関し、特に
入出力用リードピン及び接続工程を改良したフラットパ
ッケージの製造方法に係わる。
(従来の技術) パッケージには、収納するセラミック回路基板との接続
をになう入出力用リードが必要である。
かかるセラミック回路基板への入出力用リードの接合方
法としては、従来よりセラミック回路基板のリード接合
位置にNiメツキ等の処理を施してAgろう材との馴染
みが良好なパッド部を形成した後、リードを該パッド部
にろう付は又は半田付けする方法が行われている。しか
しながら、かかる方法ではピンの接合強度を向上するた
めに、広いI10パッドを゛必要とし、高密度なリード
ピンの接合が困難となる問題があった。
一方、近年、高熱伝導性セラミックであるAI2やSi
Cを利用したセラミック回路基板を備えたセラミックパ
ッケージが注目されている。これらのセラミックは、熱
伝導率が従来のAg、Olの約20V/m4と比較して
5〜10倍も大きく、かつBaOのように毒性もないた
め、有用である。しかしながら、AQN、 SiCなど
の高熱伝導性セラミックは溶融金属との濡れ性が従来の
従来のAffi、O,などの酸化物セラミックに比較し
て劣り、金属製の端子ピンと強固に接合することが困難
であった。
(発明が解決しようとする課題) 本発明は、上記従来の問題点を解決するためになされた
もので、セラミック回路基板に対して入出力用リードが
正確、高密度かつ高強度に接合され、しかも放熱性の優
れたセラミックパッケージを製造し得る方法を提供しよ
うとするものである。
〔発明の構成〕
(課題を解決するための手段) 本発明は、セラミック回路基板に入出力用り−ドビンを
取付けた構造のフラットパッケージの製造において、前
記回路基板のリード接合位置に予め凹部を形成し、該凹
部にリード先端が埋設する形となる様なL形リードをI
VA族元素を含む金属ろう材を主体とする活性金属ろう
を介して加熱し、ろう接合せしめることを特徴とするフ
ラットパッケージの製造方法である。
上記セラミック回路基板としては、 ■セラミックグリ
ーンシートの表面にメタライズペーストによる表面印刷
、焼結することにより得られた単層セラミック回路基板
、■セラミックグリーンシートにスルホールを形成し、
メタライズペーストによる表面印刷及びスルホールへの
メタライズ充填を行なった後、複数枚を結線順序に従い
積層し、圧着及び還元雰囲気中での焼結により得られた
多層セラミック回路基板を挙げることができる。
このグリーンシートの主材であるセラミックとしては、
高熱伝導性セラミックを用いることが望ましく、例えば
AQNを挙げることができる。特に、AQNグリーンシ
ートとしてはAI単独のもの、Yなどの希土類元素やC
aなどのアルカリ土類元素等を焼結助剤として含むもの
を用いることができる。
上記凹部は、例えば上述した回路基板を作製するための
セラミックグリーンシードの段階で形成される。
上記活性金属ろうを構成する金属ろう材としては、例え
ば、Cuろう、Niろうv Agろうなどを挙げること
ができるが、融点の低い接合プロセスを実現できること
、リードとの濡れ性が良好なことを考慮するとAgを主
体とするCu −Agろうが望ましい。
この金属ろう材中に含まれるIVA族元素としては、例
えばTi、 Zr、 Hf等を挙げることができるが、
特に活性作用の高いTi、 Zrを用いることが望まし
い。かかるろう材中に含まれる前記IVA族元素の量は
、0.1〜15重量%に範囲することが望ましい。
この理由は、IVA族元素の量を001重量%未満にす
るとセラミック基板とろう材との濡れ性が悪化し、凝集
してリードの接合ができなくなり、かといってその量が
15重量%を越えると導体抵抗の増加が生じると共に、
IVA族元素量が多くなることによりリードとの密着性
が低下する恐れがあるからである。こうした活性金属ろ
うは、上記回路基板の凹部への密着性を良好にするため
に前記■A族元素を含むろう材、有機バインダ及び溶剤
からなるペースト状物か、又は合金箔を用いることが望
ましい。この場合のペースト状物としては有機バインダ
は、例えばアクリル酸エステル、メタクリル酸エステル
、又はエチルセルロース等を挙げることができ、前記溶
媒としては例えばテレピネオール、ジエチレングリコー
ルモノ−n−ブチルエーテル等を挙げることができる。
上記加熱工程での雰囲気としては1例えば窒素ガスを主
体とする雰囲気とすればよい、具体的には、窒素ガス単
独の雰囲気又は酸素濃度が20 pp■以下の窒素ガス
雰囲気を挙げることができる。こうした雰囲気は例えば
トンネル炉により実現できる。また、かかる雰囲気での
セラミック回路基板とL型リードとをIVA族元素を含
むろう材を主体とする活性金属ろうでろう接合する際の
加熱は。
使用する金属ろう材の融点より高い温度で行なえばよい
1例えばCu−Agろうを用いた場合には、800〜8
50℃で加熱すればよい。
(作 用) 本発明によれば、セラミック回路基板のリード接合位置
に予め凹部を形成し、該凹部に入出力用L型リードを埋
設し、IVA族元素を含む金属ろう材を主体とする活性
金属ろうを介して加熱することによって、該活性金属ろ
うが融液となり、その融液中の活性化されたIVA族元
素の作用により金属ろう材が該回路基板のセラミック基
材を濡らし、かつ該回路基板のスルホール内に浸透する
。また、前記回路基板に凹部を形成することにより、り
一ドピン接合部の面積を大きくすることなく該回路基板
への活性金属ろうの融液の接触面積が増大できるため、
活性化されたIVA族元素により回路基板を効果的に濡
らすことができる。リードピンにおいては、丸形のリー
ドを曲げ、使用することはもちろん基板内埋挿部のみ丸
形で外部接続部を、平板化させたリードを用いる事によ
り外観においては、従来のフラットパッケージ品と何ら
変わりはない。又、上記り型で、リード付けをする事に
より、従来のフラットパッケージのリードピン強度=3
kgf/cm以上(ビールテスト)に対し、本発明によ
れば、8kgf/リードと高強度にする事が可能である
従って、回路基板を構成するセラミック基材として高熱
伝導性のAQNにより形成しても該セラミック基材に対
してリードを正確、高密度かつ高強度で接合できると共
にスルホールの導体部に対して良好に接合でき、しかも
ピンと導体層とを電気的に接続でき、ひいては放熱性が
優れ、信頼性の高いフラットパッケージを製造できる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
まず、AQN粉末に焼結助剤としてのCaOを1重量%
、Y、 0.を3重量%添加し、更にこれらA12N粉
末と焼結助剤にポリメチルメタクリレートを添加して出
発原料を調製した後、ドクターブレード法により該原料
から厚さ0.75mのグリーンシートを作製した。つづ
いて、このグリーンシートを外周縁に5Rの半円状凸部
を左右に有する外径打抜き用ブランク金型を用いて打抜
き、外径加工を施すと共に該グリーンシートの左右2ケ
所に位置決め用凹部を形成した。ひきつづき、ガイドピ
ン付治具に前記グリーンシートをその位置決め用凹部を
基準して居置決めした後、グリーンシートにNGボール
盤を用いて直径0.3mmのスルホールを開孔した。
更に、このグリーンシートのスルホールにタングステン
ペーストを充填した後、前記位置決め用凹部を基準にし
て同ペーストを用いてグリーンシート表面に導電ペース
トパターンをスクリーン印刷した。
次いで、上記工程と同様にグリーンシートの作製、スル
ホールの開孔、タングステンペースト充填、導電ペース
トパターンの印刷を行なった後、グリーンシート1枚の
みリードピン接合部と対応すべく、IIφドリルを用い
て打抜き、これらグリーンシートの位置決め用凹部を基
準にして合せを行ない、更に積層、圧着によりグリーン
シート積層板を作製した。
次いで、前記方法による得られたグリーンシート積層板
を脱脂した後、還元性雰囲気中で焼成してA4N多層回
路基板1を製造した(第1図(A)に図示)、なお、こ
の回路基板1は積層AQN基材2と、この基材2の表面
及び内部に形成された第1.第2の導体層3a、 3b
と、これら導体層3a、3bを接続するためのタングス
テン導体部が充填された第1スルホール4aと、前記第
2導体層3bを前記AQN積層板2の裏面側に導くため
のタングステン導体部が充填された第2スルホール4b
と、このスルホール4bが露出する前記積層AQN基材
2部分に設けられた凹部5とから構成されている。
次いで、4%Ti、3%阿n、67%Ag、26%Cu
からなる活性金属ろう、アクリル酸エステル及びテレピ
ネオールからなるペースト状物を200E11厚さのス
テンレススクリーンを用いて前記回路基板1の凹部5に
印刷し、乾燥して該凹部5に活性金属ろうを含むペース
ト状物を充填した後、炭素治具を用いて該ペースト状物
に、42%Ni −Fe製でL形に形成したリードピン
6の先端が埋没するように保持し、ひきつづきベルト式
トンネル炉に設置し、酸素濃度16 PP11の窒素ガ
ス雰囲気中に2850℃、5分間加熱して第1図(B)
に示すように回路基板1に端子ピン6を活性金属ろう7
を介して接合した。 得られたパッケージについて、ピ
ンの回路基板に対する接合強度をインストロン引張り試
験機により測定したところ、最低で6kgf/リード、
平均値で9−f/リードと極めて強固で、かつばらつき
の少ない接合が可能となった6また、凹部内において活
性金属ろうにより接合されたリードとスルホールのタン
グステン導体部の間の抵抗値を測定したところ、従来の
タングステン導体部を有するスルホール上にNiメツキ
を施した後にリードをAgろうで接合した場合と同様と
なり、抵抗値の増加は認められず、しかも全てのリード
が良好にスルホールの導体部と導通されていることが確
認された。
〔発明の効果〕
以上詳述した如く、本発明によれば高熱伝導性のAQN
基材等からなるセラミック回路基板に対して入出力用リ
ードを正確、高密度かつ高強度に接合でき、ひいては優
れた放熱性及び高い信頼性を有するフラットパッケージ
の製造方法を提供できるものである。
【図面の簡単な説明】
第1図(A)、 (B)は本発明の実施例1における多
層AQN回路基板への入出力用端子ピンの接合工程を示
す断面図である。 1・・・多層AQN回路基板、 2・・・積層AQ箔基
材3a、 3b・・・導体層、    4a、 4b・
・・スルホール。 5・・・凹部、       6・・・L形リードピン
。 7・・・活性金属ろう。 代理人 弁理士  則 近 憲 佑 同  松山光之

Claims (3)

    【特許請求の範囲】
  1. (1)セラミック回路基板に入出力用端子ピンを取付け
    たフラットパッケージ構造において、前記回路基板のピ
    ン接合位置に予め凹部を形成し、該凹部にL形リードを
    IVA族元素を含む金属ろう材を主体とする活性金属ろう
    を介して、加熱し、ろう接合せしめることを特徴とする
    フラットパッケージの製造方法。
  2. (2)凹部を、セラミック回路基板を作製するためのセ
    ラミックグリーンシートの段階で形成することを特徴と
    する請求項1記載のフラットパッケージの製造方法。
  3. (3)セラミック回路基板の基板が窒化アルミニウムか
    らなることを特徴とする請求項1記載のフラットパッケ
    ージの製造方法。
JP15689788A 1988-06-27 1988-06-27 フラットパッケージの製造方法 Pending JPH027457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15689788A JPH027457A (ja) 1988-06-27 1988-06-27 フラットパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15689788A JPH027457A (ja) 1988-06-27 1988-06-27 フラットパッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH027457A true JPH027457A (ja) 1990-01-11

Family

ID=15637784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15689788A Pending JPH027457A (ja) 1988-06-27 1988-06-27 フラットパッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH027457A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267529A (ja) * 1992-03-23 1993-10-15 Ngk Insulators Ltd 電子部品用セラミックスパッケージに使用される外部導出用端子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267529A (ja) * 1992-03-23 1993-10-15 Ngk Insulators Ltd 電子部品用セラミックスパッケージに使用される外部導出用端子

Similar Documents

Publication Publication Date Title
JP2573225B2 (ja) 電子部品の製造方法
JP2915888B1 (ja) 配線基板及びその製造方法
JP2999957B2 (ja) 濃度勾配を有する窒化アルミニウム焼結体
JP3347578B2 (ja) 配線基板
JPH0613726A (ja) セラミックス回路基板
JPH11340600A (ja) セラミックス回路基板
JP2004059375A (ja) セラミックス−金属部材接合体
JPH027457A (ja) フラットパッケージの製造方法
JP3167796B2 (ja) セラミックス回路基板
JP2006173222A (ja) 配線基板
JP2002246717A (ja) セラミック回路基板
JP2000022070A (ja) バンプを有する電子部品及びその製造方法
JPH05267496A (ja) セラミックス配線基板の製造方法
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JPH0142154B2 (ja)
JPH10139560A (ja) セラミック基板
JP4129212B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4364033B2 (ja) リードピン付き配線基板
JP3279846B2 (ja) 半導体装置の製造方法
JPH0945844A (ja) 低温焼成セラミック基板の外部i/oピン接合構造及びその製造方法
JP3622160B2 (ja) セラミック基板およびその製造方法
JP2687646B2 (ja) セラミック回路基板の製造方法
JPH11329893A (ja) 金属端子付き積層セラミックコンデンサ及びその製造方法
JP2006100447A (ja) リードピン付き配線基板
JP3561197B2 (ja) 配線基板