JPH027529B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、同じ導電型の絶縁ゲート電界効果ト
ランジスタを使用する集積比較回路に関するもの
であり、それは２個の入力部に与えられた任意の
電位差から回路のゼロ点の電位に対応する可能の
ある低レベル状態か或は動作電源の電位に対応す
る可能性のある高レベル状態かの何れかの出力信
号を発生する。

そのような比較回路は例えばフリツプ・フロツ
プの原理で動作するスタテイツクなメモリセルを
使用したメモリ用のいわゆる感知増幅器として使
用することができる。そのようなメモリセルの２
つの出力の一方が高レベルで他方が低レベルであ
るような状態におけるそれら出力間の電位差に等
しい出力電圧は次のようにして取り出され或は読
み取られ（感知され）る。すなわち高レベル状態
と低レベル状態との間の間隔がこの出力において
できるだけ大きくなるように生じる。すなわち、
２つの状態は回路のゼロ点の電位または動作電圧
の電位にそれぞれできるだけ近くされる。さらに
回路は入力における小さな電位差に迅速確実に応
答することが要求される。すなわち、入力におけ
る電位差ゼロの区域内の回路の感度はできるだけ
大きくされ、したがつて応答速度は著しく増加す
る必要がある。

最後に、そのような比較回路は低電流消費量で
あることが要求され、製造中全集積回路の一部と
して、例えばメモリマトリツクスの一部として製
造パラメータの変動に対してできる限り不感であ
り、かつ占有表面積が小さいことが要求される。

特許請求の範囲に記載された本発明は上述の要
求を満足するような特性を有し、したがつて上述
の問題は本発明により解決される。

添附図面に示す実施例により本発明を詳細に説
明する。動作電源と回路のゼロ点との間にそれぞ
れ３個のトランジスタの被制御電流路の直列接続
より成る４組の直列装置ｓ１，ｓ２，ｓ３，ｓ４
が配置されている。第１のトランジスタｏ１，ｏ
２，ｏ３，ｏ４は動作電源に接続されており、説
明を簡単にするために以下上部トランジスタと呼
び、以下中央トランジスタと呼ぶ第２のトランジ
スタｍ１，ｍ２，ｍ３，ｍ４と共にデプレシヨン
型であり、互に同じ幾何学的寸法のものである。
回路のゼロ点に接続され、以下簡単にするため下
部トランジスタと呼ばれる第３のトランジスタｕ
１，ｕ２，ｕ３，ｕ４は同様に互に幾何学的寸法
であつてエンフアンスメント型である。

各直列装置ｓ１…ｓ４の入力部はそれぞれ上部
トランジスタｏ１…ｏ４のゲートであり、その出
力部はそれぞれ中央トランジスタｍ１…ｍ４と下
部トランジスタｕ１…ｕ４との接続点である。第
１および第３の直列装置ｓ１，ｓ３の入力部は一
緒に比較回路の第１の入力部ｅ１に接続され、第
２および第４の直列装置ｓ２，ｓ４の入力部は第
２の入力部ｅ２に接続される。

第１、第３、第４の直列装置ｓ１，ｓ３，ｓ４
の中央トランジスタｍ１，ｍ３，ｍ４は抵抗とし
て接続され、そのためそれらトランジスタのゲー
トは関係する上部トランジスタとの接続点に接続
されている。第２の直列装置ｓ２の中央トランジ
スタｍ２のゲートは第４の直列装置ｓ４の上部ト
ランジスタｏ４と中央トランジスタｍ４との接続
点に接続され、それによつて比較回路内のフイー
ドバツクを行なつている。

第１の直列装置ｓ１の下方トランジスタｕ１の
ゲートは出力部に接続され、その出力部にはまた
第２の直列装置ｓ２の下部トランジスタｕ２のゲ
ートが接続されている。同様に第３、第４の直列
装置ｓ３，ｓ４の下部トランジスタｕ３，ｕ４の
ゲートは第２の直列装置ｓ２と第３の直列装置ｓ
３の出力部にそれぞれ接続されている。最後に第
４の直列装置ｓ４の出力部は比較回路の出力部ａ
である。動作中、上部トランジスタｏ１…ｏ４は
電圧で制御される抵抗として作用する。第１の直
列装置ｓ１は第２の直列装置ｓ２と共に直列装置
中の対応する電流に関してカレントミラー回路を
形成し、電流は入力部ｅ１の電位により決定され
る。

２つの入力部ｅ１，ｅ２における電位差ゼロの
区域内において４個の直列装置の出力はそれぞれ
同じ電位をとり、それ故４個の直列装置ｓ１…ｓ
４によつて形成されたインバータはそれぞれ最大
の相互コンダクタンスを有する。

今、第１の入力部ｅ１の第２の入力部ｅ２に対
する電位差ｕがゼロから正方向に変化する、すな
わち第１の入力部ｅ１の電位が第２の入力部ｅ２
の電位よりも正になる方向に変化すると仮定す
る。第１および第２の入力部ｅ１，ｅ２は最初の
状態で所定の電流値になるように適当なバイアス
が与えられており、前記のような入力電圧の変化
は第１の入力部ｅ１を最初の状態よりも正方向の
電位に変化させ、また第２の入力部ｅ２を最初の
状態よりも負方向の電位に変化させる。上部トラ
ンジスタを通常使用されているｎ型とすると、上
部トランジスタｏ１，ｏ３はさらにオーム抵抗が
低くなり、上部トランジスタｏ２，ｏ４はオーム
抵抗が高くなる。それ故下部トランジスタｕ１，
ｕ３の電流は増加する。したがつて第２および第
４の直列装置ｓ２，ｓ４の両出力電圧は減少し、
第３の直列装置ｓ３の出力電圧は増加する。同時
に中央トランジスタｍ２のゲートにおける電圧は
降下し、これは第２の直列装置ｓ２の出力電圧の
降下を助ける。このことから装置の迅速なスイツ
チングが生じ、それ故比較回路はその良好な応答
性に加えて非常に良好な応答速度を有する。

この発明によれば上記のような直列装置の各第
１、第２、第３のトランジスタｏ１，ｏ２…、ｍ
１，ｍ２…、ｕ１，ｕ２…等は集積回路であるた
めそれぞれ同じ幾何学的形状で同様の処理によつ
て製作され、製造パラメータの変動は同様の影響
を与え、オフセツト電圧の影響等が相殺されるた
め比較回路の比較特性には影響しない。したがつ
て製造パラメータの変動に対して不感にすること
ができる。また全てのトランジスタを比較的小面
積のトランジスタとすることが可能となるためチ
ツプの占有面積も小さくてすむ利点がある。

本発明の比較回路はクロツク周波数17MHzで
動作するランダムアクセス型のスタテイツクメモ
リに実際に使用され、この周波数で行なわれたメ
モリの状態変化を読み取る（感知する）ことがで
きた。

【図面の簡単な説明】

図は本発明の比較回路の１実施例の回路図であ
る。 ｓ１，ｓ２，ｓ３，ｓ４…直列装置、ｏ１，ｏ
２，ｏ３，ｏ４…上部トランジスタ、ｍ１，ｍ
２，ｍ３，ｍ４…中央トランジスタ、ｕ１，ｕ
２，ｕ３，ｕ４…下部トランジスタ、ｅ１，ｅ２
…入力部、ａ…出力部。

Claims (1)

1. 【特許請求の範囲】 １ ２個の入力部における任意の電位差から低レ
   ベル状態か高レベル状態かいずれかの出力信号を
   生成する、同じ導電型の絶縁ゲート電界効果トラ
   ンジスタを使用する集積比較回路において、 デプレシヨン型であり動作電圧電源に接続され
   た第１のトランジスタと、エンフアンスメント型
   であり回路のゼロ点に接続された第３のトランジ
   スタと、これら第１および第３のトランジスタ間
   に接続されているデプレシヨン型の第２のトラン
   ジスタとの３個のトランジスタの被制御電流路が
   直列に接続された直列装置が４組動作電圧電源と
   回路のゼロ点との間に設けられ、 各直列装置の入力部と出力部はそれぞれ第１の
   トランジスタのゲートおよび第２のトランジスタ
   と第３のトランジスタとの各接続点であり、 第１、第３、および第４の直列装置の第２のト
   ランジスタはゲートがそれぞれの第１のトランジ
   スタとの接続点に接続されてそれぞれ抵抗として
   接続され、 第１の直列装置の第３のトランジスタのゲート
   は該第１の直列装置の出力部に接続され、 第２、第３、および第４の直列装置の第３のト
   ランジスタのゲートは第１、第２、第３の直列装
   置の出力部にそれぞれ接続され、 第２の直列装置の第２のトランジスタのゲート
   は第４の直列装置の第１と第２のトランジスタの
   接続点に接続され、 第１と第３の直列装置の入力部および第２と第
   ４の直列装置の入力部はそれぞれ互に接続されて
   比較回路の第１と第２の入力部にそれぞれ接続さ
   れ、 第４の直列装置の出力部は比較回路の出力部と
   されていることを特徴とする集積比較回路。