JPH0276048A - ディスクキャッシュ制御方式 - Google Patents
ディスクキャッシュ制御方式Info
- Publication number
- JPH0276048A JPH0276048A JP63227558A JP22755888A JPH0276048A JP H0276048 A JPH0276048 A JP H0276048A JP 63227558 A JP63227558 A JP 63227558A JP 22755888 A JP22755888 A JP 22755888A JP H0276048 A JPH0276048 A JP H0276048A
- Authority
- JP
- Japan
- Prior art keywords
- read
- data
- error
- address space
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
読取り指示データをその先読取りデータとともに外部記
憶装置より読み取ってキャッシュメモリに格納するディ
スクキャッシュ制御方式に関し、先読取りデータ部分に
エラーが発生してもソフトウェアより指示された読取り
データ部分が読取り不可にならないようにしてディスク
キャッシュ制御の信顛性を向上させることを目的とし、
システムを制御するソフトウェアの指示する読取りデー
タとその先読取りデータを読取り対象データとして外部
記憶装置より読み取ってキャッシュメモリに格納する制
御を行うディスクキャッシュ制御方式において、外部記
憶装置からの読取り対象データ中にエラーが発生したと
きは読取り対象データのアドレス空間をエラーアドレス
空間として記憶し、読取り対象データのアドレス空間が
前回までのエラーアドレス空間と一致する部分を含むと
きは、先読取りを行わずに指示された読取りデータのみ
の読取りを行うように構成する。
憶装置より読み取ってキャッシュメモリに格納するディ
スクキャッシュ制御方式に関し、先読取りデータ部分に
エラーが発生してもソフトウェアより指示された読取り
データ部分が読取り不可にならないようにしてディスク
キャッシュ制御の信顛性を向上させることを目的とし、
システムを制御するソフトウェアの指示する読取りデー
タとその先読取りデータを読取り対象データとして外部
記憶装置より読み取ってキャッシュメモリに格納する制
御を行うディスクキャッシュ制御方式において、外部記
憶装置からの読取り対象データ中にエラーが発生したと
きは読取り対象データのアドレス空間をエラーアドレス
空間として記憶し、読取り対象データのアドレス空間が
前回までのエラーアドレス空間と一致する部分を含むと
きは、先読取りを行わずに指示された読取りデータのみ
の読取りを行うように構成する。
本発明は、システムを制御するソフトウェアの指示する
読取りデータを、その先読取りデータ部分とともにディ
スク装置等の外部記憶装置より読み取ってキャッシュメ
モリに格納する制御を行うディスクキャッシュ制御方式
に関する。
読取りデータを、その先読取りデータ部分とともにディ
スク装置等の外部記憶装置より読み取ってキャッシュメ
モリに格納する制御を行うディスクキャッシュ制御方式
に関する。
近年は処理システムの高速化の要求に伴い、データの読
取り速度を高めるためにディスク装置の性能向上が要求
されている。その一つの手段として、システムを制御す
るソフトウェアが格納されるソフトメモリとディスク装
置との間にキャッシュメモリを設けてデータアクセスを
高速化するディスクキャッシュ制御方式が用いられてい
る。
取り速度を高めるためにディスク装置の性能向上が要求
されている。その一つの手段として、システムを制御す
るソフトウェアが格納されるソフトメモリとディスク装
置との間にキャッシュメモリを設けてデータアクセスを
高速化するディスクキャッシュ制御方式が用いられてい
る。
このディスクキャッシュ制御方式においては、そのアク
セス効率を高めるために、プログラムには局所参照性が
あることを利用して先読み処理が行われている。先読み
処理は、ディスク装置にデータの読取り指示があった場
合、実際の読取り指示されたデータ量（バイトカウント
値）より数倍余分のデータをディスク装置より読み取っ
てキャッシュメモリに格納する処理で、これにより読取
りを高速化することができる。すなわち、ディスク装置
のアクセス時間は、シーク時間と回転待ち時間とデータ
転送時間よりなるが、シーク時間と回転待ち時間はデー
タ転送時間よりも数倍多い値である（例えば、シーク時
間が１０数ｍｓ、回転待ち時間が８ｍｓ程度であるのに
対し、データ転送速度は１〜２ＫＢ／ｍｓである）。し
たがって、先読み処理を行えば、プログラムの局所参照
性により先読取り部分にアクセスされることが多くなり
、かつこの先読取りを行った部分は、ソフトウェアより
の読取り指示があったときはデータ転送時間のみですむ
ため、先読み処理を行わない場合に比べてアクセスを数
倍高速化することができる。
セス効率を高めるために、プログラムには局所参照性が
あることを利用して先読み処理が行われている。先読み
処理は、ディスク装置にデータの読取り指示があった場
合、実際の読取り指示されたデータ量（バイトカウント
値）より数倍余分のデータをディスク装置より読み取っ
てキャッシュメモリに格納する処理で、これにより読取
りを高速化することができる。すなわち、ディスク装置
のアクセス時間は、シーク時間と回転待ち時間とデータ
転送時間よりなるが、シーク時間と回転待ち時間はデー
タ転送時間よりも数倍多い値である（例えば、シーク時
間が１０数ｍｓ、回転待ち時間が８ｍｓ程度であるのに
対し、データ転送速度は１〜２ＫＢ／ｍｓである）。し
たがって、先読み処理を行えば、プログラムの局所参照
性により先読取り部分にアクセスされることが多くなり
、かつこの先読取りを行った部分は、ソフトウェアより
の読取り指示があったときはデータ転送時間のみですむ
ため、先読み処理を行わない場合に比べてアクセスを数
倍高速化することができる。
Ｃ発明が解決しようとする課題〕
先読み処理を行うディスクキャッシュ制御方式は、前述
のように読取りデータに対しするアクセスを高速化する
ことができる。
のように読取りデータに対しするアクセスを高速化する
ことができる。
しかしながら、媒体エラー等により先読取りデータ部分
にエラーが存在するとエラー回復処理を行い、もしエラ
ーが回復されない場合は、そのエラー発生部分の判別が
一般に困難であるために、読取り指示データと先読みデ
ータの全体が読取り不可と判断される。このため、読取
り指示データ部分にエラーが無くても読取り不可になる
という問題があった。
にエラーが存在するとエラー回復処理を行い、もしエラ
ーが回復されない場合は、そのエラー発生部分の判別が
一般に困難であるために、読取り指示データと先読みデ
ータの全体が読取り不可と判断される。このため、読取
り指示データ部分にエラーが無くても読取り不可になる
という問題があった。
例えば、Ｓ ＣＳ Ｉ （Ｓｍａｌｌ Ｃｏｍｐｕｔ
ｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）等のインタ
フェースで接続されるインテリジェントを持ったディス
クキャッシュ制御装置では、リトライ等のエラー処理を
ディスク側で行っているため、エラーが発生した場合の
ディスクキャッシュ側でのりカバリ−処理が不可能な状
況になっている。ディスクキャッシュ制御装置では、デ
ィスク装置の先読取りデータ部分に媒体エラーが発生し
ても、そのエラー発生箇所がソフトウェアから読取り指
示のあったデータ部分であるか先読取りデータ部分であ
るかの判別が困難のため、先読取りデータ部分でエラー
が発生した場合でもリトライにより回復されない場合は
通常のソフトウェアエラーとして通知するしがながった
。ソフトウェア側は、ソフトウェアエラーの通知を受け
る通常リトライしてエラーの回復を計るが、５ｃＳＩの
ように既に媒体エラーがリトライ不可である場合は、読
取り指示データ自体にはエラーがなくてもそのまま読取
り不可となるという不都合があった。
ｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）等のインタ
フェースで接続されるインテリジェントを持ったディス
クキャッシュ制御装置では、リトライ等のエラー処理を
ディスク側で行っているため、エラーが発生した場合の
ディスクキャッシュ側でのりカバリ−処理が不可能な状
況になっている。ディスクキャッシュ制御装置では、デ
ィスク装置の先読取りデータ部分に媒体エラーが発生し
ても、そのエラー発生箇所がソフトウェアから読取り指
示のあったデータ部分であるか先読取りデータ部分であ
るかの判別が困難のため、先読取りデータ部分でエラー
が発生した場合でもリトライにより回復されない場合は
通常のソフトウェアエラーとして通知するしがながった
。ソフトウェア側は、ソフトウェアエラーの通知を受け
る通常リトライしてエラーの回復を計るが、５ｃＳＩの
ように既に媒体エラーがリトライ不可である場合は、読
取り指示データ自体にはエラーがなくてもそのまま読取
り不可となるという不都合があった。
このように、本来ならば正常に読み取られるべきデータ
がソフトウェアには読取り不可となるため、システムの
信頼性が低下し、処理効率も低下するという問題があっ
た。
がソフトウェアには読取り不可となるため、システムの
信頼性が低下し、処理効率も低下するという問題があっ
た。
本発明は、先読み時にエラーが発生しても、ソフトウェ
アが必要としている読取り指示データ部分が読取り不可
とならないようにして、ディスクキャッシュ制御の信頼
性を向上させるように改良したディスクキャッシュ制御
方式を提供することを目的とする。
アが必要としている読取り指示データ部分が読取り不可
とならないようにして、ディスクキャッシュ制御の信頼
性を向上させるように改良したディスクキャッシュ制御
方式を提供することを目的とする。
前述の課題を解決するために本発明が採用した手段を、
第１図の原理図を参照して説明する。
第１図の原理図を参照して説明する。
第１図において、１１はソフトウェアメモリで、システ
ムを制御するソフトウェアが格納される。
ムを制御するソフトウェアが格納される。
１２はキャッシュメモリで、外部記憶装置より読み取ら
れたデータが格納される。
れたデータが格納される。
１３は外部記憶装置で、ディスク装置等で構成され、各
種のデータが格納される。
種のデータが格納される。
１４はディスクキャッシュ制御装置（以下、ＤＣＣＵで
示す）で、ソフトウェアより指示された読取りデータと
その先読取りデータ部分を読取り対象データとし、外部
記憶装置１３より読み取られる読取り対象データ中にエ
ラーが発生したときに、読取り対象データのアドレス空
間をエラーアドレス空間として記憶するエラーアドレス
空間記憶部（以下、ＥＡＳＲで示す）１４１を備え、デ
ィスクキャッシュ制御を行う。ソフトウェアから指示さ
れた読取りデータとその先読取りデータのアドレス空間
が、前回までに検出したエラーアドレス空間と一致する
部分を含むときは、先読取りを行うことなく、ソフトウ
ェアより読取りを指示されたデータ部分のみを外部記憶
装置１３より読み取る制御を行う。
示す）で、ソフトウェアより指示された読取りデータと
その先読取りデータ部分を読取り対象データとし、外部
記憶装置１３より読み取られる読取り対象データ中にエ
ラーが発生したときに、読取り対象データのアドレス空
間をエラーアドレス空間として記憶するエラーアドレス
空間記憶部（以下、ＥＡＳＲで示す）１４１を備え、デ
ィスクキャッシュ制御を行う。ソフトウェアから指示さ
れた読取りデータとその先読取りデータのアドレス空間
が、前回までに検出したエラーアドレス空間と一致する
部分を含むときは、先読取りを行うことなく、ソフトウ
ェアより読取りを指示されたデータ部分のみを外部記憶
装置１３より読み取る制御を行う。
なお、ソフトメモリ１１及びキャッシュメモリ１２は図
示しないホスト内に設けられるが、ＤＣＣＵｌ４は、ホ
スト内に設けられるか又はホスト外に独立の装置として
設けられる。
示しないホスト内に設けられるが、ＤＣＣＵｌ４は、ホ
スト内に設けられるか又はホスト外に独立の装置として
設けられる。
本発明のディスクキャッシュ制御方式は、第１図に示し
たシステムによって実施されるものであって、次のよう
に構成される。
たシステムによって実施されるものであって、次のよう
に構成される。
すなわち、システムを制御するソフトウェアの指示する
読取りデータとその先読取りデータ部分を読取り対象デ
ータとして外部記憶装置１３より読み取ってキャッシュ
メモリ１２に格納する制御を行うディスクキャッシュ制
御方式において、（Ａ）外部記憶装置１３より読み取ら
れる読取り対象データ中にエラーが発生したときに、読
取り対象データのアドレス空間をエラーアドレス空間と
して記憶し、 （Ｂ） 読取り対象データのアドレス空間が前回までに
検出されたエラーアドレス空間と一致する部分を含むと
きは、先読取りを行うことなく、ソフトウェアより指示
された読取りデータ部分のみを外部記憶装置１３より読
み取る、 ように構成される。
読取りデータとその先読取りデータ部分を読取り対象デ
ータとして外部記憶装置１３より読み取ってキャッシュ
メモリ１２に格納する制御を行うディスクキャッシュ制
御方式において、（Ａ）外部記憶装置１３より読み取ら
れる読取り対象データ中にエラーが発生したときに、読
取り対象データのアドレス空間をエラーアドレス空間と
して記憶し、 （Ｂ） 読取り対象データのアドレス空間が前回までに
検出されたエラーアドレス空間と一致する部分を含むと
きは、先読取りを行うことなく、ソフトウェアより指示
された読取りデータ部分のみを外部記憶装置１３より読
み取る、 ように構成される。
本発明の作用すなわち第１図の実施システムの動作を、
第２図のディスクキャッシュ制御処理フローチャートを
参照し、その処理ステップに従って説明する。
第２図のディスクキャッシュ制御処理フローチャートを
参照し、その処理ステップに従って説明する。
■ 処理Ｓ１
ソフトウェアメモリ１１にあるソフトウェアは、ＤＣＣ
ｔＪ１４に対しデータの読取りを指示する（実際は図示
しないプロセッサがソフトメモリ１１より読み出したソ
フトウェアに従って指示するが、簡単のためこのように
いう）。
ｔＪ１４に対しデータの読取りを指示する（実際は図示
しないプロセッサがソフトメモリ１１より読み出したソ
フトウェアに従って指示するが、簡単のためこのように
いう）。
■ 処理５２
ＤＣＣＵｌ４は、ソフトウェアより指示された読取りデ
ータとその先読みデータ部分を読取り対象データとして
、読取り対象データのアドレス空間が、前回までの読取
り対象データ読取時に検出されたエラーアドレス空間と
一致する部分があるか判別する。前回までに検出された
エラーアドレス空間は、ＥＡＳＲ１４１に格納、保持さ
れている。
ータとその先読みデータ部分を読取り対象データとして
、読取り対象データのアドレス空間が、前回までの読取
り対象データ読取時に検出されたエラーアドレス空間と
一致する部分があるか判別する。前回までに検出された
エラーアドレス空間は、ＥＡＳＲ１４１に格納、保持さ
れている。
■ 処理５３
ＤＣＣＵｌ、４は、読取り対象データのアドレス空間の
少なくとも一部が前回までに検出されたエラーアドレス
空間と一致するときは、先読取りを行うことなく、外部
記憶装置１３よりソフトウェアより読取り指示されたデ
ータ部分のみの読取りを行う。
少なくとも一部が前回までに検出されたエラーアドレス
空間と一致するときは、先読取りを行うことなく、外部
記憶装置１３よりソフトウェアより読取り指示されたデ
ータ部分のみの読取りを行う。
これにより、ソフトウェアより指示された読取りデータ
部分にエラーがなく先読取りデータ部分にエラーがある
場合は、エラーのない読取りデータ部分についての読取
りが正常に行われる。
部分にエラーがなく先読取りデータ部分にエラーがある
場合は、エラーのない読取りデータ部分についての読取
りが正常に行われる。
■ 処理Ｓ４
処理Ｓ２において、読取り対象データのアドレス空間と
エラーアドレス空間が一致しない場合は、読取り対象デ
ータの読取りが可能であるので、ＤＣＣＵ１４は外部記
憶装置１３より読取り対象データの読取りを行う。
エラーアドレス空間が一致しない場合は、読取り対象デ
ータの読取りが可能であるので、ＤＣＣＵ１４は外部記
憶装置１３より読取り対象データの読取りを行う。
この場合、外部記憶装置１３より読み取られた読取り対
象データ中にエラーがなければ、読取り対象データはキ
ャッシュメモリ１２に転送、格納される。
象データ中にエラーがなければ、読取り対象データはキ
ャッシュメモリ１２に転送、格納される。
読み取られた読取り対象データ中にエラーが発生した場
合は、ＤＣＣＵ１４は読取り対象データのアドレス空間
をエラーアドレス空間としてＥＡＳＲ１４１にそのアド
レス情報格納して、上位のソフトウェアに通知する。
合は、ＤＣＣＵ１４は読取り対象データのアドレス空間
をエラーアドレス空間としてＥＡＳＲ１４１にそのアド
レス情報格納して、上位のソフトウェアに通知する。
この通知を受けてソフトウェアがリトライを行うときは
、前述の処理Ｓ、〜Ｓ３の処理が行われ、ソフトウェア
より指示された読取りデータ部分のみの読取りが行われ
る。
、前述の処理Ｓ、〜Ｓ３の処理が行われ、ソフトウェア
より指示された読取りデータ部分のみの読取りが行われ
る。
なお、処理Ｓ２において、今回の読取り対象データのア
ドレス空間と比較される前回までのエラーアドレス空間
は、前回検出された１個のエラーアドレス空間を対象と
すれば実用上充分であるが、前回までに検出された複数
個のエラーアドレス空間を比較の対象とするようにして
もよい。
ドレス空間と比較される前回までのエラーアドレス空間
は、前回検出された１個のエラーアドレス空間を対象と
すれば実用上充分であるが、前回までに検出された複数
個のエラーアドレス空間を比較の対象とするようにして
もよい。
以上説明したように、読取り対象データアドレスがエラ
ーアドレス空間と一致する部分がある場合は先読みを行
わないで、ソフトウェアより指示されたデータの読取り
のみを行うようにすることにより、先読取りデータ部分
にエラーが発生しても、ソフトウェアが必要としている
データ部分が読取り不可となることをなくすることがで
きる。
ーアドレス空間と一致する部分がある場合は先読みを行
わないで、ソフトウェアより指示されたデータの読取り
のみを行うようにすることにより、先読取りデータ部分
にエラーが発生しても、ソフトウェアが必要としている
データ部分が読取り不可となることをなくすることがで
きる。
これにより、ソフトウェアの指示するデータ部分にエラ
ーが存在しない場合には必ず読取りが可能となるので、
ディスクキャッシュ制御装置の信顛性を向上させ、シス
テムの処理効率を向上させることができる。また読取り
対象データのアドレス空間と比較の対象となるエラーア
ドレス空間を、過去複数個のエラーアドレス空間とする
こととにより、読取り対象データのアドレス空間にエラ
ーが存在するかをより確実に検出することができる。
ーが存在しない場合には必ず読取りが可能となるので、
ディスクキャッシュ制御装置の信顛性を向上させ、シス
テムの処理効率を向上させることができる。また読取り
対象データのアドレス空間と比較の対象となるエラーア
ドレス空間を、過去複数個のエラーアドレス空間とする
こととにより、読取り対象データのアドレス空間にエラ
ーが存在するかをより確実に検出することができる。
本発明の実施例を、第３図及び第４図を参照して説明す
る。第３図は本発明の一実施例の実施システムの構成の
説明図、第４図は本発明の一実施例の処理フローチャー
トである。なお、以下の実施例においては、外部記憶装
置はディスク装置であるとする。
る。第３図は本発明の一実施例の実施システムの構成の
説明図、第４図は本発明の一実施例の処理フローチャー
トである。なお、以下の実施例においては、外部記憶装
置はディスク装置であるとする。
（Ａ）実施システムの構成
第３図において、ソフトメモリ１１．キャッシュメモリ
１２．外部記憶装置１３．ディスクキャンシュ′Ｍ御装
置（ＤＣＣＵ）１４及びエラーアドレス空間記憶部（Ｅ
ＡＳＲ）１４１については、第１図で説明したとおりで
ある。１ｏは、ソフトメモリ１１及びキャッシュメモリ
１２が設けられるホストである。
１２．外部記憶装置１３．ディスクキャンシュ′Ｍ御装
置（ＤＣＣＵ）１４及びエラーアドレス空間記憶部（Ｅ
ＡＳＲ）１４１については、第１図で説明したとおりで
ある。１ｏは、ソフトメモリ１１及びキャッシュメモリ
１２が設けられるホストである。
ソフトウェアメモリ１１において、ＣＡＷはチャネル・
アドレスワード（Ｃｈａｎｎｅｌ Ａｄｒｅｓｓ Ｗｏ
ｒｄ）で、チャネル・コマンドワード（Ｃｈａｎｎｅｌ
Ｃｏｍｍａｎｄ Ｗｏｒｄ、以下ＣＣＷという）のア
ドレスが格納される。ＣＣＷには、入出力装置である外
部記憶装置１４に対して実行すべきコマンド、例えば、
実行すべき動作の種類、外部記憶装置の種別、読取りデ
ータのアドレス情報、読取りデータ長、データが転送さ
れるキャッシュメモリ１２又はソフトウェアメモリ１１
のアドレス等が指示される。ＤＡＴＡは、読み取られた
データが格納されるデータ領域である。
アドレスワード（Ｃｈａｎｎｅｌ Ａｄｒｅｓｓ Ｗｏ
ｒｄ）で、チャネル・コマンドワード（Ｃｈａｎｎｅｌ
Ｃｏｍｍａｎｄ Ｗｏｒｄ、以下ＣＣＷという）のア
ドレスが格納される。ＣＣＷには、入出力装置である外
部記憶装置１４に対して実行すべきコマンド、例えば、
実行すべき動作の種類、外部記憶装置の種別、読取りデ
ータのアドレス情報、読取りデータ長、データが転送さ
れるキャッシュメモリ１２又はソフトウェアメモリ１１
のアドレス等が指示される。ＤＡＴＡは、読み取られた
データが格納されるデータ領域である。
キャッシュメモリ１２において、Ｂ Ｌ ＯＣＫ （１
１〜ＢＬＯＣＫ（ホ）は、データの格納単位で、ソフト
ウェアより指示された読取りデータ及びその先読取りデ
ータ部分からなる読取り対象データは、このＢＬＯＣＫ
単位で転送される。
１〜ＢＬＯＣＫ（ホ）は、データの格納単位で、ソフト
ウェアより指示された読取りデータ及びその先読取りデ
ータ部分からなる読取り対象データは、このＢＬＯＣＫ
単位で転送される。
外部記憶装置１３はディスク装置で構成され、ＲＤＡＴ
Ａはソフトウェアから指示された読取りデータ、ＰＦＤ
ＡＴＡはその先読取りデータ部分。
Ａはソフトウェアから指示された読取りデータ、ＰＦＤ
ＡＴＡはその先読取りデータ部分。
０ＢＤＡＴＡは両者を含めた読取り対象データである。
ＥＲは、媒体欠陥等によるエラー発生箇所である。
ＤＣＣＵ１４のＥＡＳＲ１４１において、５ＡＤ１及び
ＦＡＤＩ は、前回の検出されたエラーアドレス空間（
以下ＥＳＡ、で示す）の先頭及び最終アドレスであり、
５ＡＤｚ及びＦＡＤｚは、前々回に検出されたエラーア
ドレス空間（以下ＥＳＡ２で示す）の先頭及び最終アド
レスである。
ＦＡＤＩ は、前回の検出されたエラーアドレス空間（
以下ＥＳＡ、で示す）の先頭及び最終アドレスであり、
５ＡＤｚ及びＦＡＤｚは、前々回に検出されたエラーア
ドレス空間（以下ＥＳＡ２で示す）の先頭及び最終アド
レスである。
ＤＣＣＵ１４は、ホスト１０内に設けてもよいが、この
実施例では図示のようにホストｌＯとは別個に設けられ
る。
実施例では図示のようにホストｌＯとは別個に設けられ
る。
（Ｂ）実施例の動作
第３図の実施システムの動作、すなわち本発明の実施例
のディスクキャッシュ制御動作を、第４図の処理フロー
チャートを参照し、その処理ステップに従って説明する
。なお、以下の実施例においては、読取り対象データの
アドレス空間は、過去二回で検出されたエラーアドレス
空間ＥＳＡ。
のディスクキャッシュ制御動作を、第４図の処理フロー
チャートを参照し、その処理ステップに従って説明する
。なお、以下の実施例においては、読取り対象データの
アドレス空間は、過去二回で検出されたエラーアドレス
空間ＥＳＡ。
及びＥＳＡ！と比較されるものとする。また、第４図に
おいて、その処理８１〜Ｓ、の内容については第２図で
説明したとおりであり、ＳＫＩ〜Ｓ２４は処理Ｓｚの内
部処理を示し、５ｆｆｌ〜５３ｆｆは処理Ｓ３の内部処
理を示し、Ｓ ４１ ＝ Ｓ ４４は処理Ｓ４の内部処
理を示す。なお、前述のように、外部記憶装置１３は、
ディスク装置（以下、同じ符号１３で示す）であるとす
る。
おいて、その処理８１〜Ｓ、の内容については第２図で
説明したとおりであり、ＳＫＩ〜Ｓ２４は処理Ｓｚの内
部処理を示し、５ｆｆｌ〜５３ｆｆは処理Ｓ３の内部処
理を示し、Ｓ ４１ ＝ Ｓ ４４は処理Ｓ４の内部処
理を示す。なお、前述のように、外部記憶装置１３は、
ディスク装置（以下、同じ符号１３で示す）であるとす
る。
■ 処理Ｓ１
ソフトメモリ１１にあるソフトウェアは、ＤＣＣＵ１４
に対しデータの読取りを指示する。
に対しデータの読取りを指示する。
ＤＣＣＵ１４は、ソフトメモリ１１にあるＣＡＷを取り
出す。更にその指示するアドレスのＣＣＷをソフトメモ
リ１１より取り出し、その指示に従って、ディスクキャ
ッシュ制御を開始する。ＣＣＷには、読取りデータＲＤ
ＡＴＡのシリンダアドレスとそのデータ長のバイトカウ
ント値及び先読取りデータＰＦＤＡＴＡが指示される。
出す。更にその指示するアドレスのＣＣＷをソフトメモ
リ１１より取り出し、その指示に従って、ディスクキャ
ッシュ制御を開始する。ＣＣＷには、読取りデータＲＤ
ＡＴＡのシリンダアドレスとそのデータ長のバイトカウ
ント値及び先読取りデータＰＦＤＡＴＡが指示される。
■ 処理５２１
ＤＣＣ’Ｕ１４は、ディスク装置１３に読取りコマンド
の起動時に、ソフトウェアのＣＣＷから指示された読取
り対象データ０ＢＤＡＴＡのアドレス空間（以下０ＢＡ
Ｓで示す）が、前回までに検出されたエラーアドレス空
間ＲＡＳと一致する部分があるか判別する。
の起動時に、ソフトウェアのＣＣＷから指示された読取
り対象データ０ＢＤＡＴＡのアドレス空間（以下０ＢＡ
Ｓで示す）が、前回までに検出されたエラーアドレス空
間ＲＡＳと一致する部分があるか判別する。
まず、読取り対象データのアドレス空間０ＢＡＳの最終
アドレス（以下すで示す）がＥＡＳＲＩ４１に格納され
てい、る、前回に検出されたエラーアドレス空間ＲＡＳ
、の先頭アドレスＳＡＤ、より小さいか、すなわちｂ
＜ Ｓ Ａ Ｄ Ｉであるか判別する。
アドレス（以下すで示す）がＥＡＳＲＩ４１に格納され
てい、る、前回に検出されたエラーアドレス空間ＲＡＳ
、の先頭アドレスＳＡＤ、より小さいか、すなわちｂ
＜ Ｓ Ａ Ｄ Ｉであるか判別する。
読取り対象データ０ＢＤＡＴＡの最終アドレスｂは、次
の式から求められる。
の式から求められる。
ｂ＝ａ＋ （読取りデータＲＤＡＴＡのバイトカウント
）＋（先読みデータＰＦＤＡＴＡのデータ長） ｂ ＜ Ｓ Ａ Ｄ ＋が成立するときは、読取り対象
データのアドレス空間０ＢＡＳには前回のエラーアドレ
ス空間ＥＳＡＩ と一致する部分が存在しないので、更
に前々回のエラーアドレス空間Ｅ Ｓ Ａ ２と一致す
る部分かあるを判別する処理（後述する処理Ｓ０及び５
２４）が行われる。
）＋（先読みデータＰＦＤＡＴＡのデータ長） ｂ ＜ Ｓ Ａ Ｄ ＋が成立するときは、読取り対象
データのアドレス空間０ＢＡＳには前回のエラーアドレ
ス空間ＥＳＡＩ と一致する部分が存在しないので、更
に前々回のエラーアドレス空間Ｅ Ｓ Ａ ２と一致す
る部分かあるを判別する処理（後述する処理Ｓ０及び５
２４）が行われる。
■ 処理ＳＺＺ
次にＤＣＣＵ１４は、読取り対象データのアドレス空間
０ＢＡＳの先頭アドレスすなわち読取りデータＲＤＡＴ
Ａの先頭アドレス（以下ａで示す）が、ＥＡＳＲ１４１
に格納されているエラーアドレス空間ＲＡ Ｓ ｒ の
最終アドレスＦＡＤ、より大きいか、すなわちａ ＞
Ｆ Ａ Ｄ ＋であるか判別する。
０ＢＡＳの先頭アドレスすなわち読取りデータＲＤＡＴ
Ａの先頭アドレス（以下ａで示す）が、ＥＡＳＲ１４１
に格納されているエラーアドレス空間ＲＡ Ｓ ｒ の
最終アドレスＦＡＤ、より大きいか、すなわちａ ＞
Ｆ Ａ Ｄ ＋であるか判別する。
ａ ＞ Ｆ Ａ Ｄ ＋が成立するときは、読取り対象
データのアドレス空間０ＢＡＳには前回のエラーアドレ
ス空間ＲＡＳ、と一致する部分が存在しないので、更に
前々回のエラーアドレス空間Ｅ Ｓ Ａ ｚと一致する
部分があるかを判別する（後述する処理ＳＫ＋及び５２
４）が行われる。
データのアドレス空間０ＢＡＳには前回のエラーアドレ
ス空間ＲＡＳ、と一致する部分が存在しないので、更に
前々回のエラーアドレス空間Ｅ Ｓ Ａ ｚと一致する
部分があるかを判別する（後述する処理ＳＫ＋及び５２
４）が行われる。
■ 処理Ｓ。
処理Ｓ２１においてｂ＜ＳＡＤ、が成立せず、処理Ｓ２
□においてａ＞ＦＡＤ＋が成立しない場合は、読取り対
象データのアドレス空間の０ＢＡＳには前回のエラーア
ドレス空間Ｅ Ａ Ｓ Ｉ と一致する部分が存在する
。
□においてａ＞ＦＡＤ＋が成立しない場合は、読取り対
象データのアドレス空間の０ＢＡＳには前回のエラーア
ドレス空間Ｅ Ａ Ｓ Ｉ と一致する部分が存在する
。
したがって、読取り対象データ０ＢＤＡＴＡ全体につい
て読取りを行うと読取り′不可が通知されるので、ＤＣ
ＣＵ１’４は先読取りは行わず、ディスク装置１３にソ
フトウェアのＣＣＷで指定された読取りデータＲＤＡＴ
Ａ部分のみの読取りを指示する。
て読取りを行うと読取り′不可が通知されるので、ＤＣ
ＣＵ１’４は先読取りは行わず、ディスク装置１３にソ
フトウェアのＣＣＷで指定された読取りデータＲＤＡＴ
Ａ部分のみの読取りを指示する。
これにより、ソフトウェアより指示された読取りデータ
ＲＤＡＴＡ部分にエラーがなく先読取りデータＰＦＤＡ
ＴＡ部分にエラーがある場合は、エラーのない読取りデ
ータＲＤＡＴＡ部分についての読取りが正常に行われる
。この場合は、キャッシュメモリ１２を介さず、ディス
ク装置１３から直接ソフトウェアメモリ１１に読取る処
理が行われる。
ＲＤＡＴＡ部分にエラーがなく先読取りデータＰＦＤＡ
ＴＡ部分にエラーがある場合は、エラーのない読取りデ
ータＲＤＡＴＡ部分についての読取りが正常に行われる
。この場合は、キャッシュメモリ１２を介さず、ディス
ク装置１３から直接ソフトウェアメモリ１１に読取る処
理が行われる。
■ 処理５ｉ１３
処理ＳＫＩ及びＳ２□において、いずれも読取り対象デ
ータのアドレス空間０ＢＡＳが前回のエラーアドレス空
間ＥＡＳ、と一致する部分が存在しないと判断された場
合には、更に前々回に検出されたエラーアドレス空間Ｅ
ＡＳ２と一致する部分があるか判別される。
ータのアドレス空間０ＢＡＳが前回のエラーアドレス空
間ＥＡＳ、と一致する部分が存在しないと判断された場
合には、更に前々回に検出されたエラーアドレス空間Ｅ
ＡＳ２と一致する部分があるか判別される。
まず、処理ＳＫ＋と同様にして、読取り対象データのア
ドレス空間０ＢＡＳの最終アドレスｂが、ＥＡＳＲ１４
１に格納されている前々回のエラーアドレス空間Ｅ Ａ
Ｓ ｚの先頭アドレス５ＡＤＺより小さいか、すなわ
ちｂ＜５ＡＤｚであるか判別される。
ドレス空間０ＢＡＳの最終アドレスｂが、ＥＡＳＲ１４
１に格納されている前々回のエラーアドレス空間Ｅ Ａ
Ｓ ｚの先頭アドレス５ＡＤＺより小さいか、すなわ
ちｂ＜５ＡＤｚであるか判別される。
ｂ＜５ＡＤ２が成立するときは、読取り対象データのア
ドレス空間０ＢＡＳには前々回のエラーアドレス空間Ｅ
ＳＡ２とする一致する部分が存在せず先読取りを行う上
で支障がないので、後述する先読取り処理Ｓ ４１ ”
”” Ｓ ４４が行われる。
ドレス空間０ＢＡＳには前々回のエラーアドレス空間Ｅ
ＳＡ２とする一致する部分が存在せず先読取りを行う上
で支障がないので、後述する先読取り処理Ｓ ４１ ”
”” Ｓ ４４が行われる。
■ 処理ＳＺａ
次゛にＤＣＣＵＩ４は、処理Ｓ２□と同様に、読取り対
象データのアドレス空間０ＢＡＳの先頭アドレスａが、
ＥＡＳＲ１４１に格納されているエラーアドレス空間Ｅ
Ａ Ｓ ２の最終アドレスＦＡＤ。
象データのアドレス空間０ＢＡＳの先頭アドレスａが、
ＥＡＳＲ１４１に格納されているエラーアドレス空間Ｅ
Ａ Ｓ ２の最終アドレスＦＡＤ。
より大きいか、すなわちａ＞ＦＡＤｚであるか判別する
。
。
ａ＞ＦＡＤｚが成立するときは、読取り対象データのア
ドレス空間０ＢＡＳには前々回のエラーアドレス空間Ｅ
ＡＳｔと一致する部分が存在せず先読取りを行う上で支
障がないので、後述する先読取り処理Ｓａｌ〜Ｓ４４が
行われる。
ドレス空間０ＢＡＳには前々回のエラーアドレス空間Ｅ
ＡＳｔと一致する部分が存在せず先読取りを行う上で支
障がないので、後述する先読取り処理Ｓａｌ〜Ｓ４４が
行われる。
■ 処理Ｓ３
処理Ｓ２３においてｂ ＜ Ｓ Ａ Ｄ ｔが成立せず
、処理Ｓｔａにおいてａ＞ＦＡＤｔが成立しない場合は
、読取り対象データのアドレス空間０ＢＡＳには前々回
のエラーアドレス空間Ｅ Ａ Ｓ ２と一致する部分が
存在する。
、処理Ｓｔａにおいてａ＞ＦＡＤｔが成立しない場合は
、読取り対象データのアドレス空間０ＢＡＳには前々回
のエラーアドレス空間Ｅ Ａ Ｓ ２と一致する部分が
存在する。
したがって、この場合も読取り対象データ０ＢＤＡＴＡ
全体について読取りを行うと読取り不可が通知されるの
で、ＤＣＣＵＩ ４は先読取りは行わず、ディスク装置
１３にソフトウェアのＣＣＷで指定された読取りデータ
ＲＤＡＴＡ部分のみの読取りを指示する。
全体について読取りを行うと読取り不可が通知されるの
で、ＤＣＣＵＩ ４は先読取りは行わず、ディスク装置
１３にソフトウェアのＣＣＷで指定された読取りデータ
ＲＤＡＴＡ部分のみの読取りを指示する。
これにより、ソフトウェアより指示された読取りデータ
ＲＤＡＴＡ部分にエラーがなく先読取りデータＰＦＤＡ
ＴＡ部分にエラーがある場合は、エラーのない読取りデ
ータＲＤＡＴＡ部分についての読取りが正常に行われる
。この場合は、キャッシュメモリ１２を介さず、ディス
ク装置１３から直接ソフトメモリ１１に読取る処理が行
われる。
ＲＤＡＴＡ部分にエラーがなく先読取りデータＰＦＤＡ
ＴＡ部分にエラーがある場合は、エラーのない読取りデ
ータＲＤＡＴＡ部分についての読取りが正常に行われる
。この場合は、キャッシュメモリ１２を介さず、ディス
ク装置１３から直接ソフトメモリ１１に読取る処理が行
われる。
■ 処理Ｓ ４１ ” Ｓ ４４
処理Ｓ！３及びＳ２４において、いずれも読取り対象デ
ータのアドレス空間○ＢＡＳが前々回のエラーアドレス
空間ＥＡＳ！と一致する部分が存在しないときは、既に
前述の処理ＳＺ＋及びＳ２□により前回のエラーアドレ
ス空間ＲＡＳＩ と一致する部分が存在しないことが判
明しているので、ＤＣＣＵＩ４は、ディスク装置１３に
指示して読取り対象データの０ＢＤＡＴＡの読取りを行
う（処理Ｓ４、） ＤＣＣＵＩ４は、読み取られた読取り対象データ０ＢＤ
ＡＴＡ中にエラーが存在するか否かを判定しく処理Ｓ４
□）、エラーが存在しない場合は、読取り対象データ０
ＢＤＡＴＡをキャッシュメモリ１２上の指定されたブロ
ック（Ｂ Ｌ ＯＣＫ（１１とする）に転送、格納する
（処理５４３）。
ータのアドレス空間○ＢＡＳが前々回のエラーアドレス
空間ＥＡＳ！と一致する部分が存在しないときは、既に
前述の処理ＳＺ＋及びＳ２□により前回のエラーアドレ
ス空間ＲＡＳＩ と一致する部分が存在しないことが判
明しているので、ＤＣＣＵＩ４は、ディスク装置１３に
指示して読取り対象データの０ＢＤＡＴＡの読取りを行
う（処理Ｓ４、） ＤＣＣＵＩ４は、読み取られた読取り対象データ０ＢＤ
ＡＴＡ中にエラーが存在するか否かを判定しく処理Ｓ４
□）、エラーが存在しない場合は、読取り対象データ０
ＢＤＡＴＡをキャッシュメモリ１２上の指定されたブロ
ック（Ｂ Ｌ ＯＣＫ（１１とする）に転送、格納する
（処理５４３）。
エラーが存在する場合は（ディスク装置１３の先読取り
データＰＦＤＡＴＡ中のＥＲ点）、ＤＣＣＵ１４は、エ
ラーの発生した読取り対象データ０ＢＤＡＴＡの先頭ア
ドレスａ及び最終アドレスｂをＥＡＳＲ１４１に格納し
、ソフトウェアに読取り不可を通知する（処理５４４）
。
データＰＦＤＡＴＡ中のＥＲ点）、ＤＣＣＵ１４は、エ
ラーの発生した読取り対象データ０ＢＤＡＴＡの先頭ア
ドレスａ及び最終アドレスｂをＥＡＳＲ１４１に格納し
、ソフトウェアに読取り不可を通知する（処理５４４）
。
ソフトウェアは、読取り不可が通知されるとりトライを
行う。これにより前述のＳ、〜Ｓ３の処理が繰り返され
て、指示された読取りデータＲＤＡＴＡのみの読取りが
行われる。
行う。これにより前述のＳ、〜Ｓ３の処理が繰り返され
て、指示された読取りデータＲＤＡＴＡのみの読取りが
行われる。
以上、読取り対象データのアドレス空間０ＢＡＳを過去
２回で検出されたエラーアドレス空間ＥＡＳ、及びＥＡ
Ｓ、と比較する場合の実施例について説明したが、本発
明は、比較されるエラーアドレス空間が過去−回の場合
及び２回よりも多い場合にも適用されるものである。
２回で検出されたエラーアドレス空間ＥＡＳ、及びＥＡ
Ｓ、と比較する場合の実施例について説明したが、本発
明は、比較されるエラーアドレス空間が過去−回の場合
及び２回よりも多い場合にも適用されるものである。
以上説明したように、本発明によれば次の諸効果が得ら
れる。
れる。
（１） 読取り対象データアドレスがエラーアドレス
空間と一致する部分がある場合は先読みを行わないで、
ソフトウェアより指示されたデータの読取りのみを行う
ようにしたので、先読取りデータ部分にエラーが発生し
ても、ソフトウェアが必要としているデータ部分が読取
り不可となることをなくすることができる。
空間と一致する部分がある場合は先読みを行わないで、
ソフトウェアより指示されたデータの読取りのみを行う
ようにしたので、先読取りデータ部分にエラーが発生し
ても、ソフトウェアが必要としているデータ部分が読取
り不可となることをなくすることができる。
（２）前記（１）により、ソフトウェアの指示するデー
タ部分にエラーが存在しない場合には必ず読取りが可能
となるので、ディスクキャッシュ制御装置の信頼性を向
上させ、システムの処理効率を向上させることができる
。
タ部分にエラーが存在しない場合には必ず読取りが可能
となるので、ディスクキャッシュ制御装置の信頼性を向
上させ、システムの処理効率を向上させることができる
。
（３）読取り対象データのアドレス空間と比較の対象と
なるエラーアドレス空間を、過去複数個のエラーアドレ
ス空間とすることにより、読取り対象データのアドレス
空間にエラーが存在するかをより確実に検出することが
できる。
なるエラーアドレス空間を、過去複数個のエラーアドレ
ス空間とすることにより、読取り対象データのアドレス
空間にエラーが存在するかをより確実に検出することが
できる。
第１図は、本発明の原理図、
第２図は、本発明のディスクキャッシュ制御処理フロー
チャート、 第３図は、本発明の一実施システムの構成の説明図、 第４図は、本発明の一実施例のディスクキャッシュ制御
処理フローチャートである。 第１図及び第３図において、 １１・・・ソフトメモリ、１２・・・キャッシュメモリ
、１３・・・外部記憶装置又はディスク装置、１４・・
・ディスクキャッシュ制御装置１．１４１・・・エラー
アドレス空間記憶部（ＥＡＳＲ）。 不登叩Ｑ原哩巴 第１図 不能ｉｉ［ａ紫！スクヤヤッンユヤ１を卸（１哩プロー
谷−ト第２図 寅貸ジズテムｅ積へ′ 第３図 貰方七イ祈・１のデ゛イズク入’ｆ、’／＞＞ル目町号
ξ理フローデザート第４図
チャート、 第３図は、本発明の一実施システムの構成の説明図、 第４図は、本発明の一実施例のディスクキャッシュ制御
処理フローチャートである。 第１図及び第３図において、 １１・・・ソフトメモリ、１２・・・キャッシュメモリ
、１３・・・外部記憶装置又はディスク装置、１４・・
・ディスクキャッシュ制御装置１．１４１・・・エラー
アドレス空間記憶部（ＥＡＳＲ）。 不登叩Ｑ原哩巴 第１図 不能ｉｉ［ａ紫！スクヤヤッンユヤ１を卸（１哩プロー
谷−ト第２図 寅貸ジズテムｅ積へ′ 第３図 貰方七イ祈・１のデ゛イズク入’ｆ、’／＞＞ル目町号
ξ理フローデザート第４図
Claims (1)
- 【特許請求の範囲】 １、システムを制御するソフトウェアの指示する読取り
データとその先読取りデータ部分を読取り対象データと
して外部記憶装置（１３）より読み取ってキャッシュメ
モリ（１２）に格納する制御を行うディスクキャッシュ
制御方式において、 （Ａ）外部記憶装置（１３）から読み取られた読取り対
象データ中にエラーが発生したときは、読取り対象デー
タのアドレス空間をエラーアドレス空間として記憶し、 （Ｂ）読取り対象データのアドレス空間が前回までに検
出されたエラーアドレス空間と一致する部分を含むとき
は、先読取りを行うことなく、ソフトウェアより指示さ
れた読取りデータ部分のみを外部記憶装置（１３）より
読み取ること、 を特徴とするディスクキャッシュ制御方式。 ２、読取り対象データのアドレス空間と比較される前回
までに検出されたエラーアドレス空間が、前回を最初と
する過去複数個のエラーアドレス空間であることを特徴
とする請求項１記載のディスクキャッシュ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63227558A JPH0276048A (ja) | 1988-09-13 | 1988-09-13 | ディスクキャッシュ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63227558A JPH0276048A (ja) | 1988-09-13 | 1988-09-13 | ディスクキャッシュ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0276048A true JPH0276048A (ja) | 1990-03-15 |
Family
ID=16862789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63227558A Pending JPH0276048A (ja) | 1988-09-13 | 1988-09-13 | ディスクキャッシュ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0276048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000067255A1 (en) * | 1999-04-30 | 2000-11-09 | Fujitsu Limited | Disk apparatus |
| US6341334B1 (en) | 1998-03-24 | 2002-01-22 | Mitsubishi Denki Kabushiki Kaisha | Bridge method, bus bridge, and multiprocessor system |
-
1988
- 1988-09-13 JP JP63227558A patent/JPH0276048A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6341334B1 (en) | 1998-03-24 | 2002-01-22 | Mitsubishi Denki Kabushiki Kaisha | Bridge method, bus bridge, and multiprocessor system |
| WO2000067255A1 (en) * | 1999-04-30 | 2000-11-09 | Fujitsu Limited | Disk apparatus |
| US6701413B2 (en) | 1999-04-30 | 2004-03-02 | Fujitsu Limited | Disk drive performing a read-ahead operation of the data from the disk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598357A (en) | Cache/disk subsystem with file number for recovery of cached data | |
| US5255270A (en) | Method of assuring data write integrity on a data storage device | |
| JP2635023B2 (ja) | フアイルデータ用ラベル書き込み方法 | |
| JP3183993B2 (ja) | ディスク制御システム | |
| US6487631B2 (en) | Circuit and method for monitoring sector transfers to and from storage medium | |
| US6311240B1 (en) | Hardware assisted formatted data transfer system having a source storage controller and a formatting storage controller receiving on-media structure definition and a data definition | |
| US6389508B1 (en) | Information storing apparatus having a data prewrite unit | |
| JPH0748195B2 (ja) | チャネルー直接アクセス記憶装置間非同期通信システム | |
| JP2002244933A (ja) | チェックサムを異なるメモリ位置へ動的に移動させるシステムおよび方法 | |
| JPS5860410A (ja) | 磁気デイスク制御方式 | |
| JPH0276048A (ja) | ディスクキャッシュ制御方式 | |
| JPH10240453A (ja) | ディスクアレイ装置 | |
| JP3845239B2 (ja) | ディスクアレイ装置及びディスクアレイ装置における障害復旧方法 | |
| JPS6129024B2 (ja) | ||
| JPS6269314A (ja) | デイスク二重書き制御装置 | |
| JPS59221810A (ja) | 磁気記憶装置における交代セクタ−装置 | |
| JPH04311218A (ja) | 外部記憶制御装置 | |
| JPH08161123A (ja) | ディスク・アレイ装置 | |
| JPH04111015A (ja) | 情報記録装置 | |
| JPH0541037A (ja) | デイジタルデータ記録再生装置 | |
| JPH04311217A (ja) | 外部記憶制御装置 | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| CN120406811A (zh) | 元数据的存储方法和存储系统 | |
| JPH04254969A (ja) | 追記型記録方式の記録データ保護手段 | |
| JPS6013360A (ja) | 記憶装置 |