JPH0276055A - データインターフエイス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、計算機、プログラマブルコントローラ等で
データのインターフェイスを行うためのデータインター
フェイス方式に関するものである。

〔従来の技術） 第２図は例えば「三菱プラント制御用データウェイＭＤ
ＷＳ−５００説明書」に示された従来のデータインター
フェイス方式を示すブロック図であり、図において、１
は送信側ステーション、２は受信側ステーションである
。また、３は送信側ステーション１から送信するデータ
が格納されている専用ローカルメモリ、４はこの専用ロ
ーカルメモリ３に接続された制御処理部、５はこの制御
処理部４に接続された２ポートメモリ、６はこの２ポー
トメモリ５に接続されたデータ送信部であり、前記送信
側ステーシコン１はこれらによって構成されている。

さらに、７は前記データ送信部６に接続されたデータ受
信部、８はこのデータ受信部７に接続された２ポートメ
モリ、９はこの２ポートメモリ８に接続された制御処理
部、１０は受信データを格納するメモリとしての専用ロ
ーカルメモリであり、前記受信側ステーション２はこれ
らによりて構成されている。

また、第３図は互いに２ポートメモリ５及び８を介して
データを送受信する際のグループアドレス（以下、ＧＡ
という）及びテキスト長（以下、ＴＬという）について
示した説明図であり、図において、１１は送信データ及
び受信データの先頭アドレスを示すＧＡ、１２は前記受
イｇデータの１グループの長さを示すＴＬである。

次に動作について第４図を参照して説明する。送信側ス
テーション１では、制御処理部４が専用ローカルメモリ
３より送信すべきデータをｇ売み出して２ポートメモリ
５にセットする。データ送信部６は、この２ポートメモ
リ５にセットされたデータを受信側ステーション２へ送
出する。受信側ステーション２では、このデータをデー
タ受信部７で受信し、データ受信部７はこの受信データ
を２ポートメモリ８にセットする。このようにして２ボ
ートメモリ８にセットされた受信データは、制御処理部
９で受信割込ルーチンにて処理され、専用ローカルメモ
リ１０の所定のエリアに格納される。

第４図はその受信割込ルーチンにおける処理手順を示す
フローチャート図である。まず、ステップＳＴＩにおい
てＧＡＩＩが正しいか否かチエツクされ、正しくなけれ
ば処理はステップＳＴ４へ穆されてエラー処理が実行さ
れる。他方、正しければ処理はステップＳＴ２へ移され
て、次にＴＬ１２がチエツクされる。そしてチエツク結
果が正しければ処理はステップＳＴ３へ穆り、この一連
の受信データを全て専用ローカルメモリ１０の所定のエ
リアに格納し、他方、ステップＳＴ２においてエラーが
あれば、前記ステップＳＴ４にてエラー処理を実行する
。このエラー処理の詳細はここに記さないが、例えばデ
ータの再送要求の送出等が行なわれる。

また、以上から明らかなように全データグループのテキ
スト数の総和が２ポートメモリのエリアの容量以内であ
ることが制約事項となる。この為、多くのシステムでは
ＧＡをある一定アドレスに固定し、且つデータ部の先頭
にそのデータの特性を示す識別ラベル（以下、ＩＤとい
う）を設け、上記ステップＳＴ２のＴＬチエツク時、デ
ータ部の１０によりそのデータグループのＴＬチエツク
を行なっている。

〔発明が解決しようとする課題〕

従来のデータインターフェイス方式は以上のように構成
されて行われているので、２ポートメモリ５．８の記憶
容量の範囲による各グループのデータ数の制約を受け、
そのためＩＤ方式を採らなけ、ればならないという問題
点があった。

この発明は上記のような問題点を解消するためになされ
たもので、ＩＤ不要で、簡単な構成で伝送効率を大幅に
向上できるデータインターフェイス方式を得ることを目
的とする。

〔課題を解決するための手段〕

この発明に係るデータインターフェイス方式は、ヘッダ
部とデータ部を有する２ポートメモリを用いてデータの
インターフェイスを行うデータインターフェイス方式に
おいて、前記データ部に非同時に格納される前記データ
の先端のグループアドレスを前記各データのグループ毎
に他のグループアドレスとは排他的に専用化して異なら
せたものである。

〔作用〕

この発明における前記グループアドレスは、グループ毎
に、互いにそれぞれ異っているので、データ部の先頭の
１０が不要である。

（実施例） 以下、この発明の一実施例を図について説明する。なお
、全体の構成については第３図に示す従来技術と同じで
ある。第１図はこの発明のデータインターフェイス方式
で用いる２ポートメモリの内容を示す説明図であり、図
において、２０は２ポートメモリ５あるいは８のデータ
部、２１は同じく２ポートメモリ５あるいは８のヘッダ
部である。そして２０ａはａグループを送受する時のグ
ループアドレスがＧＡＩのデータブロック、同様に２０
ｂ、２Ｑｃはす。

Ｃグループを送受する時の各々のグループアドレスがＧ
Ａ２．ＧＡ３のデータブロックである。この場合、各Ｇ
Ａは、例えば１番地ずつ、グループ毎に異ならせてあり
、したがって各ＧＡはＧＡＩ≠ＧＡ２≠ＧＡと異なり、
排他的に固定されている。そして同時に複数のデータブ
ロックが２ボートメモリ５．８上に存在しないことが前
提である。

次に動作について説明する。

第１図に示すように、Ｃグループのデータを送受する時
、データ２０ａは２ボートメモリ５．８のヘッダ部２１
にグループアドレスＧＡＩを格納される。従って、デー
タ部２０にはその先頭アドレスがＧＡｌｌからデータが
格納される。また、ｂグループのデータを送受する時、
データブロック２０ｂは２ボートメモリ５．８のＧＡ２
を先頭に格納される。そして、ヘッダ部２１にはＧＡ２
が格納される。データブロック２０ｃについても全く同
様である。

そして２ボートメモリ５．８への各データブロック２０
ａ、２０ｂ、２０ｃの格納に際しては、各データブロッ
クが複数同時に格納されることはない。なお、受信処理
そのものは従来と同様に第４図のフローチャート図に従
って処理される。

ａ〜ｎグループのＧＡの相互関係を示すと、下記の通り
である。

ＧＡ１＋１　　　＝ＧＡ２ ＧＡ２＋１　　　＝ＧＡ３ ＧＡ　＋ｎ＋１１　＋　１　＝ＧＡｎ なお、上記実施例ではＧＡを１番地ずつずらせた例で説
明したが、当然ｍ（ｍ≧２）ずっずらせてもよいし、ま
たデータ群の性格により、ＧＡ、とＧＡ１＋１の間をｊ
番地ずらせてもよい。

〔発明の効果〕

以上のように、この発明のデータインターフェイス方式
によれば、２ポートメモリに、送受するデータを格納す
るに際しては、各２ポートメモリに同時に異なるグルー
プのデータブロックが存在しないように、且つ各グルー
プのグループアドレスを互いに排他的に異ならせて専用
化するように構成したので、従来のＩＤが不要となり、
簡単な構成で伝送効率の高いデータインターフェイス方
式が得られ、受信処理も簡略化できる等の効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例で用いる２ポートメモリの
内容を示す説明図、第２図は本発明及び従来のデータイ
ンターフェイスを示すブロック図、第３図は２ポートメ
モリを用いたデータの送受信を示す説明図、第４図は従
来の動作を説明するためのフローチャート図である。 ５．８は２ポートメモリ、２０は２ボートメモリ５．８
のデータ部、２１は同じくヘッダ部、２０ａ、２０ｂ、
２０ｃはａ、ｂ、Ｃグループのそれぞれデータブロック
、１１．ＧＡはグループアドレス。 図中、同一符号は同一、又は相当部分を示す。 第１図 ５．８：２示〉トメモリ ２０：　　デニタ部 第３図 第４図 手続補正書（自発） ２１発明の名称 データインターフェイス方式 ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者　志岐守哉 ４、代　理　人　　　郵便番号　１０５住　所　　　　
東京都港区西新橋１丁目４番１０号明細書の発明の詳細
な説明の欄 ６、補正の内容 明細書第７頁第６行目のｒＧＡｌ≠ＧＡ２≠ＧＡ」とあ
るのをｒＧＡ１≠ＧＡ２≠ＧＡ３≠ＧＡｌ」と補正する
。 以　　上

Claims (1)

【特許請求の範囲】
1. ヘッダ部とデータ部を有する２ポートメモリを用いてデ
   ータのインターフェイスを行うデータインターフェイス
   方式において、前記データ部に非同時に格納される前記
   データの先頭のグループアドレスを前記各データのグル
   ープ毎に他のグループアドレスとは排他的に専用化して
   異ならせたことを特徴とするデータインターフェイス方
   式。