JPH0276223A - 金属接触の製造方法と装置 - Google Patents

金属接触の製造方法と装置

Info

Publication number
JPH0276223A
JPH0276223A JP1200153A JP20015389A JPH0276223A JP H0276223 A JPH0276223 A JP H0276223A JP 1200153 A JP1200153 A JP 1200153A JP 20015389 A JP20015389 A JP 20015389A JP H0276223 A JPH0276223 A JP H0276223A
Authority
JP
Japan
Prior art keywords
cathode
substrate
metal
etching
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1200153A
Other languages
English (en)
Inventor
Thomas Pausch
トーマス、パウシユ
Josef Willer
ヨーゼフ、ウイラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH0276223A publication Critical patent/JPH0276223A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基板上の半導体層構造の上に張り出し縁端
を持つ金属接触の製造方法とこの方法を実施する装置に
関する。
〔従来の技術〕
デバイスの小型化は、このｌＯ年来高い集積密度とスイ
ッチング速度の達成可能性に基づき半導体技術において
重要な意味を持つようになった。
１μｍ以下の形態を実現する際には光学的な光波術にお
いて次第に増大する難点に突き当たる。ここで助けとな
るのは自己整合過程であって、そこでは例えばＭＥＳＦ
ＥＴの場合ゲート金属化部分が続く工程段例えばソース
・ドレン接触等のｎ゛型ベイオン注入際してマスクとし
て作用する。
これらの自己整合過程の場合原則としてゲート金属化部
の形成後に次の焼きもどし処理が実施される。従って金
属化部がこのような熱処理に対して充分安定であること
が必要となる。他方この方法によって１μ鋼以下の電気
的に有効なゲート長が達成される。それでも低い配線抵
抗が充分大きなゲート断面積によって実現される。この
目的に対しては金属接触に張り出し縁端形状を持たせる
。
従来は主として丁字形構造のゲート金属化部が例えば乾
式エツチングによって作られた。この種の張り出し形の
金属化部の製作に対しては少なくとも２つの異なる金属
の層が必要である。エツチング・マスクにはフォトレジ
スト又はひきはがしし技術により析出した第３金属構造
が使用され、任意の金属が使用されるのではない、即ち
選択エツチングが必要であることから金属の選択に対し
ては付加的な条件が課せられる。最初に析出した金属層
はその上に置かれた第２金属層よりもエツチングに際し
てより深く侵食され得るものでなければならない、この
ようにして作られた構成を第３図に示す、ここには破線
で暗示された半導体層構造９を備える基板１０が示され
ている。第１金属Ｎ１と第２金属層２によりゲート金属
化部には階段状の不連続断面が与えられる。この種の構
成は例えば最初にエツチング・マスクをとりつけてから
異方性エツチングによって両方の金属層を半導体表面に
達するまで直線的にエンチング除去することによって作
られる。エツチングの高度の異方性は乾式エツチング中
プラズマの圧力を低く保ち、陰極電圧を高い値に設定す
ることにより達成される０両方の金ａ層が半導体層構造
９の表面に垂直に立つ側面にまでエツチングされた後第
２金属層２に対するエツチング侵食を著しく増強させる
。この侵食の増強は例えばガス組成の変更又はプロセス
圧力の上昇によって達成される。通常これは低い出力密
度で経過する表面保護的な等方性エツチングによって行
われる。アンダーカット・エツチングの大きさはエツチ
ング時間によって決まる０例えば１つの層から他の層に
エツチングが進行したときに検出されるような終点信号
（例えばプラズマの光特性の変化による）はここでは与
えられない、このことは実施に際してアンダーカット・
エツチングの再現性の精度を限定する。このようにして
第３図に示した構造が作られる。ここでは第２金属層２
の横の限界となる表面も半導体層構造９の表面に垂直に
立ち、この垂直方向において直線的である。
反応性イオン・エッチング（ＲＩ　Ｅ）装置の陽橿の前
にはエツチング過程中プラズマ内に陽光柱が形成され、
その内部では電位が一定である。この陽極柱は陰極の直
前にまで達している。陰極の前には暗黒部があり、陰極
と基板の表面にほぼ平行する等電位面が陽光柱との境界
面になっている。
〔発明が解決しようとする課題〕
この発明の課題は、半導体デバイスに対して張り出し縁
端を持つ金属化部、即ち半導体材料の表面に向かって縮
小している金属化部を製作する方法とそれを実施する装
置を提供することである。
〔課題を解決するための手段〕
この課題は請求項１に特徴として挙げた工程段を含む方
法および請求項３に特徴として挙げた構成の装置によっ
て解決される。
〔実施例〕
以下第１図ないし第４図についてこの発明を更に詳細に
説明する。
第３図に示した従来技術に代わって第２金属層２とその
上にあって第２金属層より張り出した第１金属層を設け
ることにより金属接触の張り出し縁端を作るため、この
発明による金属接触は第１図に示すように特殊金属１１
３を備える。この層は一種類の金属から成る均質構成の
ものであって、基板１０に向かって縮小している。第１
図には基板１０がその上に置かれた半導体層構造９、金
属接触を形成する特殊金属層３ならびに製作に際して使
用されたエツチング・マスク８と共に示されている。こ
の特殊金属層３は金属と半導体材料間の本来の接触上に
それから突出した形に作られている。このようにしてこ
の発明によれば少なくとも２つの互いに異なる金属から
成る別々の金属層を必要とすることなく金属接触の張り
出し形上縁端が得られる。この発明では例えば合金のよ
うな異なる元素を組合わせた単一の金属だけから成る特
殊金属層３も同様に効果的に使用可能である。
重要なのはこの特殊金属層３が均質の組成を示し、互い
に境界を接する金属層が存在しないことである。従って
張り出し縁端を形成する特殊金属層３が直接半導体層構
造９の上に設けられるのではなく、第２図に示すように
金属・半導体接触は別の第１金属層１１で形成し、その
上に上記の特殊金属層４を設けることも排除されるもの
ではない。
特殊金属層４の上には種々の金属層、第２図においては
別の第２金属層１２と別の第３金属層１３が続く。
この発明による接触面の上方に張り出し金属縁端をもつ
特殊金属層３および４は基板に向かって連続的に縮小し
ている。これが第３図に示した従来の技術による金属層
１．２間の階段状移行との差異である。この縮小は厳密
に単調に行われる必要はない、第１図においては特殊金
属層３がその上部では半導体層構造９の表面に垂直な境
界面をもち、その下部は基板１０に向かって徐々に縮小
する。第２図に示した特殊金属層４はこれに反して直線
的な境界をもつ断面を示す、特殊金属層の基板ｌＯ側の
部分が垂直境界面を示すことあるいは縮小する区域の一
部が漸新的に低下する直径をもつこともこの発明に所属
することアある。
従来の技術と異なり等方性のアンダーカット・エツチン
グを必要としないことから、終点信号を欠いても線幅コ
ントロールが不精確になることはない、線幅は断面縮小
、特に終点が精確に検出できるエツチング過程を通して
確定される。終点の精確な検出はまず第一に精確度に対
して有利に作用する。
次にこの発明による金属接触の製造方法とこの製造方法
を実施する装置について説明する。この製法の要旨はＲ
ＩＥ過程に際して陽極６（第４図参照）の前に生ずる陽
光柱が、陰橿５に平行しその上に置かれた基板１０にほ
ぼ平行する等電位面による境界を備えることなく、その
代わりにこの等電位面７が陰掻５の上方で陰橿に向かっ
て凹面になっていることである。この場合基板１０の上
方で暗黒部領域が他の慣行方向の場合よりも著しく大き
く拡がる。このような陽光柱境界面の形状は陽極直径Ｄ
Ａ対陰極直径ＤＫの比を４：３以上に選ぶことによって
達成される。ここで直径とは円形電極の場合実際の直径
であり、その他の場合は電極面の大きさを表す典型的な
寸法である。実験結果によれば約４ＣＩ以上の電極間隔
ＤＥ、１０μｂａｒ以下のプロセス圧および０．５Ｗ／
ｃｄ以上の出力密度によってこの発明の製法に要求され
る陽光柱境界面形状が得られた。特殊金属層３．４を形
成する金属としては例えばＷＳｉ、ｌが使用され、エツ
チング・ガスとしてはＳ　Ｆ　ｈが使用される。
この発明の１つの展開においては、エツチングする金属
部分も複数の層例えばＷＳ　ｉｘ　、　Ｗ、　ＴｉＮ、
Ａｕｌｉ列から構成される。互いに異なる金属層の選択
エツチングにより第２図に示した構造が得られる。ここ
では特殊金属層４はタングステン、別の第１金属１１１
１はＷＳｉ、Ｉ、別の第２金属Ｎ１２はＴｉＮ、別の第
３金属層１３はＡｕである。この構成は電気抵抗が低く
、ボンド可能の金被覆層と拡散障壁としてのＴｉＮ層を
備える。
（発明の効果〕 この発明による特殊金属層４の構成により、例えば電界
効果トランジスタの場合サブミクロン領域の金属化部が
一連の自己整合過程への応用によって達成される。
【図面の簡単な説明】
第１図はこの発明による金属接触とその上に置かれたエ
ツチング・マスクの断面、第２図はこの発明による多層
構成の金属接触とその上に亘かれたエツチング・マスク
の断面、第３図は従来の技術による張り出し縁端をもつ
金属接触の断面、第４図は反応性イオン・エッチング（
ＲＩＥ）装置の主要構成部品を示す。 ３・・・特殊金属層 ８・・・エツチング・マスク ９・・・半導体層構造 １０・・・基板 ＩＧ　Ｉ ＩＧ２

Claims (1)

  1. 【特許請求の範囲】 １）半導体層構造（９）の表面に向かって縮小する特殊
    均質金属層（３、４）を少なくとも１つ備え、この金属
    層（３、４）の縮小によって金属接触の上部縁端の張り
    出しが実現する基板（１０）上の半導体層構造（９）の
    上に張り出し縁端を持つ金属接触を製造する方法におい
    て、反応性イオン・エッチング（ＲＩＥ）とマスク技術
    が利用され、エッチング工程段に際して陽光柱と暗黒部
    の間の境界（７）を形成する等電位面が陰極（５）の上
    にとりつけられた基板（１０）に向かって凹面になって
    いることを特徴とする金属接触の製造方法。 ２）プロセス圧が最高１０μｂａｒであり、出力密度が
    最低０．５Ｗ／ｃｍ＾２であることを特徴とする請求項
    １記載の方法。 ３）陰極（５）と陽極（６）の間隔が最低４ｃｍであり
    、陰極（５）と陽極（６）の実効面の大きさを決定する
    寸法が最高３：４の比率を保つことを特徴とする乾式エ
    ッチング工程の施行に必要な構成部品、特に基板を収容
    する面を持つ陰極と陽極と給電電源を備える請求項１又
    は２記載の方法を実施する装置。 ４）陰極（５）と陽極（６）の実効面が円形であり、そ
    の大きさを決定する寸法がその直径であることを特徴と
    する請求項３記載の装置。
JP1200153A 1988-08-05 1989-08-01 金属接触の製造方法と装置 Pending JPH0276223A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3826733.0 1988-08-05
DE3826733 1988-08-05

Publications (1)

Publication Number Publication Date
JPH0276223A true JPH0276223A (ja) 1990-03-15

Family

ID=6360347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1200153A Pending JPH0276223A (ja) 1988-08-05 1989-08-01 金属接触の製造方法と装置

Country Status (3)

Country Link
US (1) US4931136A (ja)
EP (1) EP0353719A3 (ja)
JP (1) JPH0276223A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226598A (ja) * 1991-11-25 1993-09-03 Korea Electron Telecommun 受信用光電集積素子及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156244B1 (ko) * 1989-04-18 1998-12-01 고다까 토시오 플라즈마 처리방법
US5089083A (en) * 1989-04-25 1992-02-18 Tokyo Electron Limited Plasma etching method
US5168071A (en) * 1991-04-05 1992-12-01 At&T Bell Laboratories Method of making semiconductor devices
FR2811474B1 (fr) * 2000-07-07 2003-07-04 Commissariat Energie Atomique Procede de realisation d'une grille pour une structure de transistor cmos a canal de longueur reduite
US7887889B2 (en) * 2001-12-14 2011-02-15 3M Innovative Properties Company Plasma fluorination treatment of porous materials
US7316761B2 (en) * 2003-02-03 2008-01-08 Applied Materials, Inc. Apparatus for uniformly etching a dielectric layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4230515A (en) * 1978-07-27 1980-10-28 Davis & Wilder, Inc. Plasma etching apparatus
US4253907A (en) * 1979-03-28 1981-03-03 Western Electric Company, Inc. Anisotropic plasma etching
US4307283A (en) * 1979-09-27 1981-12-22 Eaton Corporation Plasma etching apparatus II-conical-shaped projection
US4342901A (en) * 1980-08-11 1982-08-03 Eaton Corporation Plasma etching electrode
JPS58157975A (ja) * 1982-03-10 1983-09-20 Tokyo Ohka Kogyo Co Ltd プラズマエツチング方法
US4384938A (en) * 1982-05-03 1983-05-24 International Business Machines Corporation Reactive ion etching chamber
US4566941A (en) * 1983-05-10 1986-01-28 Kabushiki Kaisha Toshiba Reactive ion etching method
DE3752140T2 (de) * 1986-09-05 1998-03-05 Hitachi Ltd Trockenes Ätzverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226598A (ja) * 1991-11-25 1993-09-03 Korea Electron Telecommun 受信用光電集積素子及びその製造方法

Also Published As

Publication number Publication date
EP0353719A3 (de) 1991-04-10
EP0353719A2 (de) 1990-02-07
US4931136A (en) 1990-06-05

Similar Documents

Publication Publication Date Title
US5629237A (en) Taper etching without re-entrance profile
US4528066A (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US6486067B1 (en) Method for improving the electrical isolation between the contact and gate in a self-aligned contact MOSFET device structure
JPH0276223A (ja) 金属接触の製造方法と装置
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
US5641382A (en) Method to remove residue of metal etch
US5523605A (en) Semiconductor device and method for forming the same
KR20050069121A (ko) 반도체 소자의 금속배선 형성방법
JPS58184764A (ja) 集積回路装置
KR0171069B1 (ko) 반도체 장치의 접촉부 형성방법
KR100257069B1 (ko) 반도체소자의 패터닝 방법
US7517810B2 (en) Reduced metal design rules for power devices
GB2207395A (en) Producing a pattern in a material
KR100215829B1 (ko) 텅스텐 플러그 형성방법
KR960015567B1 (ko) 식각베리어층을 이용한 텅스텐 배선 형성방법
KR100324325B1 (ko) 정전방전방지용 모스 트랜지스터 제조방법
KR100353530B1 (ko) 반도체 소자의 제조방법
KR100404220B1 (ko) 경사식각을 이용한 반도체소자 제조방법
KR100436053B1 (ko) 반도체장치제조방법
KR100321760B1 (ko) 게이트전극형성방법
KR20020046685A (ko) 반도체 소자의 금속 배선 형성 방법
JP2730813B2 (ja) 半導体装置の製造方法
KR960015496B1 (ko) 반도체소자의 저장전극 제조방법
KR20020058521A (ko) 반도체 소자의 제조방법