JPH0277847A - エミュレータ - Google Patents
エミュレータInfo
- Publication number
- JPH0277847A JPH0277847A JP63228653A JP22865388A JPH0277847A JP H0277847 A JPH0277847 A JP H0277847A JP 63228653 A JP63228653 A JP 63228653A JP 22865388 A JP22865388 A JP 22865388A JP H0277847 A JPH0277847 A JP H0277847A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- microcomputer
- emulator
- built
- emulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエミュレータにおけるＥＰＲＯＭＬイレーザブ
ル・アンド・プログラマブル・リード・オンリ・メモリ
）内蔵マイクロコンピュータへの対応化技術に関し、例
えばソフトウェアデバッグされたプログラムをマイクロ
コンピュータに内蔵されるＥＰＲＯＭに格納したり、マ
イクロコンピュータに内蔵されるＥＰＲＯＭのプログラ
ムをシステムデバッグのためにエミュレータにロードし
たりすることに適用して有効な技術に関するものである
。
ル・アンド・プログラマブル・リード・オンリ・メモリ
）内蔵マイクロコンピュータへの対応化技術に関し、例
えばソフトウェアデバッグされたプログラムをマイクロ
コンピュータに内蔵されるＥＰＲＯＭに格納したり、マ
イクロコンピュータに内蔵されるＥＰＲＯＭのプログラ
ムをシステムデバッグのためにエミュレータにロードし
たりすることに適用して有効な技術に関するものである
。
マイクロコンピュータ応用機器（以下単にターゲットシ
ステムとも記す）の開発において、そのシステムデバッ
グやシステム評価を行うためのエミュレータは、ターゲ
ットシステムのためのマイクロコンピュータもしくマイ
クロプロセッサ（ターゲットマイクロコンピュータ）の
機能を代行しながらソフトウェアデバッグを可能とする
ものである。
ステムとも記す）の開発において、そのシステムデバッ
グやシステム評価を行うためのエミュレータは、ターゲ
ットシステムのためのマイクロコンピュータもしくマイ
クロプロセッサ（ターゲットマイクロコンピュータ）の
機能を代行しながらソフトウェアデバッグを可能とする
ものである。
エミュレータは、ターゲットマイクロコンピュータと同
等のマイクロコンピュータやプロセッサ（エミュレーシ
ョンプロセッサ）をターゲットシステムとのインタフェ
ース部に備え、このターゲットプロセッサにソフトウェ
アデバッグ対象とされるプログラムを実行させてターゲ
ットシステムを代行制御する。このとき、デバッグ対象
プログ−ラムの内容を任意に変更したりして、その制御
状態をトレースし、所定のブレークポイントでそのトレ
ース結果を確認可能にしながらターゲットシステムのソ
フトウェアデバッグを支援する。
等のマイクロコンピュータやプロセッサ（エミュレーシ
ョンプロセッサ）をターゲットシステムとのインタフェ
ース部に備え、このターゲットプロセッサにソフトウェ
アデバッグ対象とされるプログラムを実行させてターゲ
ットシステムを代行制御する。このとき、デバッグ対象
プログ−ラムの内容を任意に変更したりして、その制御
状態をトレースし、所定のブレークポイントでそのトレ
ース結果を確認可能にしながらターゲットシステムのソ
フトウェアデバッグを支援する。
ところで、ターゲットマイクロコンピュータがＥＰＲＯ
Ｍ内蔵マイクロコンピュータである場合、ソフトウェア
デバッグされたユーザプログラムをそのマイクロコンピ
ュータ内のＥＰＲＯＭに書き込んで実祭にそのマイクロ
コンピュータでターゲットシステムを実行制御したりす
るときには、そのユーザプログラムを何等かの手段で外
部に取り出し、取り出したユーザプログラムをＥＰＲＯ
Ｍライタのような外部書き込み装置を介して内蔵ＥＰＲ
ＯＭに書き込まなければならない。
Ｍ内蔵マイクロコンピュータである場合、ソフトウェア
デバッグされたユーザプログラムをそのマイクロコンピ
ュータ内のＥＰＲＯＭに書き込んで実祭にそのマイクロ
コンピュータでターゲットシステムを実行制御したりす
るときには、そのユーザプログラムを何等かの手段で外
部に取り出し、取り出したユーザプログラムをＥＰＲＯ
Ｍライタのような外部書き込み装置を介して内蔵ＥＰＲ
ＯＭに書き込まなければならない。
尚、エミュレータについて記載された文献の例としては
１９８７年６月に日経マグロウヒル社発行の「日経デー
タプロマイコンＪＭＣ２−３１０−００１〜０１２のｒ
マイコン開発用システムＡがある。
１９８７年６月に日経マグロウヒル社発行の「日経デー
タプロマイコンＪＭＣ２−３１０−００１〜０１２のｒ
マイコン開発用システムＡがある。
しかしながら、ソフトウェアデバッグされたユーザプロ
グラムをターゲットマイクロコンピュータとしてのＥＰ
ＲＯＭ内蔵マイクロコンピュータに書き込むとき、−々
ユーザプログラムを外部に取り出し、取り出したユーザ
プログラムをＥＰＲＯＭライタのような外部書き込み装
置を用いなければならないのでは、その処理が手間であ
るばかりでなく、第４図に示されるように、そのＥＰＲ
ＯＭ内蔵マイクロコンピュータ１の品種展開特にパッケ
ージ展開毎に、ＥＰＲＯＭライタ２とＥＰＲＯＭ内蔵マ
イクロコンピュータ１とを接続可能とするための専用の
ピン変換用ソケット３（以下単にソケットアダプタとも
記す）をその都度用意しなければならず、これによって
ユーザの負担が増えると共に、システムデバッグ効率が
低下してしまう。
グラムをターゲットマイクロコンピュータとしてのＥＰ
ＲＯＭ内蔵マイクロコンピュータに書き込むとき、−々
ユーザプログラムを外部に取り出し、取り出したユーザ
プログラムをＥＰＲＯＭライタのような外部書き込み装
置を用いなければならないのでは、その処理が手間であ
るばかりでなく、第４図に示されるように、そのＥＰＲ
ＯＭ内蔵マイクロコンピュータ１の品種展開特にパッケ
ージ展開毎に、ＥＰＲＯＭライタ２とＥＰＲＯＭ内蔵マ
イクロコンピュータ１とを接続可能とするための専用の
ピン変換用ソケット３（以下単にソケットアダプタとも
記す）をその都度用意しなければならず、これによって
ユーザの負担が増えると共に、システムデバッグ効率が
低下してしまう。
本発明の目的は、ターゲットマイクロコンピュータとし
てのＥＰＲＯＭ内蔵マイクロコンピュータに含まれるＥ
ＰＲＯＭを直接アクセスすることができるエミュレータ
を提供することにある。
てのＥＰＲＯＭ内蔵マイクロコンピュータに含まれるＥ
ＰＲＯＭを直接アクセスすることができるエミュレータ
を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。
本明細書の記述及び添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
を簡単に説明すれば下記の通りである。
すなわち、ＥＰＲＯＭ内蔵マイクロコンピュータを搭載
するためのソケット部と、このソケット部に搭載された
マイクロコンピュータに内蔵されるＥＰＲＯＭに対して
リード・ライト制御を行うＥＰＲＯＭライタを設けてエ
ミュレータを楕成するものである。
するためのソケット部と、このソケット部に搭載された
マイクロコンピュータに内蔵されるＥＰＲＯＭに対して
リード・ライト制御を行うＥＰＲＯＭライタを設けてエ
ミュレータを楕成するものである。
このとき、ＥＰＲＯＭ内蔵マイクロコンピュータの品種
展開特にパッケージ展開に対処するには、ＥＰＲＯＭ内
蔵マイクロコンピュータに対して展開されるべきパッケ
ージ仕様に応じ複数種類のソケット部を配置しておくこ
とが望ましい。
展開特にパッケージ展開に対処するには、ＥＰＲＯＭ内
蔵マイクロコンピュータに対して展開されるべきパッケ
ージ仕様に応じ複数種類のソケット部を配置しておくこ
とが望ましい。
また、ＥＰＲＯＭ内蔵マイクロコンピュータに含まれる
ＥＰＲＯＭをユーザプログラムを格納するためのエミュ
レーションメモリの一部として利用可能とするには、上
記ＥＰＲＯＭライタを、ターゲットシステムを代行制御
するエミュレーションプロセッサとエミュレータを制御
するコン１〜ロールプロセツサの双方から選択的に制御
可能にしておくとよい。
ＥＰＲＯＭをユーザプログラムを格納するためのエミュ
レーションメモリの一部として利用可能とするには、上
記ＥＰＲＯＭライタを、ターゲットシステムを代行制御
するエミュレーションプロセッサとエミュレータを制御
するコン１〜ロールプロセツサの双方から選択的に制御
可能にしておくとよい。
上記した手段によれば、ＥＰＲＯＭライタは、プログラ
ム格納用ＥＰＲＯＭ内蔵マイクロコンピュータに対する
ユーザプログラムの書き込みとベリファイ、並びにＥＰ
ＲＯＭ内蔵マイクロコンピュータが保有するプログラム
をエミュレーションメモリへ読み出し可能に働き、これ
により、ソフトウェアデバッグされたユーザプログラム
に対するターゲットマイクロコンピュータとしてのＥＰ
ＲＯＭ内蔵マイクロコンピュータへの書き込みを、−々
ユーザプログラムを外部に取り出さないで直接可能にな
り、さらには、ＥＰＲＯＭ内蔵マイクロコンピュータの
パッケージ展開毎にＥＰＲＯＭライタとＥＰＲＯＭ内蔵
マイクロコンピュータとを接続可能とするための専用の
ソケットアダプタを用意しなくてもよくなり、これによ
って、ユーザの負担低減とシステムデバッグ効率の向上
とを達成するものである。
ム格納用ＥＰＲＯＭ内蔵マイクロコンピュータに対する
ユーザプログラムの書き込みとベリファイ、並びにＥＰ
ＲＯＭ内蔵マイクロコンピュータが保有するプログラム
をエミュレーションメモリへ読み出し可能に働き、これ
により、ソフトウェアデバッグされたユーザプログラム
に対するターゲットマイクロコンピュータとしてのＥＰ
ＲＯＭ内蔵マイクロコンピュータへの書き込みを、−々
ユーザプログラムを外部に取り出さないで直接可能にな
り、さらには、ＥＰＲＯＭ内蔵マイクロコンピュータの
パッケージ展開毎にＥＰＲＯＭライタとＥＰＲＯＭ内蔵
マイクロコンピュータとを接続可能とするための専用の
ソケットアダプタを用意しなくてもよくなり、これによ
って、ユーザの負担低減とシステムデバッグ効率の向上
とを達成するものである。
第２図には本発明の一実施例であるエミュレータが示さ
れる。第２図に示されるエミュレータは、特に制限され
ないが、エミュレータ本体１０と、このエミュレータ本
体１０に結合されたエミュレーションボッド１１、及び
エミュレーションボッド１１をターゲットシステム１２
の図示しないターゲットマイクロコンピュータ搭載領域
に接続するためのインタフェースケーブル１３によって
構成される。
れる。第２図に示されるエミュレータは、特に制限され
ないが、エミュレータ本体１０と、このエミュレータ本
体１０に結合されたエミュレーションボッド１１、及び
エミュレーションボッド１１をターゲットシステム１２
の図示しないターゲットマイクロコンピュータ搭載領域
に接続するためのインタフェースケーブル１３によって
構成される。
上記エミュレーションボッド１１は、特に制限されない
が、ターゲットマイクロコンピュータと同等の制御機能
を有する評価専用のエミュレーションプロセッサ１４を
備える。このエミュレーションプロセッサ１４は、ター
ゲットシステム１２との各種入出力バス情報や制御情報
をサンプリング可能とするようにターゲットプロセッサ
の論理を所望に追加変更されて成り、エミュレータ本体
１０と信号をやりとりしながらターゲットシステム１２
を代行制御可能に構成されている。
が、ターゲットマイクロコンピュータと同等の制御機能
を有する評価専用のエミュレーションプロセッサ１４を
備える。このエミュレーションプロセッサ１４は、ター
ゲットシステム１２との各種入出力バス情報や制御情報
をサンプリング可能とするようにターゲットプロセッサ
の論理を所望に追加変更されて成り、エミュレータ本体
１０と信号をやりとりしながらターゲットシステム１２
を代行制御可能に構成されている。
ここで、本実施例のエミュレータは、プログラム格納用
ＥＰＲＯＭを内蔵するマイクロコンピュータ（以下単に
ＥＰＲＯＭ内蔵マイクロコンピュータとも記す）をター
ゲットマイクロコンピュータとするターゲットシステム
をサポート可能に構成されている。ＥＰＲＯＭ内蔵マイ
クロコンピュータは、中央処理装置のほかにプログラム
を格納するＥＰＲＯＭ、そしてその他の周辺回路が１っ
半導体基板に形成された所謂シングルチップマイクロコ
ンピュータとして構成されている。したがって、評価専
用チップとしての上記エミュレーションプロセッサ１４
は、少なくともターゲットマイクロコンピュータとして
のＥＰＲＯＭ内蔵マイクロコンピュータが有する周辺機
能を備えている。
ＥＰＲＯＭを内蔵するマイクロコンピュータ（以下単に
ＥＰＲＯＭ内蔵マイクロコンピュータとも記す）をター
ゲットマイクロコンピュータとするターゲットシステム
をサポート可能に構成されている。ＥＰＲＯＭ内蔵マイ
クロコンピュータは、中央処理装置のほかにプログラム
を格納するＥＰＲＯＭ、そしてその他の周辺回路が１っ
半導体基板に形成された所謂シングルチップマイクロコ
ンピュータとして構成されている。したがって、評価専
用チップとしての上記エミュレーションプロセッサ１４
は、少なくともターゲットマイクロコンピュータとして
のＥＰＲＯＭ内蔵マイクロコンピュータが有する周辺機
能を備えている。
斯るエミュレータのエミュレーションボッド１１には、
当該ＥＰＲＯＭ内蔵マイクロコンピュータを搭載可能な
ソケット部、例えば、ＥＰＲＯＭ内蔵マイクロコンピュ
ータに対して展開されるべきパッケージ仕様に応じたＤ
ＩＬ （デュアル・イン・ライン）パッケージに対応す
るソケット部１６と、フラットパッケージに対応するソ
ケット部１７が設けられている。第２図においてはＤＩ
Ｌパッケージ用のソケット部１６に１つのＥＰＲＯＭ内
蔵マイクロコンピュータ１５が搭載されている。ソケッ
ト部１６にＥＰＲＯＭ内蔵マイクロコンピュータ１５を
搭載するときの状態は第１図に示され、ＥＰＲＯＭ内蔵
マイクロコンピュータ１５はソケット部１６に直接挿入
されて搭載されるようになっている。上記ソケット部１
６．１７は、これに搭載されるＥＰＲＯＭ内蔵マイクロ
コンピュータのＥＰＲＯＭに対してリード・ライト制御
を行うＥＰＲＯＭ５４５部１８に接続されている。
当該ＥＰＲＯＭ内蔵マイクロコンピュータを搭載可能な
ソケット部、例えば、ＥＰＲＯＭ内蔵マイクロコンピュ
ータに対して展開されるべきパッケージ仕様に応じたＤ
ＩＬ （デュアル・イン・ライン）パッケージに対応す
るソケット部１６と、フラットパッケージに対応するソ
ケット部１７が設けられている。第２図においてはＤＩ
Ｌパッケージ用のソケット部１６に１つのＥＰＲＯＭ内
蔵マイクロコンピュータ１５が搭載されている。ソケッ
ト部１６にＥＰＲＯＭ内蔵マイクロコンピュータ１５を
搭載するときの状態は第１図に示され、ＥＰＲＯＭ内蔵
マイクロコンピュータ１５はソケット部１６に直接挿入
されて搭載されるようになっている。上記ソケット部１
６．１７は、これに搭載されるＥＰＲＯＭ内蔵マイクロ
コンピュータのＥＰＲＯＭに対してリード・ライト制御
を行うＥＰＲＯＭ５４５部１８に接続されている。
上記エミュレータ本体１０には、ターゲットシステム１
２とエミュレーションプロセッサ１４とがやりとりする
情報やエミュレーションプロセッサ１４の内部状態に応
する情報がケーブル１９を介して与えられ、また、エミ
ュレータ本体１０からエミュレーションプロセッサ１４
にはエミュレーションのための各種制御信号や情報が与
えられるようになっている。
２とエミュレーションプロセッサ１４とがやりとりする
情報やエミュレーションプロセッサ１４の内部状態に応
する情報がケーブル１９を介して与えられ、また、エミ
ュレータ本体１０からエミュレーションプロセッサ１４
にはエミュレーションのための各種制御信号や情報が与
えられるようになっている。
第３図にはエミュレータの回路ブロック図の一例が示さ
れる。
れる。
エミュレータには、エミュレーションデータバスＥＤＢ
ＵＳ、エミュレーションアドレスバスＥＡＢＵＳ、及び
エミュレーションコントロールバスＥＣＢＵＳ、更にシ
ステムデータバス５ＤＢＵＳ、システムアドレスバス５
ＡＢＵＳ、及びシステム、−コントロールバス５ＣＢＵ
Ｓが含まれている。
ＵＳ、エミュレーションアドレスバスＥＡＢＵＳ、及び
エミュレーションコントロールバスＥＣＢＵＳ、更にシ
ステムデータバス５ＤＢＵＳ、システムアドレスバス５
ＡＢＵＳ、及びシステム、−コントロールバス５ＣＢＵ
Ｓが含まれている。
上記エミュレーションバスＥＤＢＵＳ、ＥＡＢＵＳ、Ｅ
ＣＢＵＳは、セレクタ２０．２１によって、エミュレー
ションプロセッサ１４のエミュレーションインタフェー
ス部又はシステムバス５ＤＢＵＳ、５ＡＢＵＳ、５ＣＢ
ＵＳに結合されたコントロールプロセッサ２３と選択的
にインタフェース可能にされている。上記コントロール
プロセッサ２３はエミュレータの制御を司るプロセッサ
であり、システムバス５ＤＢＵＳ、５ＡＢＵＳ、５ＣＢ
ＵＳに結合されたホストインタフェース回路２４を介し
て図示しないシステム開発装置からの指示に基づき上記
セレクタ２０．２１の選択制御や内部の初期設定、さら
にはエミュレーション動作の基本的な指示を与える。
ＣＢＵＳは、セレクタ２０．２１によって、エミュレー
ションプロセッサ１４のエミュレーションインタフェー
ス部又はシステムバス５ＤＢＵＳ、５ＡＢＵＳ、５ＣＢ
ＵＳに結合されたコントロールプロセッサ２３と選択的
にインタフェース可能にされている。上記コントロール
プロセッサ２３はエミュレータの制御を司るプロセッサ
であり、システムバス５ＤＢＵＳ、５ＡＢＵＳ、５ＣＢ
ＵＳに結合されたホストインタフェース回路２４を介し
て図示しないシステム開発装置からの指示に基づき上記
セレクタ２０．２１の選択制御や内部の初期設定、さら
にはエミュレーション動作の基本的な指示を与える。
上記エミュレーションバスＥＤＢＵＳ、ＥＡＢＵＳ、Ｅ
ＣＢＵＳには、特に制限されないが、ターゲットシステ
ム１２におけるデータメモリやプログラムメモリを代行
するためのＲＡＭで成るエミュレーションメモリ２５、
上記ＥＰＲＯＭライタ部１８、エミュレーションプロセ
ッサ１４の制御状態やターゲットシステム１２の状態を
監視してその状態が予め設定されている状態に到達した
ときにエミュレーション動作をブレークするためのブレ
ークコントロール回路２６、エミュレーションバスＥＤ
ＢＵＳ、ＥＡＢＵＳ、ＥＣＢＵＳに与えられるデータや
アドレスさらには制御情報を逐次トレースして蓄えるト
レース回路２７などが夫々結合される。
ＣＢＵＳには、特に制限されないが、ターゲットシステ
ム１２におけるデータメモリやプログラムメモリを代行
するためのＲＡＭで成るエミュレーションメモリ２５、
上記ＥＰＲＯＭライタ部１８、エミュレーションプロセ
ッサ１４の制御状態やターゲットシステム１２の状態を
監視してその状態が予め設定されている状態に到達した
ときにエミュレーション動作をブレークするためのブレ
ークコントロール回路２６、エミュレーションバスＥＤ
ＢＵＳ、ＥＡＢＵＳ、ＥＣＢＵＳに与えられるデータや
アドレスさらには制御情報を逐次トレースして蓄えるト
レース回路２７などが夫々結合される。
上記ＥＰＲＯＭライタ部１８は、ソケット部１６．１７
に結合され、そこに搭載されているＥＰＲＯＭ内蔵マイ
クロコンピュータ１５の当該ＥＰＲＯＭに対するデータ
の書き込みとベリファイ制御並びにデータ読み出し制御
を行う。
に結合され、そこに搭載されているＥＰＲＯＭ内蔵マイ
クロコンピュータ１５の当該ＥＰＲＯＭに対するデータ
の書き込みとベリファイ制御並びにデータ読み出し制御
を行う。
ＥＰＲＯＭ内蔵マイクロコンピュータ１５には、内蔵Ｅ
ＰＲＯＭに対する外部からの直接アクセスを可能とする
動作モードを指定するための外部端子が設けられている
。ＥＰＲＯＭライタ部１８はそのＥＰＲＯＭをアクセス
するとき既述した所定の外部端子に上記動作モードを指
定する信号をアサートすると供に、書き込み又は読み出
しの指示を与え、書き込みの場合には書き込みアドレス
と書き込みデータをＥＰＲＯＭ内蔵マイクロコンピュー
タ１５に供給し、読み出しの場合には読み出しアドレス
を指定する。
ＰＲＯＭに対する外部からの直接アクセスを可能とする
動作モードを指定するための外部端子が設けられている
。ＥＰＲＯＭライタ部１８はそのＥＰＲＯＭをアクセス
するとき既述した所定の外部端子に上記動作モードを指
定する信号をアサートすると供に、書き込み又は読み出
しの指示を与え、書き込みの場合には書き込みアドレス
と書き込みデータをＥＰＲＯＭ内蔵マイクロコンピュー
タ１５に供給し、読み出しの場合には読み出しアドレス
を指定する。
コントロールプロセッサ２３がセレクタ２０゜２１を制
御してエミュレーションバスＥＤＢＵＳ。
御してエミュレーションバスＥＤＢＵＳ。
ＥＡＢＵＳ、ＥＣＢＵＳを当該コントロールプロセッサ
２３とインタフェースさせるとき、ＥＰＲＯＭライタ部
１８に対する上記のようなアクセス制御動作の指示はそ
のコントロールプロセッサ２３が行う。例えばＥＰＲＯ
Ｍ内蔵マイクロコンピュータ１５のＥＰＲＯＭに格納さ
れているオペレーティングシステムをエミュレーション
メモリ２５に転送してユーザプログラムのソフトウェア
デバッグを行うようなときには、ＥＰＲＯＭライタ部１
８に当該ＥＰＲＯＭのリードアクセス動作を指示する。
２３とインタフェースさせるとき、ＥＰＲＯＭライタ部
１８に対する上記のようなアクセス制御動作の指示はそ
のコントロールプロセッサ２３が行う。例えばＥＰＲＯ
Ｍ内蔵マイクロコンピュータ１５のＥＰＲＯＭに格納さ
れているオペレーティングシステムをエミュレーション
メモリ２５に転送してユーザプログラムのソフトウェア
デバッグを行うようなときには、ＥＰＲＯＭライタ部１
８に当該ＥＰＲＯＭのリードアクセス動作を指示する。
これによってエミュレーションメモリ２５に格納された
プログラムは、エミュレーションプロセッサ１４による
エミュレーション動作に利用される。また、エミュレー
ション動作により、ソフトウェアデバッグされたユーザ
プログラムをＥＰＲＯＭ内蔵マイクロコンピュータ１５
の当該ＥＰＲＯＭに格納する場合には、コントロールプ
ロセッサ２３はＥＰＲＯＭライタ部１８に当該ＥＰＲＯ
Ｍのライトアクセス制御並びにベリファイ動作を指示す
る。このようにしてユーザプログラムが書き込まれたＥ
ＰＲＯＭ内蔵マイクロコンピュータ１５は、例えば実際
にターゲットシステム１２に搭載された所期の制御機能
を発揮するか否かの検証などに利用され、さらにはその
ＥＰＲＯＭに格納されているユーザプログラムに関する
マスクＲＯＭの作成などに利用される。
プログラムは、エミュレーションプロセッサ１４による
エミュレーション動作に利用される。また、エミュレー
ション動作により、ソフトウェアデバッグされたユーザ
プログラムをＥＰＲＯＭ内蔵マイクロコンピュータ１５
の当該ＥＰＲＯＭに格納する場合には、コントロールプ
ロセッサ２３はＥＰＲＯＭライタ部１８に当該ＥＰＲＯ
Ｍのライトアクセス制御並びにベリファイ動作を指示す
る。このようにしてユーザプログラムが書き込まれたＥ
ＰＲＯＭ内蔵マイクロコンピュータ１５は、例えば実際
にターゲットシステム１２に搭載された所期の制御機能
を発揮するか否かの検証などに利用され、さらにはその
ＥＰＲＯＭに格納されているユーザプログラムに関する
マスクＲＯＭの作成などに利用される。
エミュレーションプロセッサ１４にターゲットシステム
１２を代行制御させてエミュレーション動作を行うとき
、コントロールプロセッサ２３は、セレクタ２０．２１
を制御してエミュレーションバスＥＤＢＵＳ、ＥＡＢＵ
Ｓ、ＥＣＢＵＳをエミュレーションプロセッサ１４にイ
ンタフェースさせる。エミュレーションメモリ２５はコ
ントロールプロセッサ２３の制御に基づき予めユーザメ
モリ空間にマツピングされており、このエミュレーショ
ンメモリ２５はエミュレーション動作においてエミュレ
ーションプロセッサ１４のアクセス制御を受けることに
なるが、このとき、ＥＰＲＯＭ内蔵マイクロコンピュー
タ１５の内蔵ＥＰＲＯＭのアドレス空間をもユーザメモ
リ空間にマツピングしておくと、エミュレーションプロ
セッサ１４はＥＰＲＯＭライタ１８部を制御しながら直
接ＥＰＲＯＭ内蔵マイクロコンピュータ１５の当該ＥＰ
ＲＯＭをアクセスしてエミュレーション動作を行うこと
ができるようになる。
１２を代行制御させてエミュレーション動作を行うとき
、コントロールプロセッサ２３は、セレクタ２０．２１
を制御してエミュレーションバスＥＤＢＵＳ、ＥＡＢＵ
Ｓ、ＥＣＢＵＳをエミュレーションプロセッサ１４にイ
ンタフェースさせる。エミュレーションメモリ２５はコ
ントロールプロセッサ２３の制御に基づき予めユーザメ
モリ空間にマツピングされており、このエミュレーショ
ンメモリ２５はエミュレーション動作においてエミュレ
ーションプロセッサ１４のアクセス制御を受けることに
なるが、このとき、ＥＰＲＯＭ内蔵マイクロコンピュー
タ１５の内蔵ＥＰＲＯＭのアドレス空間をもユーザメモ
リ空間にマツピングしておくと、エミュレーションプロ
セッサ１４はＥＰＲＯＭライタ１８部を制御しながら直
接ＥＰＲＯＭ内蔵マイクロコンピュータ１５の当該ＥＰ
ＲＯＭをアクセスしてエミュレーション動作を行うこと
ができるようになる。
上記実施例によれば以下の作用効果を得ることができる
。
。
（１）ＥＰＲＯＭ９４５部１８は、プログラム格納用Ｅ
ＰＲＯＭ内蔵マイクロコンピュータ１５に対するユーザ
プログラムの書き込みとベリファイ、並びにＥＰＲＯＭ
内蔵マイクロコンピュータ１５が保有するプログラムを
エミュレーションメモリ２５へ読み出し可能とするから
、これにより、ソフトウェアデバッグされたユーザプロ
グラムに対ｔ７１＋ＥＰＲＯＭ内蔵マイクロコンピュー
タ１５への書き込みを、−々ユーザプログラムを外部に
取り出さないでも直接行うことができる。
ＰＲＯＭ内蔵マイクロコンピュータ１５に対するユーザ
プログラムの書き込みとベリファイ、並びにＥＰＲＯＭ
内蔵マイクロコンピュータ１５が保有するプログラムを
エミュレーションメモリ２５へ読み出し可能とするから
、これにより、ソフトウェアデバッグされたユーザプロ
グラムに対ｔ７１＋ＥＰＲＯＭ内蔵マイクロコンピュー
タ１５への書き込みを、−々ユーザプログラムを外部に
取り出さないでも直接行うことができる。
（２）ＥＰＲＯＭ内蔵マイクロコンピュータに対して展
開されるべきパッケージ仕様に応じ複数種類のソケット
部１６．１７が設けられているがら、ＥＰＲＯＭ内蔵マ
イクロコンピュータのパッケージ展開毎にＥＰＲＯＭ９
４５部１８とＥＰＲＯＭ内蔵マイクロコンピュータ１５
とを接続可能とするための専用のソケットアダプタを個
別的に用意しなくてもよい。
開されるべきパッケージ仕様に応じ複数種類のソケット
部１６．１７が設けられているがら、ＥＰＲＯＭ内蔵マ
イクロコンピュータのパッケージ展開毎にＥＰＲＯＭ９
４５部１８とＥＰＲＯＭ内蔵マイクロコンピュータ１５
とを接続可能とするための専用のソケットアダプタを個
別的に用意しなくてもよい。
（３）上記夫々の作用効果より、エミュレーションに際
してユーザの負担を低減させることができると供に、シ
ステムデバッグ効率の向上を達成することができる。
してユーザの負担を低減させることができると供に、シ
ステムデバッグ効率の向上を達成することができる。
（４，）ＥＰＲＯＭ９４５部１８は、エミュレーション
プロセッサ１４とエミュレータを制御するコントロール
プロセッサ２３の双方から選択的に制御可能にされてい
るから、ＥＰＲＯＭ内蔵マイクロコンピュータに含まれ
るＥＰＲＯＭをニーザブログラムを格納するためのエミ
ュレーションメモリの一部として直接利用することがで
きる。
プロセッサ１４とエミュレータを制御するコントロール
プロセッサ２３の双方から選択的に制御可能にされてい
るから、ＥＰＲＯＭ内蔵マイクロコンピュータに含まれ
るＥＰＲＯＭをニーザブログラムを格納するためのエミ
ュレーションメモリの一部として直接利用することがで
きる。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明はそれに限定されるものでは
なくその要旨を逸脱しない範囲において種々変更するこ
とができる。
具体的に説明したが本発明はそれに限定されるものでは
なくその要旨を逸脱しない範囲において種々変更するこ
とができる。
例えば、ＥＰＲＯＭ内蔵マイクロコンピュータに対して
展開されるべきパッケージ仕様に応じて設けられる複数
種類のソケット部は２種類に限定されず適宜変更するこ
とができる。
展開されるべきパッケージ仕様に応じて設けられる複数
種類のソケット部は２種類に限定されず適宜変更するこ
とができる。
また、ＥＰＲＯＭライタ部はエミュレーションボッドに
搭載する構成に限定されずエミュレータ本体に搭載して
もよい。特に中央処理装置が同一とされる各種マイクロ
コンピュータのエミュレーションに対してエミュレータ
本体が汎用的に利用され、中央処理装置同一の範囲で品
種展開される個々のターゲットマイクロコンピュータ毎
にエミュレーションボッドを交換する形式のエミュレー
タにおいては、ＥＰＲＯＭライタ部の有効利用もしくは
コスト低減の観点からそれをエミュレータ−１６＝ 本体側に置くことが望ましい。
搭載する構成に限定されずエミュレータ本体に搭載して
もよい。特に中央処理装置が同一とされる各種マイクロ
コンピュータのエミュレーションに対してエミュレータ
本体が汎用的に利用され、中央処理装置同一の範囲で品
種展開される個々のターゲットマイクロコンピュータ毎
にエミュレーションボッドを交換する形式のエミュレー
タにおいては、ＥＰＲＯＭライタ部の有効利用もしくは
コスト低減の観点からそれをエミュレータ−１６＝ 本体側に置くことが望ましい。
以上の説明では本発明者によってなされた発明を主とし
てその背景となった利用分野であるエミュレータ本体と
エミュレーションボッドに分離された構造のエミュレー
タに適用した場合について説明したが本発明はそれに限
定されるものではなくターゲットシステムを代行制御し
得る条件の各種エミュレータに適用することができる。
てその背景となった利用分野であるエミュレータ本体と
エミュレーションボッドに分離された構造のエミュレー
タに適用した場合について説明したが本発明はそれに限
定されるものではなくターゲットシステムを代行制御し
得る条件の各種エミュレータに適用することができる。
本願において開示された発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。
て得られる効果を簡単に説明すれば下記の通りである。
すなわち、ＥＰＲＯＭ内蔵マイクロコンピュータを搭載
するためのソケット部と、このソケット部に搭載された
マイクロコンピュータの内蔵ＥＰＲＯＭに対してリード
・ライト制御を行うＥＰＲＯＭライタを設けてエミュレ
ータを構成することにより、ソフトウェアデバッグされ
たユーザプログラムに対するＥＰＲＯＭ内蔵マイクロコ
ンピュータ１５への書き込みを、−々ユーザプログラム
を外部に取り出さないでも直接行うことができるという
効果がある。
するためのソケット部と、このソケット部に搭載された
マイクロコンピュータの内蔵ＥＰＲＯＭに対してリード
・ライト制御を行うＥＰＲＯＭライタを設けてエミュレ
ータを構成することにより、ソフトウェアデバッグされ
たユーザプログラムに対するＥＰＲＯＭ内蔵マイクロコ
ンピュータ１５への書き込みを、−々ユーザプログラム
を外部に取り出さないでも直接行うことができるという
効果がある。
また、ＥＰＲＯＭ内蔵マイクロコンピュータに対して展
開されるべきパッケージ仕様に応じ複数種類のソケット
部を設けることにより、ＥＰＲＯＭ内蔵マイクロコンピ
ュータのパッケージ展開毎にＥＰＲＯＭライタ部とＥＰ
ＲＯＭ内蔵マイクロコンピュータとを接続可能とするた
めの専用のソケットアダプタを用意しなくてもよくなる
。
開されるべきパッケージ仕様に応じ複数種類のソケット
部を設けることにより、ＥＰＲＯＭ内蔵マイクロコンピ
ュータのパッケージ展開毎にＥＰＲＯＭライタ部とＥＰ
ＲＯＭ内蔵マイクロコンピュータとを接続可能とするた
めの専用のソケットアダプタを用意しなくてもよくなる
。
したがって、エミュレーションに際してユーザの負担を
低減させることができると供に、システムデバッグ効率
の向上を達成することができるという効果を得る。
低減させることができると供に、システムデバッグ効率
の向上を達成することができるという効果を得る。
そして、上記ＥＰＲＯＭライタを、ターゲットシステム
を代行制御するエミュレーションプロセッサとエミュレ
ータを制御するコントロールプロセッサの双方から選択
的に制御可能にしておくことにより、ＥＰＲＯＭ内蔵マ
イクロコンピュータに含まれるＥＰＲＯＭをユーザプロ
グラムを格納するためのエミュレーションメモリの一部
として利用可能とすることができる。
を代行制御するエミュレーションプロセッサとエミュレ
ータを制御するコントロールプロセッサの双方から選択
的に制御可能にしておくことにより、ＥＰＲＯＭ内蔵マ
イクロコンピュータに含まれるＥＰＲＯＭをユーザプロ
グラムを格納するためのエミュレーションメモリの一部
として利用可能とすることができる。
第１図はＥＰＲＯＭライタ部に接続するソケット部の配
置構成の一例を示す斜視図、 第２図は本発明の一実施例であるエミュレータの構成図
、 第３図は第２図に示されるエミュレータの回路ブロック
図、 第４図はＥＰＲＯＭ内蔵マイクロコンピュータに専用の
ソケットアダプタを用いた従来の書き込み操作を説明す
るための斜視図である。 １０・・・エミュレータ本体、１１・・・エミュレーシ
ョンボッド、１２・・ターゲットシステム、１４・・・
エミュレーションプロセッサ、１５−ＥＰＲＯＭ内蔵マ
イクロコンピュータ、１６・・ソケット部、１７・・ソ
ケット部、１８・・・ＥＰＲＯＭライタ部、２０．２１
・・セレクタ、２３・・・コントロールプロセッサ、２
５・・・エミュレーションメモリ。
置構成の一例を示す斜視図、 第２図は本発明の一実施例であるエミュレータの構成図
、 第３図は第２図に示されるエミュレータの回路ブロック
図、 第４図はＥＰＲＯＭ内蔵マイクロコンピュータに専用の
ソケットアダプタを用いた従来の書き込み操作を説明す
るための斜視図である。 １０・・・エミュレータ本体、１１・・・エミュレーシ
ョンボッド、１２・・ターゲットシステム、１４・・・
エミュレーションプロセッサ、１５−ＥＰＲＯＭ内蔵マ
イクロコンピュータ、１６・・ソケット部、１７・・ソ
ケット部、１８・・・ＥＰＲＯＭライタ部、２０．２１
・・セレクタ、２３・・・コントロールプロセッサ、２
５・・・エミュレーションメモリ。
Claims (1)
- 【特許請求の範囲】 １、ターゲットシステムの代行制御を行いながらシステ
ムデバッグを行うためのエミュレータにおいて、プログ
ラム格納用ＥＰＲＯＭを内蔵するマイクロコンピュータ
を搭載するためのソケット部と、このソケット部に搭載
された上記マイクロコンピュータに内蔵されるＥＰＲＯ
Ｍに対してリード・ライト制御を行うＥＰＲＯＭライタ
を設けたエミュレータ。 ２、上記ソケット部は、ＥＰＲＯＭ内蔵マイクロコンピ
ュータに対して展開されるべきパッケージ仕様に応じて
複数種類配置された請求項１記載のエミュレータ。 ３、上記ＥＰＲＯＭライタは、ターゲットシステムを代
行制御するエミュレーションプロセッサとエミュレータ
を制御するコントロールプロセッサの双方から選択的に
制御可能にされて成る請求項１又は請求項２に記載のエ
ミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63228653A JPH0277847A (ja) | 1988-09-14 | 1988-09-14 | エミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63228653A JPH0277847A (ja) | 1988-09-14 | 1988-09-14 | エミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0277847A true JPH0277847A (ja) | 1990-03-16 |
Family
ID=16879707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63228653A Pending JPH0277847A (ja) | 1988-09-14 | 1988-09-14 | エミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0277847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10269101A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | マイクロコンピュータのプログラム開発方法及びその方法に用いられるマイコン並びにデバッグ装置 |
-
1988
- 1988-09-14 JP JP63228653A patent/JPH0277847A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10269101A (ja) * | 1997-03-27 | 1998-10-09 | Nec Corp | マイクロコンピュータのプログラム開発方法及びその方法に用いられるマイコン並びにデバッグ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094730A (en) | Hardware-assisted firmware tracing method and apparatus | |
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
| JP3724944B2 (ja) | 評価用モジュール、評価用マイクロコンピュータチップ、及びデバッグシステム | |
| US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
| US5655111A (en) | In-circuit emulator | |
| JPH0277847A (ja) | エミュレータ | |
| JP2003263339A (ja) | デバック機能内蔵型マイクロコンピュータ | |
| US6240377B1 (en) | Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging | |
| JPH0285934A (ja) | エミュレータ | |
| JPH0399334A (ja) | プログラム・ダウンロード式エミュレータ | |
| JP3479623B2 (ja) | マイクロコンピュータ装置 | |
| US7194401B2 (en) | Configuration for in-circuit emulation of a program-controlled unit | |
| JPH11175345A (ja) | プログラマブルコントローラ | |
| WO2000062162A2 (en) | Method and system for updating user memory in emulator systems | |
| JP2818435B2 (ja) | エミュレータ | |
| JPS60231242A (ja) | マイクロプロセツサ開発支援装置 | |
| JP2003263338A (ja) | デバック機能内蔵型マイクロコンピュータ | |
| JPH06150026A (ja) | マイクロコンピュータ、及びエミュレータ | |
| JPH0827740B2 (ja) | デ−タ処理装置 | |
| JP3596730B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
| JPH03263132A (ja) | エミュレータ | |
| JP2002108648A (ja) | デバッグ方法 | |
| JPH0492932A (ja) | エミュレーションマイクロコンピュータ | |
| JPH11167501A (ja) | プログラムデバッグシステムとそのデバッグ方法 |