JPH0282633A - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造Info
- Publication number
- JPH0282633A JPH0282633A JP63235631A JP23563188A JPH0282633A JP H0282633 A JPH0282633 A JP H0282633A JP 63235631 A JP63235631 A JP 63235631A JP 23563188 A JP23563188 A JP 23563188A JP H0282633 A JPH0282633 A JP H0282633A
- Authority
- JP
- Japan
- Prior art keywords
- curing
- semiconductor element
- resin
- mounting
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、半導体素子と基板との実装構造に関し、特に
フェースダウン実装に関するものである。
フェースダウン実装に関するものである。
［従来の技術１
従来、フェースダウンによる半導体素子と基板との実装
は、例えば特開昭６０−２６２４３０号公報に記載され
、第２図に示すような構造が知られていた。第２図にお
いて、１は配線基板であり、この上に配線パターン２が
形成しである。配線基板１は、ガラス、セラミクス、樹
脂もしくは金属酸化物を表面に被覆した金属等の表面に
、少くとも半導体素子６の金属突起４と対応した位置に
配線パターン２が形成しである。配線パターンは、金属
であれば何でも良い、配線基板１上かもしくは、半導体
素子６の能動面上に、光又は熱硬化性樹脂９を塗布、載
置する９次に、半導体素子上の金属突起４と配線基板１
上の配線パターン２とを位置合わせし、両者を圧接する
。この圧接により・、光又は熱硬化性樹脂９は押し広げ
られ、金属突起４と配線パターン２とは電気的接続を得
、結構半導体素子６上に形成された電極パッド５と、配
線パターン２との電気的接続が得られる。
は、例えば特開昭６０−２６２４３０号公報に記載され
、第２図に示すような構造が知られていた。第２図にお
いて、１は配線基板であり、この上に配線パターン２が
形成しである。配線基板１は、ガラス、セラミクス、樹
脂もしくは金属酸化物を表面に被覆した金属等の表面に
、少くとも半導体素子６の金属突起４と対応した位置に
配線パターン２が形成しである。配線パターンは、金属
であれば何でも良い、配線基板１上かもしくは、半導体
素子６の能動面上に、光又は熱硬化性樹脂９を塗布、載
置する９次に、半導体素子上の金属突起４と配線基板１
上の配線パターン２とを位置合わせし、両者を圧接する
。この圧接により・、光又は熱硬化性樹脂９は押し広げ
られ、金属突起４と配線パターン２とは電気的接続を得
、結構半導体素子６上に形成された電極パッド５と、配
線パターン２との電気的接続が得られる。
この状態で、光又は熱硬化性樹脂８に、光もしくは熱を
加えれば、その樹脂は硬化するので、半導体素子６と配
線基板１とは、上記電気的導通が保持されたまま固定さ
れる。
加えれば、その樹脂は硬化するので、半導体素子６と配
線基板１とは、上記電気的導通が保持されたまま固定さ
れる。
［発明が解決しようとする課題］
しかし、従来の半導体素子の実装構造では、半導体素子
と配線基板との保持に、光硬化型樹脂又は熱硬化型樹脂
を用いたため、以下のような問題点を有していた。
と配線基板との保持に、光硬化型樹脂又は熱硬化型樹脂
を用いたため、以下のような問題点を有していた。
光硬化型樹脂を用いる場合、光硬化型樹脂は、熱硬化型
樹脂に比較して３次元硬化が完全てないため、半導体素
子の実装を失敗した場合の再実装、すなわち半導体素子
を一度はく離し５再び実装することは比較的容易な反面
、実装の信頼性特に通電耐湿性には劣るという問題点が
あった。
樹脂に比較して３次元硬化が完全てないため、半導体素
子の実装を失敗した場合の再実装、すなわち半導体素子
を一度はく離し５再び実装することは比較的容易な反面
、実装の信頼性特に通電耐湿性には劣るという問題点が
あった。
熱硬化型樹脂を用いる場合、前記とは逆に３次元硬化が
進んでいるため、実装の信頼性は高いものの、半導体素
子の再実装性には劣るという問題点を有していた。
進んでいるため、実装の信頼性は高いものの、半導体素
子の再実装性には劣るという問題点を有していた。
このような相反する問題点を解決するため、本発明では
、半導体素子と配線基板の再実装性にすぐれ、かつ実装
後は、実装信頼性も高い半導体素子の実装構造を得るこ
とを目的としている。
、半導体素子と配線基板の再実装性にすぐれ、かつ実装
後は、実装信頼性も高い半導体素子の実装構造を得るこ
とを目的としている。
［課題を解決するための手段］
上記問題点を解決するため、本発明の半導体素子の実装
構造では、電極上に金属突起を有する半導体素子と、前
記電極と相対する配線パターンを有↑る基板とから成り
、前記半導体素子と前記基板とはフェースダウンにて実
装されており、前記半導体素子と前記基板との間には樹
脂が存在する半導体素子の実装構造において、前記樹脂
は異なる硬化メカニズムによって、第一段階の硬化では
完全に３次元硬化せず、第二段階の硬化で完全に３次元
硬化することを特徴とする。
構造では、電極上に金属突起を有する半導体素子と、前
記電極と相対する配線パターンを有↑る基板とから成り
、前記半導体素子と前記基板とはフェースダウンにて実
装されており、前記半導体素子と前記基板との間には樹
脂が存在する半導体素子の実装構造において、前記樹脂
は異なる硬化メカニズムによって、第一段階の硬化では
完全に３次元硬化せず、第二段階の硬化で完全に３次元
硬化することを特徴とする。
〔作 用］
本発明では、半導体素子と配線基板との間に存在する樹
脂が、第一段階の硬化では完全に３次元硬化せず、第二
段階の硬化で完全に３次元硬化するために、第一段階の
硬化時に半導体素子と配線基板との電気的接続を確認し
、もし接続が完全ならば、第二段階の硬化へ進み、樹脂
を完全硬化させて、良好な接続信頼性を得る。もし、接
続が完全でなければ、その次点で半導体素子を配線基板
からはく離し、不良力所を修正・取りかえ再度半導体素
子を配線基板へ実装することができ、最終的に半導体素
子と配線基板との完全な電気的接続、接続信頼性を得る
ことができる。
脂が、第一段階の硬化では完全に３次元硬化せず、第二
段階の硬化で完全に３次元硬化するために、第一段階の
硬化時に半導体素子と配線基板との電気的接続を確認し
、もし接続が完全ならば、第二段階の硬化へ進み、樹脂
を完全硬化させて、良好な接続信頼性を得る。もし、接
続が完全でなければ、その次点で半導体素子を配線基板
からはく離し、不良力所を修正・取りかえ再度半導体素
子を配線基板へ実装することができ、最終的に半導体素
子と配線基板との完全な電気的接続、接続信頼性を得る
ことができる。
［実 施 例］
以下に１本発明の実施例を図面に基き、詳細に説明する
。
。
第１図は、本発明の半導体素子の実装構造の断面図であ
る。半導体素子６の電極パッド５に、例えばＣｒ−Ｃｕ
、Ｔｉ−Ｐｄ等の金属を被着した後、金属突起４を形成
する。金属突起４はＡｕ、Ｃｕ、ハンダ等の金属であり
、電気メツキ、スパッタ、蒸着等で数ｕｍ〜数１０μｍ
の厚さに形成されることが多い、配線基板１は、ガラス
、セラミクス、樹脂等であり、少（とも表面が絶縁され
ており、半導体素子６の金属突起４と対応した位置に配
線パターン２が形成されている。
る。半導体素子６の電極パッド５に、例えばＣｒ−Ｃｕ
、Ｔｉ−Ｐｄ等の金属を被着した後、金属突起４を形成
する。金属突起４はＡｕ、Ｃｕ、ハンダ等の金属であり
、電気メツキ、スパッタ、蒸着等で数ｕｍ〜数１０μｍ
の厚さに形成されることが多い、配線基板１は、ガラス
、セラミクス、樹脂等であり、少（とも表面が絶縁され
ており、半導体素子６の金属突起４と対応した位置に配
線パターン２が形成されている。
配線パターン２は、金属もしくは金属酸化物を用いるの
が一般的であり、Ｎｉ、Ｃｕ、Ａｕ、Ａｌ又はＩＴＯ等
で形成すれば良く、必要に応じてメツキ処理を施せば良
い、配線基板１面上かもしくは半導体素子６の金属突起
４を形成した面上（こ２段階硬化型樹脂３を塗布、ある
いは設置する。２段階硬化型樹脂３は、液状もしくはシ
ート状である。
が一般的であり、Ｎｉ、Ｃｕ、Ａｕ、Ａｌ又はＩＴＯ等
で形成すれば良く、必要に応じてメツキ処理を施せば良
い、配線基板１面上かもしくは半導体素子６の金属突起
４を形成した面上（こ２段階硬化型樹脂３を塗布、ある
いは設置する。２段階硬化型樹脂３は、液状もしくはシ
ート状である。
次に、半導体素子６上の金属突起４と、配線基板ｌ上の
配線パターン２とを位置合わせし、両者を圧接する。す
ると、金属突起４と配線パターン２によって２段階硬化
型樹脂３は押し広げられ、金属突起４と配線パターン２
とは電気的に接続する。この状態で、第１段階の硬化を
行う。この段階では、２段階硬化型樹脂３の３次元硬化
は完全ではない、この状態で、半導体素子６と配線パタ
ーン２との電気的接続の不良を確認する。このためには
、半導体素子６の入力電極パッドに相対する配線パター
ンに所定の入力信号、電源を印加し、半導体素子６の出
力電極パッドに相対する配線パターンに所定の出力信号
が得られるかどうか確認すれば良い。電気的接続が正常
に行われていることが確認できれば、第２段階の硬化へ
移行する。電気的接続に異常があれば、まだ第２段階硬
化型樹脂３は完全硬化していないので、半導体素子６は
配線基板ｌから容易にはく離することができる。２段階
硬化樹脂３を半導体素子６と、配線基板１から例えば溶
剤を用いて取り去り、前述した通りにもう一度、半導体
素子６を配線基板１へ実装する。電気的接続が正常にな
るまでの操作を続ける。前述の操作は、電気的接続が不
良の場合のみならず、半導体素子６の不良、配線パター
ン２の不良の場合も有効であり、この場合は不良部品を
交換し、もう−度実装の手順をくり返す。
配線パターン２とを位置合わせし、両者を圧接する。す
ると、金属突起４と配線パターン２によって２段階硬化
型樹脂３は押し広げられ、金属突起４と配線パターン２
とは電気的に接続する。この状態で、第１段階の硬化を
行う。この段階では、２段階硬化型樹脂３の３次元硬化
は完全ではない、この状態で、半導体素子６と配線パタ
ーン２との電気的接続の不良を確認する。このためには
、半導体素子６の入力電極パッドに相対する配線パター
ンに所定の入力信号、電源を印加し、半導体素子６の出
力電極パッドに相対する配線パターンに所定の出力信号
が得られるかどうか確認すれば良い。電気的接続が正常
に行われていることが確認できれば、第２段階の硬化へ
移行する。電気的接続に異常があれば、まだ第２段階硬
化型樹脂３は完全硬化していないので、半導体素子６は
配線基板ｌから容易にはく離することができる。２段階
硬化樹脂３を半導体素子６と、配線基板１から例えば溶
剤を用いて取り去り、前述した通りにもう一度、半導体
素子６を配線基板１へ実装する。電気的接続が正常にな
るまでの操作を続ける。前述の操作は、電気的接続が不
良の場合のみならず、半導体素子６の不良、配線パター
ン２の不良の場合も有効であり、この場合は不良部品を
交換し、もう−度実装の手順をくり返す。
正常な電気的接続が得られた時点で、第２段階の硬化を
行い、２段階硬化型樹脂３の３次元硬化を完結させ、半
導体素子６と配線基板ｌとの電気的接続が保持されたま
ま、固定され続ける。こうして、電気的接続信頼性は保
たれるが、さらに耐２♀性を向上させるために、２段階
硬化型樹脂３の周囲を絶縁樹脂１０を塗布しても良い。
行い、２段階硬化型樹脂３の３次元硬化を完結させ、半
導体素子６と配線基板ｌとの電気的接続が保持されたま
ま、固定され続ける。こうして、電気的接続信頼性は保
たれるが、さらに耐２♀性を向上させるために、２段階
硬化型樹脂３の周囲を絶縁樹脂１０を塗布しても良い。
また、さらに接続信頼性を向上させるために、２段階硬
化型樹脂３の中に、Ａｕ、Ａｇ、Ｎｉ、Ｃｒ、ハンダ、
あるいはそれらのメツキ物等から成る導電粒子を混入し
ても良い。こうすれば、金属突起４と配線パターン２と
の間に導電粒子が存在することになり、圧着のマージン
はさらに拡大する。
化型樹脂３の中に、Ａｕ、Ａｇ、Ｎｉ、Ｃｒ、ハンダ、
あるいはそれらのメツキ物等から成る導電粒子を混入し
ても良い。こうすれば、金属突起４と配線パターン２と
の間に導電粒子が存在することになり、圧着のマージン
はさらに拡大する。
さて、次に、２段階硬化樹脂３の実際の構成について述
べる。２段階硬化樹脂は、光／熱併用型硬化樹脂、ある
いは光／室温放置硬化型等を用いれば良い。具体例を光
／熱併用型樹脂を用いて説明する。
べる。２段階硬化樹脂は、光／熱併用型硬化樹脂、ある
いは光／室温放置硬化型等を用いれば良い。具体例を光
／熱併用型樹脂を用いて説明する。
具体的な樹脂の構成としては、
ＣＨ，＝ＣＨＣ−０−Ｒ−ＣＯＯＨ（１）で示されるＣ
０ＯＨ基含有光重合性モノマーと、で示されるエポキシ
化合物から成る。
０ＯＨ基含有光重合性モノマーと、で示されるエポキシ
化合物から成る。
すなわち、第一段階では前述の混合物に光、例えば紫外
線を照射する。すると、 で示されるような、Ｃ０ＯＨ基含有光重合性モノマーの
重合体が生成し、未完全３次元硬化樹脂となる。
線を照射する。すると、 で示されるような、Ｃ０ＯＨ基含有光重合性モノマーの
重合体が生成し、未完全３次元硬化樹脂となる。
次に、第２段階では、さらに加熱を行う。すると
で示されるような三次元網目構造となり、完全硬化樹脂
が得られる。
が得られる。
［発明の効果］
以上、説明したように本発明による半導体素子の実装構
造では、半導体素子と配線基板との間に２段階効果樹脂
を存在させ、それらを保持させる構造としたので、以下
の効果を持つ。
造では、半導体素子と配線基板との間に２段階効果樹脂
を存在させ、それらを保持させる構造としたので、以下
の効果を持つ。
（１）２段階効果樹脂の第１段硬化の時点では樹脂が完
全に３次元硬化していないため、実装ミスがあっても半
導体素子を配線基板からはずし、再実装することができ
、続いて、実装ミスが無いことがわかってから第２段硬
化を行い完全３次元硬化を行えるといった、従来の１段
階硬化型樹脂では非常に困難であった半導体素子の高リ
ペア性と、同時に高接続信頼性を賦与することができる
ようになった。
全に３次元硬化していないため、実装ミスがあっても半
導体素子を配線基板からはずし、再実装することができ
、続いて、実装ミスが無いことがわかってから第２段硬
化を行い完全３次元硬化を行えるといった、従来の１段
階硬化型樹脂では非常に困難であった半導体素子の高リ
ペア性と、同時に高接続信頼性を賦与することができる
ようになった。
（２）上記の結果、実装不良が無くなるため、実装コス
トが大幅に低減することができる。
トが大幅に低減することができる。
（３）第１段階での半導体素子の固定は完全でなくて良
いため、光硬化性樹脂で問題となる不透明基板を用いて
も半導体素子の周囲に存在する２段階硬化樹脂のみを第
１段階で固化させ、第２段階で半導体素子と不透明基板
の樹脂もすべて３次元硬化させることができるので高い
実装信頼性を得ることができる。
いため、光硬化性樹脂で問題となる不透明基板を用いて
も半導体素子の周囲に存在する２段階硬化樹脂のみを第
１段階で固化させ、第２段階で半導体素子と不透明基板
の樹脂もすべて３次元硬化させることができるので高い
実装信頼性を得ることができる。
第１図は本発明による半導体素子の実装構造を示す断面
図であり、第２図は従来の半導体素子の実装構造を示す
断面図である。 配線基板 配線パターン ２段階硬化型樹脂 金属突起 電極パッド 半導体素子 光又は熱硬化型樹脂 絶縁樹脂
図であり、第２図は従来の半導体素子の実装構造を示す
断面図である。 配線基板 配線パターン ２段階硬化型樹脂 金属突起 電極パッド 半導体素子 光又は熱硬化型樹脂 絶縁樹脂
Claims (1)
- 電極上に金属突起を有する半導体素子と、前記電極と相
対する配線パターンを有する基板とから成り、前記半導
体素子と前記基板とはフェースダウンにて実装されてお
り、前記半導体素子と前記基板との間には樹脂が存在す
る半導体素子の実装構造において、前記樹脂は異なる硬
化メカニズムによって、第一段階の硬化では完全に３次
元硬化せず、第二段階の硬化で完全に３次元硬化するこ
とを特徴とする半導体素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235631A JPH0282633A (ja) | 1988-09-20 | 1988-09-20 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235631A JPH0282633A (ja) | 1988-09-20 | 1988-09-20 | 半導体素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282633A true JPH0282633A (ja) | 1990-03-23 |
Family
ID=16988879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235631A Pending JPH0282633A (ja) | 1988-09-20 | 1988-09-20 | 半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282633A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319251A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
| JPH03195033A (ja) * | 1989-12-25 | 1991-08-26 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH0714880A (ja) * | 1991-03-22 | 1995-01-17 | Semiconductor Energy Lab Co Ltd | 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器 |
| US6081038A (en) * | 1998-04-07 | 2000-06-27 | Shinko Electric Industries Co., Ltd. | Semiconductor chip package structure |
| JP2002538626A (ja) * | 1999-03-03 | 2002-11-12 | インテル・コーポレーション | ２つの異なるアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージ |
| WO2007058142A1 (ja) * | 2005-11-21 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | 電子部品を実装した回路基板を製造する方法 |
| JP2008027921A (ja) * | 2007-09-03 | 2008-02-07 | Hitachi Chem Co Ltd | 接続部材および該接続部材を用いた電極の接続構造並びに接続方法 |
| JP2010010142A (ja) * | 2009-10-07 | 2010-01-14 | Hitachi Chem Co Ltd | 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法 |
| CN102361005A (zh) * | 2011-08-19 | 2012-02-22 | 清华大学 | 一种片台扫描式激光加工中的遮光快门控制方法 |
-
1988
- 1988-09-20 JP JP63235631A patent/JPH0282633A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319251A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
| JPH03195033A (ja) * | 1989-12-25 | 1991-08-26 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH0714880A (ja) * | 1991-03-22 | 1995-01-17 | Semiconductor Energy Lab Co Ltd | 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器 |
| US6081038A (en) * | 1998-04-07 | 2000-06-27 | Shinko Electric Industries Co., Ltd. | Semiconductor chip package structure |
| JP2002538626A (ja) * | 1999-03-03 | 2002-11-12 | インテル・コーポレーション | ２つの異なるアンダーフィル材料を有する制御崩壊チップ接続（ｃ４）集積回路パッケージ |
| WO2007058142A1 (ja) * | 2005-11-21 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | 電子部品を実装した回路基板を製造する方法 |
| JPWO2007058142A1 (ja) * | 2005-11-21 | 2009-04-30 | パナソニック株式会社 | 電子部品を実装した回路基板を製造する方法 |
| US8205327B2 (en) | 2005-11-21 | 2012-06-26 | Panasonic Corporation | Method for manufacturing circuit board on which electronic component is mounted |
| JP2008027921A (ja) * | 2007-09-03 | 2008-02-07 | Hitachi Chem Co Ltd | 接続部材および該接続部材を用いた電極の接続構造並びに接続方法 |
| JP2010010142A (ja) * | 2009-10-07 | 2010-01-14 | Hitachi Chem Co Ltd | 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法 |
| CN102361005A (zh) * | 2011-08-19 | 2012-02-22 | 清华大学 | 一种片台扫描式激光加工中的遮光快门控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508228A (en) | Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same | |
| US5712192A (en) | Process for connecting an electrical device to a circuit substrate | |
| JP2730357B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| KR100349896B1 (ko) | 집적회로칩의실장구조체및그실장방법 | |
| JPH0282633A (ja) | 半導体素子の実装構造 | |
| JPH03290936A (ja) | 半導体装置の実装方法 | |
| US6429113B1 (en) | Method for connecting an electrical device to a circuit substrate | |
| JP3083845B2 (ja) | 半導体装置 | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| JPS60108822A (ja) | 液晶表示素子の端子接続方法 | |
| JPH0121620B2 (ja) | ||
| JP2903697B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH0425142A (ja) | 半導体素子の実装方法 | |
| JPS61156792A (ja) | 回路モジユ−ルの製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH03195033A (ja) | 半導体装置の製造方法 | |
| JP2532720B2 (ja) | 回路基板及び半導体装置 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JP2917553B2 (ja) | 半導体装置のエージング方法 | |
| JPS61198738A (ja) | 半導体装置の製造方法 | |
| JP2597809B2 (ja) | 半導体装置の製造方法 | |
| JP2523641B2 (ja) | 半導体装置 |