JPH028441Y2 - - Google Patents
Info
- Publication number
- JPH028441Y2 JPH028441Y2 JP1983093201U JP9320183U JPH028441Y2 JP H028441 Y2 JPH028441 Y2 JP H028441Y2 JP 1983093201 U JP1983093201 U JP 1983093201U JP 9320183 U JP9320183 U JP 9320183U JP H028441 Y2 JPH028441 Y2 JP H028441Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sweep
- signal
- detection output
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は自動掃引受信機に関するものである。
(ロ) 従来技術
従来から掃引停止信号入力端子を有し、この入
力端子に受信入力信号レベル検出回路から所定レ
ベル以上の直流信号例えば所定レベル以上のシグ
ナルメーター出力が印加されたとき掃引動作を停
止させる機能を有する自動掃引制御回路を備えた
自動掃引受信機が知られている。
力端子に受信入力信号レベル検出回路から所定レ
ベル以上の直流信号例えば所定レベル以上のシグ
ナルメーター出力が印加されたとき掃引動作を停
止させる機能を有する自動掃引制御回路を備えた
自動掃引受信機が知られている。
第1図は斯種自動掃引受信機の従来例を示す回
路図である。
路図である。
第1図に於いて、1はAM受信機用の集積回路
(IC)(例えばLA1245)でこのICはAMの高周波
増幅(RF)回路2、局部発振回路(OSC)3、
混合回路(MIX)4、中間周波増幅(IF)回路
5、検波回路6、受信入力信号レベルの大きさに
応じた直流信号を発生する受信入力信号レベル検
出回路例えばシグナルメーター駆動回路7、及び
自動利得制御(AGC)回路8等を内蔵している。
9はAGC回路8の平滑回路で、検波出力端子1
0とAGC信号入力端子11との間に直列接続さ
れた抵抗R1,R2と、抵抗R1,R2の接続点
12とアース13間に接続されたコンデンサC1
にて構成されている。14はシグナルメーター駆
動回路7からのシグナルメーター出力端子であ
る。15は位相ロツクドループ(PLL)回路及
び自動掃引制御回路を内蔵する集積回路(例えば
TC9147P)、(STP1)(STP2)は掃引停止信号
入力端子で、両入力端子がハイレベルになつたと
きに掃引動作が停止する。(C2)はシグナルメ
ーター出力端子14からのシグナルメーター出力
のうち交流分をアースに落としてIC15内の自
動掃引制御回路が誤動作するのを防止するための
コンデンサである。D1は逆流防止用ダイオー
ド、R3は電流制御用抵抗、R4はシグナルメー
ター出力の負荷抵抗、SVR1は電圧調整用可変
抵抗器である。
(IC)(例えばLA1245)でこのICはAMの高周波
増幅(RF)回路2、局部発振回路(OSC)3、
混合回路(MIX)4、中間周波増幅(IF)回路
5、検波回路6、受信入力信号レベルの大きさに
応じた直流信号を発生する受信入力信号レベル検
出回路例えばシグナルメーター駆動回路7、及び
自動利得制御(AGC)回路8等を内蔵している。
9はAGC回路8の平滑回路で、検波出力端子1
0とAGC信号入力端子11との間に直列接続さ
れた抵抗R1,R2と、抵抗R1,R2の接続点
12とアース13間に接続されたコンデンサC1
にて構成されている。14はシグナルメーター駆
動回路7からのシグナルメーター出力端子であ
る。15は位相ロツクドループ(PLL)回路及
び自動掃引制御回路を内蔵する集積回路(例えば
TC9147P)、(STP1)(STP2)は掃引停止信号
入力端子で、両入力端子がハイレベルになつたと
きに掃引動作が停止する。(C2)はシグナルメ
ーター出力端子14からのシグナルメーター出力
のうち交流分をアースに落としてIC15内の自
動掃引制御回路が誤動作するのを防止するための
コンデンサである。D1は逆流防止用ダイオー
ド、R3は電流制御用抵抗、R4はシグナルメー
ター出力の負荷抵抗、SVR1は電圧調整用可変
抵抗器である。
ところで、シグナルメーター出力端子14から
自動掃引制御回路の掃引停止信号入力端子STD
1,STP2に印加される電圧が、所定レベル
(例えば2.5V)以上のハイレベルになつたときに
掃引動作が停止するようになつている。
自動掃引制御回路の掃引停止信号入力端子STD
1,STP2に印加される電圧が、所定レベル
(例えば2.5V)以上のハイレベルになつたときに
掃引動作が停止するようになつている。
しかし第1図の回路の場合、急激なチユーニン
グ動作を行なつた場合、同調点の手前でAGCが
効かずに一瞬メーター出力が上がつてピークが現
われ、この同調点の手前のピークで自動掃引制御
回路が誤動作し、掃引動作が停止してしまうとい
う欠点があつた。
グ動作を行なつた場合、同調点の手前でAGCが
効かずに一瞬メーター出力が上がつてピークが現
われ、この同調点の手前のピークで自動掃引制御
回路が誤動作し、掃引動作が停止してしまうとい
う欠点があつた。
このため本願出願人は先に特願昭57−162713号
で第2図のような回路を提案した。即ちIC1の
検波出力端子10とAGC信号入力端子11との
間の平滑回路9に並列に、抵抗R5とダイオード
D2よりなる直列回路16を接続した回路を提案
した。
で第2図のような回路を提案した。即ちIC1の
検波出力端子10とAGC信号入力端子11との
間の平滑回路9に並列に、抵抗R5とダイオード
D2よりなる直列回路16を接続した回路を提案
した。
第2図の回路の場合、掃引動作時同調点に近ず
いて受信入力信号レベルが急激に大きくなつた時
ダイオードD2が導通して平滑回路9が短絡され
る。そのためAGC回路8の立上り動作が早くな
つて、同調点の手前でのシグナルメーター出力の
ピークが抑えられる。従つて同調点の手前のピー
ク発生時、IC15の掃引停止信号入力端子STP
1,STP2に印加される電圧は所定レベル以上
のハイレベルにならないから、自動掃引制御回路
は掃引動作を停止しない。そしてより同調点に近
づいて掃引停止信号入力端子STP1,STP2に
加わる電圧がハイレベルになつたとき始めて自動
掃引制御回路が働いて掃引動作を停止させる。
いて受信入力信号レベルが急激に大きくなつた時
ダイオードD2が導通して平滑回路9が短絡され
る。そのためAGC回路8の立上り動作が早くな
つて、同調点の手前でのシグナルメーター出力の
ピークが抑えられる。従つて同調点の手前のピー
ク発生時、IC15の掃引停止信号入力端子STP
1,STP2に印加される電圧は所定レベル以上
のハイレベルにならないから、自動掃引制御回路
は掃引動作を停止しない。そしてより同調点に近
づいて掃引停止信号入力端子STP1,STP2に
加わる電圧がハイレベルになつたとき始めて自動
掃引制御回路が働いて掃引動作を停止させる。
しかしながら第2図の回路の場合、通常の受信
時(同調時)検波出力信号の低域で検波出力信号
の歪が大きくなる欠点があつた。即ち通常の受信
時、検波出力端子10とAGC信号入力端子11
とは直流電位が略同じであるが、低周波(約100
Hz以下)の検波出力信号が検波出力端子10に現
われた場合、検波出力端子10とAGC信号入力
端子11との間の直列回路16を構成するダイオ
ードは1個だけであるから、検波出力信号のプラ
ス側のピーク時ダイオードD2が導通する。その
ため検波出力端子10から抵抗R5及びダイオー
ドD2を介してAGC信号入力端子11に電流が
流れ、高周波(RF)回路2の利得が下がり、検
波出力端子10の検波出力信号は第3図のように
歪んだ出力波形となる。
時(同調時)検波出力信号の低域で検波出力信号
の歪が大きくなる欠点があつた。即ち通常の受信
時、検波出力端子10とAGC信号入力端子11
とは直流電位が略同じであるが、低周波(約100
Hz以下)の検波出力信号が検波出力端子10に現
われた場合、検波出力端子10とAGC信号入力
端子11との間の直列回路16を構成するダイオ
ードは1個だけであるから、検波出力信号のプラ
ス側のピーク時ダイオードD2が導通する。その
ため検波出力端子10から抵抗R5及びダイオー
ドD2を介してAGC信号入力端子11に電流が
流れ、高周波(RF)回路2の利得が下がり、検
波出力端子10の検波出力信号は第3図のように
歪んだ出力波形となる。
(ハ) 考案の目的
本考案は斯る点り鑑み、通常の受信時、検波出
力信号が歪まないようにした自動掃引受信機を得
ることを目的としている。
力信号が歪まないようにした自動掃引受信機を得
ることを目的としている。
(ニ) 考案の実施例
第4図は本考案の一実施例を示す回路図であ
る。第4図に於いて、第1図,第2図と同一部分
については、第1図,第2図と同一の図番を用い
ることにする。
る。第4図に於いて、第1図,第2図と同一部分
については、第1図,第2図と同一の図番を用い
ることにする。
第4図の回路では、IC1の検波出力端子10
とAGC信号入力端子11との間に、抵抗R5と
カソードをAGC信号入力端子11側にした2個
のダイオードD2,D3よりなる直列回路16′
を接続している。
とAGC信号入力端子11との間に、抵抗R5と
カソードをAGC信号入力端子11側にした2個
のダイオードD2,D3よりなる直列回路16′
を接続している。
このように第4図の回路では、直列回路16′
にダイオードを2個用いているので、通常の受信
時、振幅が1.0V以上の低周波の検波出力信号が
検波出力端子10に現われた場合、検波出力信号
のプラス側のピーク時にもダイオードD2,D3
は導通しない。従つてこのとき検波出力端子10
からAGC信号入力端子11に電流が流れ込むこ
とはないから、高周波(RF)回路2の利得が下
がることはない。そのため検波出力端子10の検
波出力信号は第5図のように歪みのない出力波形
となる。
にダイオードを2個用いているので、通常の受信
時、振幅が1.0V以上の低周波の検波出力信号が
検波出力端子10に現われた場合、検波出力信号
のプラス側のピーク時にもダイオードD2,D3
は導通しない。従つてこのとき検波出力端子10
からAGC信号入力端子11に電流が流れ込むこ
とはないから、高周波(RF)回路2の利得が下
がることはない。そのため検波出力端子10の検
波出力信号は第5図のように歪みのない出力波形
となる。
又同調時掃引動作時同調点に近ずいて受信入力
信号レベルが急激に大きくなつたときダイオード
D2,D3が導通して平滑回路9が短絡される。
そのためAGC回路8の立上り動作が早くなつて、
同調点の手前でのメーター出力(VSM)のピー
クが抑えられる。従つて同調点の手前のピーク発
生時、IC15の掃引停止信号入力端子STP1,
STP2に印加される電圧は所定レベル(約2.5V)
以上のハイレベルにならないから、自動掃引制御
回路は掃引動作を停止しない。そしてより同調点
に近づいて掃引停止信号入力端子STP1,STP
2に加わる電圧がハイレベルになつたとき始めて
自動掃引制御回路が働いて掃引動作を停止させ
る。
信号レベルが急激に大きくなつたときダイオード
D2,D3が導通して平滑回路9が短絡される。
そのためAGC回路8の立上り動作が早くなつて、
同調点の手前でのメーター出力(VSM)のピー
クが抑えられる。従つて同調点の手前のピーク発
生時、IC15の掃引停止信号入力端子STP1,
STP2に印加される電圧は所定レベル(約2.5V)
以上のハイレベルにならないから、自動掃引制御
回路は掃引動作を停止しない。そしてより同調点
に近づいて掃引停止信号入力端子STP1,STP
2に加わる電圧がハイレベルになつたとき始めて
自動掃引制御回路が働いて掃引動作を停止させ
る。
尚、第4図の実施例では、直列回路16′にダ
イオードを2個用いた例について説明したが、
IC1の特性等によつては、3個又はそれ以上の
ダイオードを用いてもよい。
イオードを2個用いた例について説明したが、
IC1の特性等によつては、3個又はそれ以上の
ダイオードを用いてもよい。
(ホ) 考案の効果
以上の様に本考案に係る自動掃引受信機に依れ
ば、安価で且つ簡単な回路構成で検波出力信号の
歪みを防止することが出来る。
ば、安価で且つ簡単な回路構成で検波出力信号の
歪みを防止することが出来る。
第1図,第2図は従来の自動掃引受信機の要部
を示す回路図、第3図は第2図の回路を用いた場
合の検波出力波形図、第4図は本考案に係る自動
掃引受信機の要部を示す回路図、第5図は第4図
の回路を用いた場合の検波出力波形図である。 8……AGC回路、9……平滑回路、R5……
抵抗、D2,D3……ダイオード。
を示す回路図、第3図は第2図の回路を用いた場
合の検波出力波形図、第4図は本考案に係る自動
掃引受信機の要部を示す回路図、第5図は第4図
の回路を用いた場合の検波出力波形図である。 8……AGC回路、9……平滑回路、R5……
抵抗、D2,D3……ダイオード。
Claims (1)
- 検波出力端子に接続された平滑回路を有する
AGC回路と、受信入力信号レベルの大きさに応
じた直流信号を発生する受信入力信号レベル検出
回路と、掃引停止信号入力端子を有し且つ該入力
端子に前記受信入力信号レベル検出回路から所定
レベル以上の直流信号が印加されたとき掃引動作
を停止させる機能を有する自動掃引制御回路とを
備えた自動掃引受信機に於て、前記AGC回路の
平滑回路と並列に抵抗と複数のダイオードよりな
る直列回路を接続し、受信入力信号レベルの急変
時、検波出力信号に基づき前記平滑回路を短絡す
ると共に通常受信時、検波出力信号の低域歪を防
止するようにしたことを特徴とする自動掃引受信
機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9320183U JPS601030U (ja) | 1983-06-16 | 1983-06-16 | 自動掃引受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9320183U JPS601030U (ja) | 1983-06-16 | 1983-06-16 | 自動掃引受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601030U JPS601030U (ja) | 1985-01-07 |
| JPH028441Y2 true JPH028441Y2 (ja) | 1990-02-28 |
Family
ID=30223888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9320183U Granted JPS601030U (ja) | 1983-06-16 | 1983-06-16 | 自動掃引受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601030U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105934U (ja) * | 1980-01-14 | 1981-08-18 |
-
1983
- 1983-06-16 JP JP9320183U patent/JPS601030U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS601030U (ja) | 1985-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438289A (en) | Comparator circuit | |
| US3940681A (en) | Wide amplitude range detecting circuit | |
| US4313215A (en) | Circuit for attenuating disturbing noise signals | |
| US5804993A (en) | Detecting circuit | |
| JPH028441Y2 (ja) | ||
| US4038684A (en) | Signal detection circuit | |
| JPS628622A (ja) | 雑音ブランキング信号発生回路 | |
| JPS6127714B2 (ja) | ||
| JPH0442631B2 (ja) | ||
| US3982210A (en) | Automatic gain control circuit for a crystal oscillator | |
| JPS585594B2 (ja) | 整流回路 | |
| CN119154819A (zh) | 应用于功率放大器的射频功率检测电路 | |
| US2493045A (en) | Full-wave noise-peak and output limiter | |
| US4289981A (en) | Pulsive component detecting apparatus | |
| US3315094A (en) | Gated limiter circuit | |
| US4264867A (en) | Demodulator circuit for frequency-modulated signal | |
| KR100371420B1 (ko) | 버스정렬된구적fm검출기 | |
| US3983417A (en) | RF level sensing circuit | |
| US3939426A (en) | Method and arrangement for furnishing an indication of multipath reception in an FM receiver | |
| US6445219B1 (en) | Method and circuit configuration for converting a frequency signal to a DC voltage | |
| JPS6327479Y2 (ja) | ||
| JPS5842965B2 (ja) | リミッタ回路 | |
| JPS6233399Y2 (ja) | ||
| JPS6230351Y2 (ja) | ||
| JPS6345081Y2 (ja) |