JPH0284687A - ディスプレイモニタのオートトラッキング回路 - Google Patents
ディスプレイモニタのオートトラッキング回路Info
- Publication number
- JPH0284687A JPH0284687A JP63182117A JP18211788A JPH0284687A JP H0284687 A JPH0284687 A JP H0284687A JP 63182117 A JP63182117 A JP 63182117A JP 18211788 A JP18211788 A JP 18211788A JP H0284687 A JPH0284687 A JP H0284687A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- circuit
- oscillation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、入力水平同期信号の周波数に自動追従し動作
するディスプレイモニタのオートトラッキング回路に関
するものである。
するディスプレイモニタのオートトラッキング回路に関
するものである。
［従来の技術］
第４図は従来一般に用いられているオートトラッキング
回路の周波数−電圧変換回路を示す回路図である。
回路の周波数−電圧変換回路を示す回路図である。
図中（１）は、ワンショットマルチバイブレークであり
、その信号入力端子ＩＮには同期信号が入力され、信号
出力端子ＯＵＴからはパルス信号が出力される。
、その信号入力端子ＩＮには同期信号が入力され、信号
出力端子ＯＵＴからはパルス信号が出力される。
発振時定数抵抗器（２）及び発振時定数コンデンサ（３
）は、ワンショットマルチバイブレーク（１）の出力パ
ルス信号の周期を決定するための発振時定数回路を構成
するものである。
）は、ワンショットマルチバイブレーク（１）の出力パ
ルス信号の周期を決定するための発振時定数回路を構成
するものである。
ワンショットマルチバイブレーク（１）の出力パルス信
号は分圧抵抗器（４）、 （５）により分圧されて出
力用トランジスタ（６）のベースに接続されている。出
力用トランジスタ（６）のコレクタには負荷抵抗器（７
）を介して所定の電圧ＶＤＤが印加されている。また、
このコレクタは積分時定数抵抗器（８）を介して出力端
子ｖＯに接続されると共に、積分時定数コンデンサ（９
）を介して接地されている。出力用トランジスタ（６）
のエミッタは直接接地されている。
号は分圧抵抗器（４）、 （５）により分圧されて出
力用トランジスタ（６）のベースに接続されている。出
力用トランジスタ（６）のコレクタには負荷抵抗器（７
）を介して所定の電圧ＶＤＤが印加されている。また、
このコレクタは積分時定数抵抗器（８）を介して出力端
子ｖＯに接続されると共に、積分時定数コンデンサ（９
）を介して接地されている。出力用トランジスタ（６）
のエミッタは直接接地されている。
次に動作について説明する。
同期信号入力端子Ｆｌからワンショットマルチバイブレ
ータ（１）の信号入力端子ＩＮに同期信号が入力される
と、発振時定数抵抗器（２）及び発振時定数コンデンサ
（３）にて構成される特定数回路により決定されるパル
ス幅の矩形パルス信号が、ワンショットマルチバイブレ
ーク（１）の信号出力端子ＯＵＴから出力される。この
矩形パルス信号は分圧抵抗Ｗ（４）、 （５）にて分
圧された後、出力用トランジスタ（６）のベースに印加
される。
ータ（１）の信号入力端子ＩＮに同期信号が入力される
と、発振時定数抵抗器（２）及び発振時定数コンデンサ
（３）にて構成される特定数回路により決定されるパル
ス幅の矩形パルス信号が、ワンショットマルチバイブレ
ーク（１）の信号出力端子ＯＵＴから出力される。この
矩形パルス信号は分圧抵抗Ｗ（４）、 （５）にて分
圧された後、出力用トランジスタ（６）のベースに印加
される。
出力用トランジスタ（６）のコレクタには負荷抵抗器（
７）を介して所定の電圧が印加されているので、出力用
トランジスタ（６）が導通状態にある場合、即ちワンシ
ョットマルチバイブレータ（１）から出力される矩形パ
ルスのハイレベル区間では、出力用トランジスタ（６）
のコレクタに印加されている電圧出力用トランジスタ（
Ｉｌｉ）を介して接地端子へ放電される。一方、ワンシ
ョットマルチバイブレーク（１）から出力される矩形パ
ルスがローレベルな区間では、出力用トランジスタ（６
）のコレクタに印加されている所定電圧は積分時定数抵
抗５（８）及び積分時定数コンデンサ（９）により積分
される。
７）を介して所定の電圧が印加されているので、出力用
トランジスタ（６）が導通状態にある場合、即ちワンシ
ョットマルチバイブレータ（１）から出力される矩形パ
ルスのハイレベル区間では、出力用トランジスタ（６）
のコレクタに印加されている電圧出力用トランジスタ（
Ｉｌｉ）を介して接地端子へ放電される。一方、ワンシ
ョットマルチバイブレーク（１）から出力される矩形パ
ルスがローレベルな区間では、出力用トランジスタ（６
）のコレクタに印加されている所定電圧は積分時定数抵
抗５（８）及び積分時定数コンデンサ（９）により積分
される。
いま、フンショットマルチバイブレーク（１）から出力
される矩形パルスのパルス幅（ハイレベル区間の幅）は
発振時定数抵抗器（２）及び発振時定数コンデンサ（３
）の作用により一定であり、また、そのパルス数は入力
される同期信号の周波数に対応するので、このパルス信
号の各１周期におけるデユーティが変化することになる
。これにより、積分時定数コンデンサ（９）の充放電の
時間の比が変化する。従って、ワンショットマルチバイ
ブレータ（１）の信号入力端子ＩＮに入力される同期信
号周波数に対応する電圧が、積分時定数コンデンサ（９
）の両端電圧として出力端子■Ｏに出力され、これが水
平発振回路に加えられて、水平発振周波数の制御を行う
。
される矩形パルスのパルス幅（ハイレベル区間の幅）は
発振時定数抵抗器（２）及び発振時定数コンデンサ（３
）の作用により一定であり、また、そのパルス数は入力
される同期信号の周波数に対応するので、このパルス信
号の各１周期におけるデユーティが変化することになる
。これにより、積分時定数コンデンサ（９）の充放電の
時間の比が変化する。従って、ワンショットマルチバイ
ブレータ（１）の信号入力端子ＩＮに入力される同期信
号周波数に対応する電圧が、積分時定数コンデンサ（９
）の両端電圧として出力端子■Ｏに出力され、これが水
平発振回路に加えられて、水平発振周波数の制御を行う
。
［発明が解決しようとする課題］
従来のオートトラッキング回路は以上のように構成され
ていたので、入力水平同期信号周波数と水平発振周波数
との関係が、ワンショットマルチバイブレータ（１）に
接続された発振時定数抵抗（２）と発振時定数コンデン
サ（３）により一義的に決まってしまい、水平発振回路
の電圧制御特性に合った正確なトラッキングを行うこと
が困難であった。また、発振時定数コンデンサ（３）の
温度変化に伴なう容量変化により、トラッキング特性が
変化するという問題点があり、これらの問題点を解消す
ることが課題である。
ていたので、入力水平同期信号周波数と水平発振周波数
との関係が、ワンショットマルチバイブレータ（１）に
接続された発振時定数抵抗（２）と発振時定数コンデン
サ（３）により一義的に決まってしまい、水平発振回路
の電圧制御特性に合った正確なトラッキングを行うこと
が困難であった。また、発振時定数コンデンサ（３）の
温度変化に伴なう容量変化により、トラッキング特性が
変化するという問題点があり、これらの問題点を解消す
ることが課題である。
発明の目的
本発明は、上記従来の課題を解決するためになされたも
ので、入力水平同期信号周波数に対して正確なオートト
ラッキング特性を有するオートトラッキング回路を得る
ことを目的とする。
ので、入力水平同期信号周波数に対して正確なオートト
ラッキング特性を有するオートトラッキング回路を得る
ことを目的とする。
［課題を解決するための手段］
本発明に係るディスプレイモニタのオートトラッキング
回路は、入力される水平同期信号の周波数を計数する手
段と、その計数結果からＤ／Ａ変換出力データを求める
データ変換テーブルとを有するマイクロコンピュータを
備えており、このマイクロコンピュータの出力ボートに
はＤ／Ａ変換用ラダー抵抗ネットワークが接続され、ラ
ダー抵抗ネットワークの出力端子には発振周波数切換え
速度：Ａ整用コンデンサと、発振周波数制御出力電圧の
最小値を制御するためのオペアンプを含む電圧加算回路
とが接続されている。
回路は、入力される水平同期信号の周波数を計数する手
段と、その計数結果からＤ／Ａ変換出力データを求める
データ変換テーブルとを有するマイクロコンピュータを
備えており、このマイクロコンピュータの出力ボートに
はＤ／Ａ変換用ラダー抵抗ネットワークが接続され、ラ
ダー抵抗ネットワークの出力端子には発振周波数切換え
速度：Ａ整用コンデンサと、発振周波数制御出力電圧の
最小値を制御するためのオペアンプを含む電圧加算回路
とが接続されている。
更にオペアンプ回路の出力は、入力水平同期信号周波数
の変化に対する出力発振周波数の変化率を制御するため
の増幅回路に接続されている。
の変化に対する出力発振周波数の変化率を制御するため
の増幅回路に接続されている。
入力される水平同期信号周波数は前記マイクロコンピュ
ータにより計数され、その結果はマイクロコンピュータ
に内蔵されたデータ変換テーブルを参照して出力用デー
タに変換され、この出力用データはＤ／Ａ変換用ラダー
抵抗器によりアナログ出力に変換される。そして、この
アナログ出力を前記加算回路と増幅回路により電圧加算
及び増幅ゲイン調整し、水平同期信号に忠実な発振出力
を得るものである。
ータにより計数され、その結果はマイクロコンピュータ
に内蔵されたデータ変換テーブルを参照して出力用デー
タに変換され、この出力用データはＤ／Ａ変換用ラダー
抵抗器によりアナログ出力に変換される。そして、この
アナログ出力を前記加算回路と増幅回路により電圧加算
及び増幅ゲイン調整し、水平同期信号に忠実な発振出力
を得るものである。
［作用コ
本発明におけるマイクロコンピュータは、その内部に設
けられたデータ変換テーブルにその時に使用される発振
回路の入力制御電圧−発振周波数特性に適合したデータ
を用意することで、必要とされる周波数−電圧変換特性
を得ることができる。
けられたデータ変換テーブルにその時に使用される発振
回路の入力制御電圧−発振周波数特性に適合したデータ
を用意することで、必要とされる周波数−電圧変換特性
を得ることができる。
また、加算回路と増幅回路の調整により、温度変化や回
路定数のバラツキ等により生じるトラッキング特性の誤
差の補正を行うことができる。
路定数のバラツキ等により生じるトラッキング特性の誤
差の補正を行うことができる。
［実施例］
以下、本発明の一実施例を図に基づいて説明する。
第１図において、（１０）はその内部にＲＯＭ。
ＲＡＭ、カウンタ、タイマ等を内蔵するワンチップマイ
クロコンピュータ、（１１）はＤ／Ａ変換用ラダー抵抗
ネットワーク、（１２）は発振周波数切換え速度調整用
コンデンサ、（１３） 、 （１５）は加算電圧決定
用抵抗器、（１４）は加算電圧調整用可変抵抗器、（１
６）は負帰環抵抗器、（１７）はオペアンプ、（１８）
、 （１９）はゲイン決定用抵抗器（２Ｇ）はゲイン
調整用可変抵抗器、（２１）はオペアンプである。
クロコンピュータ、（１１）はＤ／Ａ変換用ラダー抵抗
ネットワーク、（１２）は発振周波数切換え速度調整用
コンデンサ、（１３） 、 （１５）は加算電圧決定
用抵抗器、（１４）は加算電圧調整用可変抵抗器、（１
６）は負帰環抵抗器、（１７）はオペアンプ、（１８）
、 （１９）はゲイン決定用抵抗器（２Ｇ）はゲイン
調整用可変抵抗器、（２１）はオペアンプである。
第２図はマイクロコンピュータ（１０）の内部の処理手
順を示すフローチャートである。
順を示すフローチャートである。
まず′ｒＪＡ源ＯＮの後、水平同期信号がマイクロコン
ピュータ（１０）の入力端子ＩＮに入力され、Ｖ周期の
一定期間に内蔵のカウンタを動作させ、水平同期信号の
計数を行い、これを周波数の計数結果とする（ステップ
１００）。次にその計数結果をアクセスする内蔵ＲＯＭ
のアドレスとし、アクセスするＲＯＭアドレスを決定す
る。（ステップ２００）。次に決定されたアドレスのＲ
ＯＭ（周波数計数結果−Ｄ／Ａ変換出力データ変換テー
ブル）の内容を出力ポートＲ１−Ｒ８に出力する（ステ
ップ１００〜３００）を繰り返す。
ピュータ（１０）の入力端子ＩＮに入力され、Ｖ周期の
一定期間に内蔵のカウンタを動作させ、水平同期信号の
計数を行い、これを周波数の計数結果とする（ステップ
１００）。次にその計数結果をアクセスする内蔵ＲＯＭ
のアドレスとし、アクセスするＲＯＭアドレスを決定す
る。（ステップ２００）。次に決定されたアドレスのＲ
ＯＭ（周波数計数結果−Ｄ／Ａ変換出力データ変換テー
ブル）の内容を出力ポートＲ１−Ｒ８に出力する（ステ
ップ１００〜３００）を繰り返す。
第３図は周波数計数結果−Ｄ／Ａ変換出力データ変換テ
ーブルを示す。これには、第１図に示す回路から得られ
る水平発振回路の電圧−周波数制御特性に合わせたＤ／
Ａ変換出力用データが記憶されている。つまり、周波数
計数結果に対応して適正な発振周波数を得るためのデー
タが、その周波数結果によって示されるメモリ番地内に
格納されており、周波数計数結果の変化がメモリ番地の
変化となり、出力データも変化する。
ーブルを示す。これには、第１図に示す回路から得られ
る水平発振回路の電圧−周波数制御特性に合わせたＤ／
Ａ変換出力用データが記憶されている。つまり、周波数
計数結果に対応して適正な発振周波数を得るためのデー
タが、その周波数結果によって示されるメモリ番地内に
格納されており、周波数計数結果の変化がメモリ番地の
変化となり、出力データも変化する。
次にポー）Ｒ１−Ｒ８から出力されたデータは、Ｄ／Ａ
変換用ラダー抵抗ネットワーク（１１）によりＤ／Ａ変
換され、発振周波数切換え速度調整用コンデンサ（１２
）にＤＣ電圧として印加され、抵抗器（１３）、（１５
）、可変抵抗器（１４）、抵抗器（１６） 、オペアン
プ（１７）により構成される反転形加算回路に加えられ
る。ここでひ１− Ｖ ｒｅｌ’とするとｉｌ＋１２−
ｉｆ’ｌとなるので、ひｉｎ−Ｖ ｒｅｌ’ Ｖ
ｃｃ −Ｖ ｒｅｆ’ Ｖ ｒｅｌ’−ｙ ２＋
虐 ＲＩ Ｒ２＋ＶＲＩ Ｒ４（Ｖｃｃ
＞Ｖｒｅｌ’ ） ・・・ （１） で決定されるひ２が上式（１）に示すように出力される
ので、ＶＨ２即ち可変抵抗器（１４）の値を変えること
でひｉｎとＶｃｃの加算電圧υ２を変化させることがで
きる。
変換用ラダー抵抗ネットワーク（１１）によりＤ／Ａ変
換され、発振周波数切換え速度調整用コンデンサ（１２
）にＤＣ電圧として印加され、抵抗器（１３）、（１５
）、可変抵抗器（１４）、抵抗器（１６） 、オペアン
プ（１７）により構成される反転形加算回路に加えられ
る。ここでひ１− Ｖ ｒｅｌ’とするとｉｌ＋１２−
ｉｆ’ｌとなるので、ひｉｎ−Ｖ ｒｅｌ’ Ｖ
ｃｃ −Ｖ ｒｅｆ’ Ｖ ｒｅｌ’−ｙ ２＋
虐 ＲＩ Ｒ２＋ＶＲＩ Ｒ４（Ｖｃｃ
＞Ｖｒｅｌ’ ） ・・・ （１） で決定されるひ２が上式（１）に示すように出力される
ので、ＶＨ２即ち可変抵抗器（１４）の値を変えること
でひｉｎとＶｃｃの加算電圧υ２を変化させることがで
きる。
次に加算回路の出力電圧ｖ２は抵抗器（１８） 。
（１９） 、可変抵抗器（２０）及びオペアンプ（２１
）により構成される反転計増幅回路に加えられ、このと
き出力電圧ｖ４はひ３−Ｖｒｅｌ’とすると ｉ３ ｍｉ４より ひ２−ひ３ ｖ３−ひ４ひ２−
Ｖｒｅｌ’ Ｖｒｅｌ’−ひ４Ｒ＆
Ｒ８＋ＶＲ２ ・・・ （２） ひ４ −Ｖｒｅｌ’ Ｒ６＋ＶＲ２Ｖ ２−Ｖ
ｒａｒＲ５ ・・・ （３） となり、この回路の入出力における基準電圧Ｒｅ ＋Ｖ
Ｒ２ Ｖ ｒｅｌ’からの電位差の比は となり
、ＶＲ２の値即ち可変抵抗器（２０）の値を変化させる
ことで、Ｖ ｒａｆ’を基準とした時のＤＣ電圧増幅ゲ
インを変化させることができる。
）により構成される反転計増幅回路に加えられ、このと
き出力電圧ｖ４はひ３−Ｖｒｅｌ’とすると ｉ３ ｍｉ４より ひ２−ひ３ ｖ３−ひ４ひ２−
Ｖｒｅｌ’ Ｖｒｅｌ’−ひ４Ｒ＆
Ｒ８＋ＶＲ２ ・・・ （２） ひ４ −Ｖｒｅｌ’ Ｒ６＋ＶＲ２Ｖ ２−Ｖ
ｒａｒＲ５ ・・・ （３） となり、この回路の入出力における基準電圧Ｒｅ ＋Ｖ
Ｒ２ Ｖ ｒｅｌ’からの電位差の比は となり
、ＶＲ２の値即ち可変抵抗器（２０）の値を変化させる
ことで、Ｖ ｒａｆ’を基準とした時のＤＣ電圧増幅ゲ
インを変化させることができる。
ここで、接続する発振囲路の時定数をひ４−Ｖｒｅｒの
時に発振周波数がその変化範囲の最小値となるように選
び、ひ１ｎの値が最小となる時にひ２− Ｖ ｒｅｆ’
となるように可変抵抗器（１４）を調整すると、そのと
きのひ４はＶ ｒｅ（’と等しくなる。
時に発振周波数がその変化範囲の最小値となるように選
び、ひ１ｎの値が最小となる時にひ２− Ｖ ｒｅｆ’
となるように可変抵抗器（１４）を調整すると、そのと
きのひ４はＶ ｒｅ（’と等しくなる。
つまり、ひ２−Ｖｒｅｆとした時（２）式よりｖ４−
Ｖ ｒａｒとなる。よってひＩｎが最小の値をとるとき
、発振回路の発振周波数は可変範囲の最小値をとる。
Ｖ ｒａｒとなる。よってひＩｎが最小の値をとるとき
、発振回路の発振周波数は可変範囲の最小値をとる。
つぎにひ１ｎの値が最大となるときは可変抵抗器（２０
）を調整して発振回路の発振周波数が可変範囲の最大値
をとるようにする。
）を調整して発振回路の発振周波数が可変範囲の最大値
をとるようにする。
以上のように可変抵抗器（１４）及び（２０）の、ＵＵ
を行うことにより、第１図の回路は入力周波数に忠実な
発振周波数を得るようにすることができる。
を行うことにより、第１図の回路は入力周波数に忠実な
発振周波数を得るようにすることができる。
【発明の効果］
以上詳述したように、本発明によればマイクロコンピュ
ータＤ／Ａ変換用ラダー抵抗、周波数切換え速度調整用
コンデンサ、オペアンプによる加算回路及び増幅回路を
第１図のように構成したので、周波数−電圧変換回路に
時定数コンデンサが不要となり、温度変化に対し安定で
水平同期信号入力に忠実な発振出力を得ることができる
高精度なオートトラッキング回路を実現することができ
る。
ータＤ／Ａ変換用ラダー抵抗、周波数切換え速度調整用
コンデンサ、オペアンプによる加算回路及び増幅回路を
第１図のように構成したので、周波数−電圧変換回路に
時定数コンデンサが不要となり、温度変化に対し安定で
水平同期信号入力に忠実な発振出力を得ることができる
高精度なオートトラッキング回路を実現することができ
る。
第１図は本発明の一実施例によるオートトラッキング回
路の回路図、第２図はマイクロコンピュータの制御プロ
グラムのフローチャート、第３図はマイクロコンピュー
タのＲＯＭ内の周波数計数結果−〇／Ａ変換出力データ
変換テーブルの説明図、第４図は従来のオートトラッキ
ング回路の周波数−電圧変換回路を示す回路図である。 図において、（１０）はマイクロコンピュータ、（１１
）はＤ／Ａ変換用ラダー抵抗ネットワーク、（１２）は
周波数切換え速度調整用コンデンサ、（１３） 、
（１５） 、 （１６）は加算回路の出力電圧決定用
抵抗器、（１４）は発振周波数最小値調整用可変抵抗器
、（１７）はオペアンプ、（１８）、 （１９）は増
幅回路のゲイン決定用抵抗器、（２０）は入力周波数に
対する発振周波数の変化率を調整する可変抵抗器、（２
１）はオペアンプである。 尚、図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 （ほか２名） マイクココ／ピユータ内部の処理手順を示すフローチャ
第２図 メモリ番地 周波数計数結果−Ｄ／Ａ変換出力データ変換テーブル第
３図 １、ワンン１１２トマルチパイプレーク２゛発振時定数
抵抗器 ３ 発振時定数コンデンサ ４分圧抵抗器 ５分圧抵抗器 ６：出力用トランジスタ ７、負苛抵抗器 ８：積分時定数抵抗器 ９、積分時定数コンデンサ 従来のオートトラッキング回路の周波数−電圧変換回路
図第４図 ５、補正の対象 １．事件の表示 ２、発明の名称 特願昭 ６３−１８２１１７号 ディスプレイモニタのオートトラッキング回路３、補正
をする者 称 （６０１）三菱電機株式会社 代表者 志 岐 守 哉 ４、代 理 住所 名 人 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 （７３７５）弁理士大岩増雄 ′ （連絡先０３（２１３） ３４２１持許部）願書の発明
者の氏名の欄及び明細書の発明の詳細な説明の欄。 ６、補正の内容 （１）願書中の「発明者の氏名」の欄に誤字があったの
で「理由書」 ・「証明書」・ｒ′ｆｆＬＷ書」及び「
譲渡証書」を添えて「ＷＩ書」を別紙の通り補正する。 （２〉明細書第３頁４行の「周期」を「パルス幅」に訂
正する。 （３）明細書第４頁１３行の「電圧出力用トランジスタ
」を「電圧は出力用トランジスタ」に訂正する。 ７、添付書類の目録 訂正願書 理由書 証明書 ’ｉｌ！誓書 論渡証書 以上
路の回路図、第２図はマイクロコンピュータの制御プロ
グラムのフローチャート、第３図はマイクロコンピュー
タのＲＯＭ内の周波数計数結果−〇／Ａ変換出力データ
変換テーブルの説明図、第４図は従来のオートトラッキ
ング回路の周波数−電圧変換回路を示す回路図である。 図において、（１０）はマイクロコンピュータ、（１１
）はＤ／Ａ変換用ラダー抵抗ネットワーク、（１２）は
周波数切換え速度調整用コンデンサ、（１３） 、
（１５） 、 （１６）は加算回路の出力電圧決定用
抵抗器、（１４）は発振周波数最小値調整用可変抵抗器
、（１７）はオペアンプ、（１８）、 （１９）は増
幅回路のゲイン決定用抵抗器、（２０）は入力周波数に
対する発振周波数の変化率を調整する可変抵抗器、（２
１）はオペアンプである。 尚、図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 （ほか２名） マイクココ／ピユータ内部の処理手順を示すフローチャ
第２図 メモリ番地 周波数計数結果−Ｄ／Ａ変換出力データ変換テーブル第
３図 １、ワンン１１２トマルチパイプレーク２゛発振時定数
抵抗器 ３ 発振時定数コンデンサ ４分圧抵抗器 ５分圧抵抗器 ６：出力用トランジスタ ７、負苛抵抗器 ８：積分時定数抵抗器 ９、積分時定数コンデンサ 従来のオートトラッキング回路の周波数−電圧変換回路
図第４図 ５、補正の対象 １．事件の表示 ２、発明の名称 特願昭 ６３−１８２１１７号 ディスプレイモニタのオートトラッキング回路３、補正
をする者 称 （６０１）三菱電機株式会社 代表者 志 岐 守 哉 ４、代 理 住所 名 人 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 （７３７５）弁理士大岩増雄 ′ （連絡先０３（２１３） ３４２１持許部）願書の発明
者の氏名の欄及び明細書の発明の詳細な説明の欄。 ６、補正の内容 （１）願書中の「発明者の氏名」の欄に誤字があったの
で「理由書」 ・「証明書」・ｒ′ｆｆＬＷ書」及び「
譲渡証書」を添えて「ＷＩ書」を別紙の通り補正する。 （２〉明細書第３頁４行の「周期」を「パルス幅」に訂
正する。 （３）明細書第４頁１３行の「電圧出力用トランジスタ
」を「電圧は出力用トランジスタ」に訂正する。 ７、添付書類の目録 訂正願書 理由書 証明書 ’ｉｌ！誓書 論渡証書 以上
Claims (1)
- 【特許請求の範囲】 入力される水平同期信号の周波数を計数する手段と、そ
の計数結果からＤ／Ａ変換出力データを求めるデータ変
換テーブルとを有するマイクロコンピュータと、 前記マイクロコンピュータに接続されたＤ／Ａ変換用ラ
ダー抵抗ネットワークと、 前記Ｄ／Ａ変換用ラダー抵抗ネットワークに接続された
発振周波数切換え速度調整用コンデンサと、発振周波数
制御出力電圧の最少値を制御するためのオペアンプを含
む電圧加算回路と、 入力水平同期信号周波数の変化に対する出力発振周波数
の変化率を制御するための増幅回路とを備え、 入力される水平同期信号周波数を前記マイクロコンピュ
ータにより計数し、その結果をマイクロコンピュータに
内蔵されたデータ変換テーブルを参照して出力用データ
に変換し、この出力用データをＤ／Ａ変換用ラダー抵抗
器によりアナログ出力とし、且つ、このアナログ出力を
前記加算回路と増幅回路により電圧加算及び増幅ゲイン
調整し、水平同期信号入力に忠実な発振出力を得るよう
にしたことを特徴とするディスプレイモニタのオートト
ラッキング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63182117A JPH0727354B2 (ja) | 1988-07-21 | 1988-07-21 | ディスプレイモニタのオートトラッキング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63182117A JPH0727354B2 (ja) | 1988-07-21 | 1988-07-21 | ディスプレイモニタのオートトラッキング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0284687A true JPH0284687A (ja) | 1990-03-26 |
| JPH0727354B2 JPH0727354B2 (ja) | 1995-03-29 |
Family
ID=16112631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63182117A Expired - Lifetime JPH0727354B2 (ja) | 1988-07-21 | 1988-07-21 | ディスプレイモニタのオートトラッキング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727354B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445280U (ja) * | 1990-08-13 | 1992-04-16 | ||
| JP4822147B1 (ja) * | 2010-12-14 | 2011-11-24 | 順子 伊藤 | 遊技台用取付装置 |
-
1988
- 1988-07-21 JP JP63182117A patent/JPH0727354B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445280U (ja) * | 1990-08-13 | 1992-04-16 | ||
| JP4822147B1 (ja) * | 2010-12-14 | 2011-11-24 | 順子 伊藤 | 遊技台用取付装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727354B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002516986A (ja) | 高精度温度センサ集積回路 | |
| GB2194405A (en) | Filter time constant adjuster | |
| US4006430A (en) | Circuit arrangement for converting a bridge unbalance into a frequency variation | |
| JPH0284687A (ja) | ディスプレイモニタのオートトラッキング回路 | |
| US4246571A (en) | High resolution quantizer | |
| JPH0748624B2 (ja) | 対数増幅器 | |
| US4029972A (en) | Ramping circuit | |
| US20240204761A1 (en) | Discrete time analog circuit | |
| JPH0252117U (ja) | ||
| JPS6110475Y2 (ja) | ||
| JP3112942B2 (ja) | 誤差信号の補償方法及び回路 | |
| JP3205248B2 (ja) | 電圧制御発振回路の周波数調整装置 | |
| JP2937316B2 (ja) | Ｆｍ変調器 | |
| JP2911977B2 (ja) | 発振回路 | |
| JPH087465Y2 (ja) | 高安定の定電流電源装置 | |
| JPS6320191Y2 (ja) | ||
| JP2610269B2 (ja) | 可変位相補償装置 | |
| JPS57146325A (en) | Constant current circuit | |
| JPS6227627B2 (ja) | ||
| JP2671343B2 (ja) | 容量測定装置 | |
| JPS60117805A (ja) | 電流源回路 | |
| JP2661303B2 (ja) | 変調回路 | |
| JPS6119223A (ja) | 集積時間決定回路装置 | |
| GB2163021A (en) | Oscillator circuit | |
| US3443245A (en) | Stabilized oscillator |