JPH0287146A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JPH0287146A JPH0287146A JP63238745A JP23874588A JPH0287146A JP H0287146 A JPH0287146 A JP H0287146A JP 63238745 A JP63238745 A JP 63238745A JP 23874588 A JP23874588 A JP 23874588A JP H0287146 A JPH0287146 A JP H0287146A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- dissolution inhibitor
- semiconductor wafer
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Materials For Photolithography (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の!!造技術に関し、特に、半導
体装置の製造工程で用いるレジストの被着に適用してを
効な技術に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention is applicable to semiconductor devices! ! The present invention relates to manufacturing technology, and in particular to technology that is effective when applied to resist deposition used in the manufacturing process of semiconductor devices.
半導体装置の製造工程で用いるレジストとしては、ノボ
ラック樹脂系のポジ形レジストおよび環化ゴム系のネガ
形レジストが知られている。As resists used in the manufacturing process of semiconductor devices, novolac resin-based positive resists and cyclized rubber-based negative resists are known.
特に、前者のノボラック樹脂系ポジ形レジストは、現像
時に膨潤がないために解像度が良く、また、ドライエツ
チング耐性も優れているため、半導体装置の製造工程で
用いるレジスト材料の主流となっている。In particular, the former novolac resin-based positive resist has good resolution because it does not swell during development and also has excellent dry etching resistance, so it has become the mainstream resist material used in the manufacturing process of semiconductor devices.
上記ノボラック樹脂系ポジ形レジストは、未露光部のレ
ジストが溶解禁止剤によって不溶化されているため、現
像液に僅かしか溶解しないのに対し、露光部では、レジ
スト中の溶解禁止剤が分解しているため、現像液に速や
かに溶解する、という特性を利用して所望のレジストパ
ターンを形成するものである。In the above-mentioned novolac resin-based positive resist, the resist in the unexposed areas is insolubilized by the dissolution inhibitor, so it dissolves only slightly in the developer, whereas in the exposed areas, the dissolution inhibitor in the resist decomposes. Therefore, a desired resist pattern is formed by utilizing the property of quickly dissolving in a developer.
ところで、上記のような溶解禁止剤含有リイブのレジス
トを用いて微細なパターンを形成しようとする場合には
、次のような問題が生ずることが判明した。By the way, it has been found that when attempting to form a fine pattern using a rib resist containing a dissolution inhibitor as described above, the following problem occurs.
すなわち、上記溶解禁止剤含有タイプのレジストの現像
工程では、第4図に示すように、所定の現像時間に対す
る露光部の溶解速度と未露光部の溶解速度との差を利用
し、露光部ではレジストが完全に溶解(残膜厚=0)し
、かつ、未露光部ではレジストがある程度残るような現
像時間tを設定している。That is, in the developing process of the above-mentioned dissolution inhibitor-containing resist, as shown in FIG. The development time t is set such that the resist is completely dissolved (residual film thickness=0) and a certain amount of resist remains in the unexposed areas.
ところが、例えば電子線直接描画用レジストのように、
高感度を得るために高濃度現像液を用いて現像を行うよ
うな場合には、未露光部でもレジストの溶解が進行して
しまうため、第5図に示すように、特に回折や散乱の影
響を受は易い未露光部の端部でレジスト10の膜減りが
顕著になり、その結果、レジストパターンの寸法精度が
低下してしまうという問題があった。However, for example, in resists for electron beam direct writing,
When developing with a high concentration developer to obtain high sensitivity, dissolution of the resist progresses even in unexposed areas, so as shown in Figure 5, the effects of diffraction and scattering are particularly important. There has been a problem in that the film thickness of the resist 10 is noticeably reduced at the ends of the unexposed portions, which are susceptible to damage, and as a result, the dimensional accuracy of the resist pattern is reduced.
その対策として、特開昭55−105326号では、レ
ジストを二層化し、上層レジストのベースレジンを下層
レジストのベースレジンよりも高分子化する提案がなさ
れている。As a countermeasure to this problem, Japanese Patent Application Laid-Open No. 55-105326 proposes forming the resist into two layers, and making the base resin of the upper resist layer higher in polymer than the base resin of the lower resist layer.
これは、上層レジストのベースレジンを高分子化すると
、現像液に対する上層レジストの溶解速度が低減するこ
とを利用し、露光部でのレジストの溶解速度と、未露光
部でのレジストの溶解速度との差を増幅させることによ
って、未露光部におけるレジストの膜減りを減少させよ
うという考え方である。This takes advantage of the fact that when the base resin of the upper layer resist is made into a polymer, the dissolution rate of the upper layer resist in the developer decreases. The idea is to reduce the loss of resist film in unexposed areas by amplifying the difference between the two.
その際、上層レジストのベースレジンを高分子化する手
段として、レジスト表面をクロルベンゼンなどの有機溶
媒に曝すことによって、レジスト表面の低分子量成分を
抽出除去する方法や、レジスト表面に紫外線を照射する
ことによって、レジスト表面のベースレジンを一部重合
させる方法が開示されている。At that time, as a means to polymerize the base resin of the upper resist layer, there are methods to extract and remove low molecular weight components on the resist surface by exposing the resist surface to an organic solvent such as chlorobenzene, or to irradiate the resist surface with ultraviolet rays. A method is disclosed in which the base resin on the resist surface is partially polymerized.
しかしながら、本発明者の検討によれば、レジスト表面
の低分子量成分を抽出除去する方法や、レジスト表面の
ベースレジンを一部重合させる方法は、レジストを半導
体ウェハの表面全体にわたって高分子化することが困難
であるという欠点や、高分子層の膜厚を均一化すること
が困難であるという欠点があるため、半導体ウェハの表
面に形成されるレジストパターンの寸法精度を歩留り良
く向上させることができなかった。However, according to the inventor's study, the method of extracting and removing low molecular weight components on the resist surface and the method of partially polymerizing the base resin on the resist surface do not involve polymerizing the resist over the entire surface of the semiconductor wafer. However, it is not possible to improve the dimensional accuracy of the resist pattern formed on the surface of the semiconductor wafer with a good yield. There wasn't.
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、半導体ウェハの表面に形成されるレジ
ストパターンの寸法精度を歩留り良く向上させることの
できる技術を提供することにある。The present invention has been made in view of the above problems, and its purpose is to provide a technology that can improve the dimensional accuracy of a resist pattern formed on the surface of a semiconductor wafer with a high yield. .
本発明の前記並びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、請求項1記載の発明は、半導体ウェハの表面
に所定のレジストパターンを形成する際、溶解禁止剤含
有量の少ない第1のレジストの表面に、溶解禁止剤含有
量の多い第2のレジストを被着する半導体装置の製造方
法である。In other words, the invention according to claim 1 provides that when forming a predetermined resist pattern on the surface of a semiconductor wafer, a second resist having a high dissolution inhibitor content is added to the surface of a first resist having a low dissolution inhibitor content. This is a method of manufacturing a semiconductor device by depositing.
また、請求項2記載の発明は、上記第1のレジストの表
面に溶解禁止剤を拡散させることによって、第1のレジ
ストの表面に第2のレジストを形成する半導体装置の製
造方法である。The invention as set forth in claim 2 is a method of manufacturing a semiconductor device, in which a second resist is formed on the surface of the first resist by diffusing a dissolution inhibitor into the surface of the first resist.
さらに、請求項3記載の発明は、上記第1のレジストと
第2のレジストとの間に、上記第1および第2のレジス
トとは異なる溶媒系の分離層を介在させる半導体装置の
製造方法である。Furthermore, the invention according to claim 3 provides a method for manufacturing a semiconductor device, in which a separation layer of a solvent type different from that of the first and second resists is interposed between the first resist and the second resist. be.
請求項1記載の発明によれば、第1のレジストの表面に
、第2のレジストを均一な膜厚で被着することができる
ため、未露光部のレジスト表面の残膜厚を半導体ウェハ
の表面全体にわたって均一に増大させることができ、こ
れにより、レジストパターンの寸法精度を歩留り良く向
上させることができる。According to the invention described in claim 1, since the second resist can be deposited on the surface of the first resist with a uniform film thickness, the remaining film thickness on the resist surface in the unexposed area can be adjusted to the same thickness as that of the semiconductor wafer. It can be uniformly increased over the entire surface, and thereby the dimensional accuracy of the resist pattern can be improved with good yield.
また、上記第1のレジストの表面に溶解禁止剤を拡散さ
せる請求項2記載の発明によっても、第1のレジストの
表面に第2のレジストを均一な膜厚で形成することがで
きる。Further, also according to the second aspect of the invention, in which a dissolution inhibitor is diffused onto the surface of the first resist, the second resist can be formed with a uniform thickness on the surface of the first resist.
さらに、上記第1のレジストと第2のレジストとの間に
、上記第1および第2のレジストとは異なる溶媒系の分
離層を介在させる請求項3記載の発明によれば、第1の
レジスト中の溶媒による第2のレジストの表面の荒れや
、第1のレジストと第2のレジストとの部分的な混合を
防止することができるため、第1のレジストの表面に第
2のレジストを均一な膜厚で形成することができる。Furthermore, according to the invention according to claim 3, a separation layer of a solvent system different from that of the first and second resists is interposed between the first resist and the second resist. It is possible to prevent the surface of the second resist from becoming rough due to the solvent contained therein, or from partially mixing the first resist and the second resist. It can be formed with a film thickness of
〔実施例1〕
第1図(a)〜(6)は、本発明の一実施例である半導
体装置の製造方法を示す半導体ウェハの要部断面図、第
2図は、この実施例で用いるレジストの現像時間と残膜
厚との関係を示すグラフ図である。[Example 1] Figures 1(a) to (6) are sectional views of main parts of a semiconductor wafer showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and Figure 2 is a cross-sectional view of a main part of a semiconductor wafer used in this example. FIG. 2 is a graph diagram showing the relationship between resist development time and residual film thickness.
本実施例1によるレジストパターン形成工程を説明する
と、まず、第1図(a)に示すように、半導体ウェハ1
の表面に第1のレジスト2aを被着した後、所定の温度
でプリベークする。この半導体ウェハ1は、n形または
p形シリコン単結晶からなる半導体基板3の表面に形成
された、例えば5102膜4と、この5iOz膜4の表
面に被着された、例えばSi、N、膜5とで構成され、
上記第1のレジスト2aは、この513N4膜5の表面
に、例えばスピンナ(図示せず)を用いて均一に被着さ
れる。To explain the resist pattern forming process according to the first embodiment, first, as shown in FIG. 1(a), a semiconductor wafer 1 is
After depositing the first resist 2a on the surface, it is prebaked at a predetermined temperature. This semiconductor wafer 1 includes, for example, a 5102 film 4 formed on the surface of a semiconductor substrate 3 made of n-type or p-type silicon single crystal, and a film of, for example, Si, N, or Consisting of 5 and
The first resist 2a is uniformly deposited on the surface of the 513N4 film 5 using, for example, a spinner (not shown).
第1のレジスト2aは、例えばノボラック樹脂からなる
ベースレジンと、ナフトキノンジアジドからなる溶解禁
止剤と、有機溶剤とを混合してなるポジ形レジストであ
り、下地との接着性を改善するため、必要に応じてシラ
ンカップリング処理などが施されている。The first resist 2a is a positive resist made by mixing a base resin made of, for example, a novolac resin, a dissolution inhibitor made of naphthoquinone diazide, and an organic solvent. Depending on the situation, silane coupling treatment etc. are applied.
次に、第1図(b)に示すように、第1のレジスト2a
の表面に第2のレジス)2bを被着した後、所定の温度
でプリベークする。第2のレジスト2bは、前記第1の
レジスト2aと同じく、例えばノボラック樹問旨からな
るベースレジンと、ナフトキノンジアジドからなる溶解
禁止剤と、有機溶剤とを混合したポジ形レジストである
が、第1のレジス)2aよりも溶解禁止剤の含有量を多
くしである。第2のレジスト2bは、例えばスピンナを
用いて第1のレジス)2aの表面に均一に被着される。Next, as shown in FIG. 1(b), the first resist 2a is
After depositing the second resist (2b) on the surface, it is prebaked at a predetermined temperature. The second resist 2b, like the first resist 2a, is a positive resist made by mixing a base resin made of, for example, novolac resin, a dissolution inhibitor made of naphthoquinone diazide, and an organic solvent. 1) The content of the dissolution inhibitor was higher than that of 2a. The second resist 2b is uniformly deposited on the surface of the first resist 2a using, for example, a spinner.
次に、第1図(C)に示すように、例えば電子線Eを照
射して半導体ウェハ1の表面の所定領域のみを露光させ
る。すると、電子線Eによって露光された領域では、第
1のレジスト2aおよび第2のレジスト2b中の溶解禁
止剤の分解反応が生起する。Next, as shown in FIG. 1C, for example, an electron beam E is irradiated to expose only a predetermined region of the surface of the semiconductor wafer 1. Then, as shown in FIG. Then, in the area exposed to the electron beam E, a decomposition reaction of the dissolution inhibitor in the first resist 2a and the second resist 2b occurs.
次に、露光が完了した半導体ウェハ1を、例えばアルカ
リ水溶液からなる現像液に浸漬すると、露光部では、ま
ず、第2のレジス)2bが溶解し、次いで、その下層の
第1のレジス)2aが溶解する。その際、溶解禁止剤の
含有量が少ない第1のレジス1−2aは、溶解禁止剤の
含有量が多い第2のレジスト2bよりも速やかに溶解す
る。Next, when the exposed semiconductor wafer 1 is immersed in a developer made of, for example, an alkaline aqueous solution, the second resist (2b) is first dissolved in the exposed area, and then the first resist (2a) underlying it is dissolved. dissolves. At this time, the first resist 1-2a with a lower content of dissolution inhibitor dissolves more quickly than the second resist 2b with a higher content of dissolution inhibitor.
一方、未露光部の第2のレジスト2bは、ベースレジン
と溶解禁止剤とが高濃度で結合しているため、その溶解
速度は極めて遅い。そして、この第2のレジスト2bが
溶解した後、その下層の第1のレジスト2aが徐々に溶
解する。その際、溶解禁止剤の含有量が少ない第1のレ
ジス)2aは、溶解禁止剤の含有量が多い第2のレジス
ト2bよりも速やかに溶解するが、その溶解速度は、露
光部における第1のレジス)2aの溶解速度よりも遥か
に遅い。On the other hand, in the unexposed portion of the second resist 2b, the base resin and the dissolution inhibitor are combined at a high concentration, so that the dissolution rate thereof is extremely slow. After this second resist 2b is dissolved, the first resist 2a underlying it is gradually dissolved. At this time, the first resist (2a) with a lower content of dissolution inhibitor dissolves more quickly than the second resist (2b) with a higher content of dissolution inhibitor, but the dissolution rate is lower than that of the first resist (2a) in the exposed area. The dissolution rate is much slower than that of Regis) 2a.
すなわち、本実施例1によれば、第2図に示すように、
露光部でのレジス)2a、2bの溶解速度と、未露光部
でのレジス)2a、2bの溶解速度の差を増幅させるこ
とができるため、露光部ではレジス)2a、2bが完全
に溶解し、かつ、未露光部ではレジス)2aがある程度
残るような現像時間tを設定することにより、未露光部
のレジス)2aの残膜厚を増大させることができる。な
お、第2図において、l、は、第1のレジスト2aの膜
厚を、また、β2は、第2のレジスBbの膜厚をそれぞ
れ示している。That is, according to the first embodiment, as shown in FIG.
It is possible to amplify the difference between the dissolution rate of resists) 2a and 2b in the exposed area and the dissolution rate of resists) 2a and 2b in the unexposed area, so that resists) 2a and 2b are completely dissolved in the exposed area. By setting the development time t such that the resist 2a remains to some extent in the unexposed area, the remaining film thickness of the resist 2a in the unexposed area can be increased. In FIG. 2, l and β2 indicate the film thickness of the first resist 2a and the second resist Bb, respectively.
その結果、第1図(d)に示すように、特に回折や販社
の影響を受は易い未露光部の端部におけるしシスト2a
の膜減りを低減させることができるため、寸法精度の高
いレジストパターンを得ることができる。As a result, as shown in FIG. 1(d), cysts 2a are formed at the ends of the unexposed areas, which are particularly susceptible to the effects of diffraction and sales companies.
Since film loss can be reduced, a resist pattern with high dimensional accuracy can be obtained.
また、その際、第1のレジスト2aの表面に第2のレジ
スBbが均一な膜厚で被着されるため、未露光部のレジ
スト2aの表面の残膜厚を半導体ウェハlの表面全体に
わたって均一に増大させることができ、これにより、レ
ジストパターン形成工程の歩留りを向上させることがで
きる。In addition, since the second resist Bb is deposited with a uniform thickness on the surface of the first resist 2a at that time, the remaining film thickness on the surface of the resist 2a in the unexposed area is reduced over the entire surface of the semiconductor wafer l. This can be uniformly increased, thereby improving the yield of the resist pattern forming process.
なお、本実施例1では、溶解禁止剤含有量の少ない第1
のレジス)2aの表面に、溶解禁止剤含有量の多い第2
のレジス)2bを被着したが、溶解禁止剤含有量の少な
い第1のレジス)2aの表面に溶解禁止剤を拡散させる
ことによっても、第1のレジスト2aの表面に第2のレ
ジスト2bを均一な膜厚で形成することができる。In addition, in this Example 1, the first
2a with a high content of dissolution inhibitor.
However, the second resist 2b can be applied to the surface of the first resist 2a by diffusing the dissolution inhibitor onto the surface of the first resist 2a, which has a small content of dissolution inhibitor. It can be formed with a uniform thickness.
すなわち、例えば第1のレジスト2aを半導体ウェハ1
の表面に被着してプリベークした後、有機溶剤で希釈し
た溶解禁止剤を第1のレジスト2aの表面に塗布し、再
度プリベータを行うことにより、第1のレジス)2aの
表層に溶解禁止剤が含浸されるため、第1のレジス)2
aの表面に第2のレジスト2bが均一な膜厚で形成され
る。That is, for example, the first resist 2a is placed on the semiconductor wafer 1.
After applying the dissolution inhibitor diluted with an organic solvent to the surface of the first resist 2a and prebaking, the dissolution inhibitor is applied to the surface of the first resist 2a and prebaked again. is impregnated, so the first resist)2
A second resist 2b is formed with a uniform thickness on the surface of a.
〔実施例2〕
第3図は、本発明の他の実施例である半導体装置の製造
方法を示す半導体ウェハの要部断面図である。[Embodiment 2] FIG. 3 is a sectional view of a main part of a semiconductor wafer showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.
前記実施例1では、溶解禁止剤含有量の少ない第1のレ
ジス)2aの表面に、溶解禁止剤含有量の多い第2のレ
ジス)2bを被着したが、第1のレジスト2a中の有機
溶媒と第2のレジスト2b中の有機溶媒とは同一もしく
は類似の組成であるため、例えば第1のレジス)2aの
表面に被着した第2のレジスト2bをプリベークする際
、その温度条件によっては、第2のレジス)2b中の有
機溶媒によって第1のレジスト2aの表面が荒れたり、
第1のレジスト2aと第2のレジスト2bとが部分的な
混合したりすることによって、レジスト膜厚の均一性が
損なわれることもある。In Example 1, the second resist 2b having a high content of dissolution inhibitor was deposited on the surface of the first resist 2a having a low content of a dissolution inhibitor. Since the solvent and the organic solvent in the second resist 2b have the same or similar composition, for example, when prebaking the second resist 2b deposited on the surface of the first resist 2a, depending on the temperature conditions, , the surface of the first resist 2a may be roughened by the organic solvent in the second resist 2b,
Partial mixing of the first resist 2a and the second resist 2b may impair the uniformity of the resist film thickness.
そこで、本実施例2では、第3図に示すように、溶解禁
止剤含有型の少ない第1のレジス)2aと溶解禁止剤含
有量の多い第2のレジスト2bとの間に、第1のレジス
ト2aおよび第2のレジスト2bとは異なる溶媒系の分
離層6を介在させることによって、第1のレジスト2a
の表面の荒れや、第1のレジスト2aと第2のレジスト
2bとが部分的な混合に起因するレジスト膜厚の均一性
の低下を確実に防止している。Therefore, in the present Example 2, as shown in FIG. By interposing a separation layer 6 of a different solvent type from that of the resist 2a and the second resist 2b, the first resist 2a
This reliably prevents deterioration in the uniformity of the resist film thickness due to surface roughness and partial mixing of the first resist 2a and the second resist 2b.
第1のレジスト2aおよび第2のレジスト2bとは異な
る溶媒系の分離層6は、例えばポリビニルアルコールな
どの水溶性高分子で構成することができる。このような
水溶性高分子は、アルカリ水溶液などの現像液に速やか
に溶解するため、現像工程で第1のレジス)2aの溶解
が妨げられる虞れはない。The separation layer 6 of a solvent type different from that of the first resist 2a and the second resist 2b can be composed of, for example, a water-soluble polymer such as polyvinyl alcohol. Since such a water-soluble polymer is quickly dissolved in a developer such as an alkaline aqueous solution, there is no possibility that dissolution of the first resist 2a will be hindered in the development process.
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例1.2に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to Examples 1 and 2, and can be modified in various ways without departing from the gist thereof. It goes without saying that there is.
例えば、前記実施例1.2では、ノボラック樹脂系のレ
ジストを用いたが、これに限定されるものではなく、溶
解禁止剤を含有するレジスト一般に適用することができ
る。For example, in Example 1.2, a novolac resin-based resist was used, but the present invention is not limited to this, and can be applied to any resist containing a dissolution inhibitor.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、半導体ウェハの表面に所定のレジストパター
ンを形成する際、溶解禁止剤含有量の少ない第1のレジ
ストの表面に溶解禁止剤含有量の多い第2のレジストを
被着することにより、レジストパターンの寸法精度を歩
留り良く向上させることができる。That is, when forming a predetermined resist pattern on the surface of a semiconductor wafer, the resist pattern is formed by depositing a second resist containing a high dissolution inhibitor content on the surface of a first resist containing a low dissolution inhibitor content. The dimensional accuracy of can be improved with good yield.
また、上記第1のレジストの表面に溶解禁止剤を拡散さ
せることによって、第1のレジストの表面に第2のレジ
ストを形成することによっても、レジストパターンの寸
法精度を歩留り良く向上させることができる。Furthermore, the dimensional accuracy of the resist pattern can be improved with good yield by forming a second resist on the surface of the first resist by diffusing a dissolution inhibitor on the surface of the first resist. .
さらに、上記第1のレジストと第2のレジストとの間に
、上記第1および第2のレジストとは異なる溶媒系の分
離層を介在させることによっても、レジストパターンの
寸法精度を歩留り良く向上させることができる。Furthermore, the dimensional accuracy of the resist pattern can be improved with good yield by interposing a separation layer of a different solvent type than the first and second resists between the first resist and the second resist. be able to.
第1図(a)〜(d)は、本発明の一実施例である半導
体装置の製造方法を示す半導体ウェハの要部断面図、
第2図は、この実施例で用いるレジストの現像時間と残
膜厚との関係を示すグラフ図、第3図は、本発明の他の
実施例である半導体装置の製造方法を示す半導体ウェハ
の要部断面図、第4図は、従来の半導体装置の製造方法
におけるレジストの膜減りを模式的に示す半導体ウェハ
の要部断面図、
第5図は、従来の半導体装置の製造方法におけるレジス
トの現像時間と残膜厚との関係を示すグラフ図である。
l・・・半導体ウェハ 2a・・・第1のレジスト、2
b・・・第2のレジスト、3・・・半導体基板、
膜、6
・ ・ Si
・分離層、
膜、
5 ・ ・ ・ 5isN<
・レジスト。
第
図
6:分離層
第
図
第
図FIGS. 1(a) to (d) are cross-sectional views of main parts of a semiconductor wafer showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. FIG. 3 is a graph showing the relationship with the remaining film thickness. FIG. 3 is a cross-sectional view of a main part of a semiconductor wafer showing a method for manufacturing a semiconductor device according to another embodiment of the present invention. FIG. FIG. 5 is a cross-sectional view of a main part of a semiconductor wafer schematically showing resist film reduction in the manufacturing method. FIG. 5 is a graph diagram showing the relationship between resist development time and remaining film thickness in a conventional semiconductor device manufacturing method. . l...Semiconductor wafer 2a...First resist, 2
b...Second resist, 3...Semiconductor substrate, film, 6...Si separation layer, film, 5...5isN<-resist. Figure 6: Separation layer diagram
Claims (1)
ハの表面に所定のレジストパターンを形成する際、溶解
禁止剤含有量の少ない第1のレジストの表面に、溶解禁
止剤含有量の多い第2のレジストを被着することを特徴
とする半導体装置の製造方法。 2、前記第1のレジストの表面に溶解禁止剤を拡散させ
ることによって、前記第1のレジストの表面に前記第2
のレジストを形成することを特徴とする請求項1記載の
半導体装置の製造方法。 3、前記第1のレジストと第2のレジストとの間に、前
記第1および第2のレジストとは異なる溶媒系の分離層
を介在させることを特徴とする請求項1記載の半導体装
置の製造方法。[Claims] 1. When forming a predetermined resist pattern on the surface of a semiconductor wafer using a resist containing a dissolution inhibitor, the dissolution inhibitor is added to the surface of the first resist containing a small amount of the dissolution inhibitor. A method for manufacturing a semiconductor device, comprising depositing a second resist having a high content. 2. By diffusing a dissolution inhibitor onto the surface of the first resist, the second resist is applied to the surface of the first resist.
2. The method of manufacturing a semiconductor device according to claim 1, wherein a resist is formed. 3. Manufacturing the semiconductor device according to claim 1, wherein a separation layer of a solvent type different from that of the first and second resists is interposed between the first resist and the second resist. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238745A JPH0287146A (en) | 1988-09-26 | 1988-09-26 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238745A JPH0287146A (en) | 1988-09-26 | 1988-09-26 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287146A true JPH0287146A (en) | 1990-03-28 |
Family
ID=17034630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63238745A Pending JPH0287146A (en) | 1988-09-26 | 1988-09-26 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287146A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067630A (en) * | 2005-08-30 | 2007-03-15 | Ancl Inc | Data transmission system using network and its method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120826A (en) * | 1974-03-05 | 1975-09-22 | ||
| JPS51148367A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Layer construction radiant ray resist |
| JPS58205154A (en) * | 1982-05-25 | 1983-11-30 | Fuji Photo Film Co Ltd | Photosensitive lithographic printing plate |
| JPS63202026A (en) * | 1987-02-17 | 1988-08-22 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH0237352A (en) * | 1988-07-27 | 1990-02-07 | Mitsubishi Electric Corp | Pattern forming method |
| JPH0248663A (en) * | 1988-08-10 | 1990-02-19 | Nec Corp | Light exposure method |
-
1988
- 1988-09-26 JP JP63238745A patent/JPH0287146A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120826A (en) * | 1974-03-05 | 1975-09-22 | ||
| JPS51148367A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Layer construction radiant ray resist |
| JPS58205154A (en) * | 1982-05-25 | 1983-11-30 | Fuji Photo Film Co Ltd | Photosensitive lithographic printing plate |
| JPS63202026A (en) * | 1987-02-17 | 1988-08-22 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH0237352A (en) * | 1988-07-27 | 1990-02-07 | Mitsubishi Electric Corp | Pattern forming method |
| JPH0248663A (en) * | 1988-08-10 | 1990-02-19 | Nec Corp | Light exposure method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067630A (en) * | 2005-08-30 | 2007-03-15 | Ancl Inc | Data transmission system using network and its method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
| US6379869B1 (en) | Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning | |
| CN1068442C (en) | Method for forming a pattern by silylation | |
| US20100181656A1 (en) | Methods of eliminating pattern collapse on photoresist patterns | |
| KR101438384B1 (en) | Composition for forming silicon-containing fine pattern and method for forming fine pattern using the same | |
| US3971860A (en) | Method for making device for high resolution electron beam fabrication | |
| JPH0620062B2 (en) | Method for manufacturing semiconductor device | |
| US4061799A (en) | Method of patterning styrene diene block copolymer electron beam resists | |
| US5296333A (en) | Photoresist adhesion promoter | |
| US20010041456A1 (en) | Semiconductor device production method | |
| JPH0287146A (en) | Manufacturing method of semiconductor device | |
| JP2616091B2 (en) | Method for manufacturing semiconductor device | |
| US4461825A (en) | Method for forming resist pattern | |
| JPH08272107A (en) | Method of forming resist pattern | |
| US20040152329A1 (en) | Method for manufacturing semiconductor electronic devices | |
| EP0318956A3 (en) | Positive-working photoresist compositions and use thereof for forming positive-tone relief images | |
| JPH06110214A (en) | Method of forming resist pattern | |
| KR20040048811A (en) | Method to Enhance Resolution of a Chemically Amplified Photoresist | |
| JPS5580323A (en) | Pattern forming method for photoresist-film | |
| JP3036500B2 (en) | Photoresist pattern forming method and semiconductor substrate | |
| JPH0263114A (en) | Manufacture of semiconductor device | |
| KR100309089B1 (en) | Method of forming fine pattern of semiconductor device | |
| JP2856593B2 (en) | Method of forming resist pattern | |
| JPH09115899A (en) | Method of forming protective film | |
| JP2525891B2 (en) | Method of developing positive type electron beam resist |