JPH0287372A - デイジタル再生装置 - Google Patents
デイジタル再生装置Info
- Publication number
- JPH0287372A JPH0287372A JP1154901A JP15490189A JPH0287372A JP H0287372 A JPH0287372 A JP H0287372A JP 1154901 A JP1154901 A JP 1154901A JP 15490189 A JP15490189 A JP 15490189A JP H0287372 A JPH0287372 A JP H0287372A
- Authority
- JP
- Japan
- Prior art keywords
- code
- tracks
- correction code
- circuit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマルチトラックのディジタル再生装置、特に
ある同期マークから次の同期マークまでの２値データの
集合（以下、フレームと称する）を等分割した部分集合
を１つの単位とし、これらの単位に属する複数ビットか
らなるデータ単位（以下、シンボルと称する）を適当に
組み合わせて誤り訂正符号を生成することにより、符号
化の効率を高めである１つのハミング最小距離を持つ訂
正符号を冗長度を小さく実現することができるデータの
再生装置に関するものである。
ある同期マークから次の同期マークまでの２値データの
集合（以下、フレームと称する）を等分割した部分集合
を１つの単位とし、これらの単位に属する複数ビットか
らなるデータ単位（以下、シンボルと称する）を適当に
組み合わせて誤り訂正符号を生成することにより、符号
化の効率を高めである１つのハミング最小距離を持つ訂
正符号を冗長度を小さく実現することができるデータの
再生装置に関するものである。
第７図は従来の情報トラック数が４のマルチトラックデ
ィジタル記録・再生装置のデータフォーマットの一例を
示し、図において５ＹＮＣはＳビットの同期符号、ａ工
〜ａ□６はＮビットの情報シンボル、ＣＲＣはＣビット
の誤り検出符号（例えば巡回符号のようなもの）、Ｔ１
〜Ｔ６はトラックを表わす。第７図では、１フレーム内
に情報データは４シンボル含まれるので、フレーム長Ｌ
＝４Ｎ＋Ｓ＋Ｃとなる。また情報を分配するトラック数
を４としており、これらからハミング最小距離３の訂正
符号Ｐ１〜Ｐ４、Ｑ□〜Ｑ、を生成する。
ィジタル記録・再生装置のデータフォーマットの一例を
示し、図において５ＹＮＣはＳビットの同期符号、ａ工
〜ａ□６はＮビットの情報シンボル、ＣＲＣはＣビット
の誤り検出符号（例えば巡回符号のようなもの）、Ｔ１
〜Ｔ６はトラックを表わす。第７図では、１フレーム内
に情報データは４シンボル含まれるので、フレーム長Ｌ
＝４Ｎ＋Ｓ＋Ｃとなる。また情報を分配するトラック数
を４としており、これらからハミング最小距離３の訂正
符号Ｐ１〜Ｐ４、Ｑ□〜Ｑ、を生成する。
Ｐｉ、Ｑｉの生成の仕方は符号理論的に公知となってい
るが、例えば次のようにして生成される。
るが、例えば次のようにして生成される。
（ｉ＝１．２．３）
ここでα、（ｉ ＝１．２．３．４）はＧＦ（２Ｎ）の
ガロア体の元である。
ガロア体の元である。
第８図は第７図のデータフォーマットを実現する符号化
装置を示すブロック図であり、図において、（１）は１
チャンネルのディジタル信号の入力端子、（２）はトラ
ック分配回路、（３月よ訂正符号付加回路、（４）は５
ＹＮＣ，ＣＲＣ付加回路、（５）は出力端子、（６）は
システム全体の制御回路である。
装置を示すブロック図であり、図において、（１）は１
チャンネルのディジタル信号の入力端子、（２）はトラ
ック分配回路、（３月よ訂正符号付加回路、（４）は５
ＹＮＣ，ＣＲＣ付加回路、（５）は出力端子、（６）は
システム全体の制御回路である。
各部の構成は公知であるので、詳細な説明は省略する。
上記のように構成された符号化装置において、入力端子
（１）に入力されたディジタル信号をトラック分配回路
（２）で４つのトラックＴ工〜Ｔ、に分配する。これは
ディジタルメモリを用いて容易に行うことができる。次
にこれらの分配されたディジタル信号は訂正符号付加回
路（３）で訂正符号をトラックＴ９、Ｔ６に付加されて
、その分だけ余分の冗長成分が付与された結果、６トラ
ツク分のデータとなって次段に送られる。５ＹＮＣ，Ｃ
ＲＣ付加回路（４）ではこの６トラツク分の信号からな
る同期符号５ＹＮＣおよび誤り検出符号ＣＲＣを付加し
て、出力端子（５）に送り、各トラックＴ、〜Ｔ６に記
録される。
（１）に入力されたディジタル信号をトラック分配回路
（２）で４つのトラックＴ工〜Ｔ、に分配する。これは
ディジタルメモリを用いて容易に行うことができる。次
にこれらの分配されたディジタル信号は訂正符号付加回
路（３）で訂正符号をトラックＴ９、Ｔ６に付加されて
、その分だけ余分の冗長成分が付与された結果、６トラ
ツク分のデータとなって次段に送られる。５ＹＮＣ，Ｃ
ＲＣ付加回路（４）ではこの６トラツク分の信号からな
る同期符号５ＹＮＣおよび誤り検出符号ＣＲＣを付加し
て、出力端子（５）に送り、各トラックＴ、〜Ｔ６に記
録される。
上記の例では、情報のトラック数４．１フレーム内のシ
ンボル数４、訂正符号のハミング最小距離３の場合につ
いて説明したが、これを一般化し。
ンボル数４、訂正符号のハミング最小距離３の場合につ
いて説明したが、これを一般化し。
情報トラック数がｍで、ハミング最小距１ｉｎ＋１の訂
正符号を付加する場合の従来のデータフォーマットを第
９図に示す。第９図において、各符号は第７図と同一ま
たは相当部分を示す。Ｔ、〜Ｔ、Ｂは情報シンボル用の
トラック、Ｔ、、ｌ＋□〜Ｔ１１＋。は訂正符号用のト
ラックであって、訂正符号用の１〜ラツクはｎ個となっ
ている。第９図では、訂正符号の生成は一般に ＰｋＪ：ｆｋ（ａｌｊ−ａ２ｊ°°′ａｍｊ）（ｋ＝１
．２−ｎ、 ｊ ＝１．２−ｎｊ）と表現でき、ｆｋの
選び方は公知である。また第９図のデータフォーマット
を実現する符号化装置は、トラック数が第８図の拡張と
なっているだけであるので図示を省略する。
正符号を付加する場合の従来のデータフォーマットを第
９図に示す。第９図において、各符号は第７図と同一ま
たは相当部分を示す。Ｔ、〜Ｔ、Ｂは情報シンボル用の
トラック、Ｔ、、ｌ＋□〜Ｔ１１＋。は訂正符号用のト
ラックであって、訂正符号用の１〜ラツクはｎ個となっ
ている。第９図では、訂正符号の生成は一般に ＰｋＪ：ｆｋ（ａｌｊ−ａ２ｊ°°′ａｍｊ）（ｋ＝１
．２−ｎ、 ｊ ＝１．２−ｎｊ）と表現でき、ｆｋの
選び方は公知である。また第９図のデータフォーマット
を実現する符号化装置は、トラック数が第８図の拡張と
なっているだけであるので図示を省略する。
上記のように、従来のディジタル記録・再生装置は、フ
レーム全体に対して検出符号を付け、訂正符号を生成す
るようにしているので、冗長度が高く、訂正符号を記録
するトラック数が多くなる欠点があった。
レーム全体に対して検出符号を付け、訂正符号を生成す
るようにしているので、冗長度が高く、訂正符号を記録
するトラック数が多くなる欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、単一または複数のチャンネルの２
値信号を複数のトラックに分配する手段と、各トラック
ごとに一定長の符号の集合を単位とするフレームを設け
、そのフレームの区切を示す同期符号を挿入する手段と
、縦方向は上記複数のトラック、横方向はフレーム長で
制限される矩形の中に含まれる符号の全体からなるブロ
ックを等分割してできる符号の集合からなる複数個のサ
ブブロックの対応する符号成分を組み合わせて訂正符号
を付加する手段と、この訂正符号を情報符号とは別のト
ラックに格納する手段と、上記サブブロックの上記ブロ
ックにおける相対的な順序１位置に対応した遅延を施す
手段と、各フレームの誤りを検出または訂正する符号を
付加する手段とを備えたディジタル記録装置により符号
化されて記録された２値信号に対応する再生２値信号を
入力する手段、この再生２値信号から同期符号を分離し
、上記符号化回路で付加された誤り検出または訂正符号
によりフレーム単位の誤りを検出または訂正する手段、
この符号化回路で施されたサブブロックに対する遅延と
相殺する遅延をサブブロックに対して行う手段、上記符
号化回路において付与された訂正符号と上記誤り検出ま
たは訂正符号とにより伝送路上での符号誤りを訂正する
手段、ならびに複数のトラックの２値信号を１チャンネ
ルまたは複数チャンネルの信号に統合する手段を設ける
ことにより、符号化の効率を高めて、冗長度を小さくす
ることができるディジタル再生装置を提供することを目
的としている。
めになされたもので、単一または複数のチャンネルの２
値信号を複数のトラックに分配する手段と、各トラック
ごとに一定長の符号の集合を単位とするフレームを設け
、そのフレームの区切を示す同期符号を挿入する手段と
、縦方向は上記複数のトラック、横方向はフレーム長で
制限される矩形の中に含まれる符号の全体からなるブロ
ックを等分割してできる符号の集合からなる複数個のサ
ブブロックの対応する符号成分を組み合わせて訂正符号
を付加する手段と、この訂正符号を情報符号とは別のト
ラックに格納する手段と、上記サブブロックの上記ブロ
ックにおける相対的な順序１位置に対応した遅延を施す
手段と、各フレームの誤りを検出または訂正する符号を
付加する手段とを備えたディジタル記録装置により符号
化されて記録された２値信号に対応する再生２値信号を
入力する手段、この再生２値信号から同期符号を分離し
、上記符号化回路で付加された誤り検出または訂正符号
によりフレーム単位の誤りを検出または訂正する手段、
この符号化回路で施されたサブブロックに対する遅延と
相殺する遅延をサブブロックに対して行う手段、上記符
号化回路において付与された訂正符号と上記誤り検出ま
たは訂正符号とにより伝送路上での符号誤りを訂正する
手段、ならびに複数のトラックの２値信号を１チャンネ
ルまたは複数チャンネルの信号に統合する手段を設ける
ことにより、符号化の効率を高めて、冗長度を小さくす
ることができるディジタル再生装置を提供することを目
的としている。
第１図はこの発明の一実施例による第７図に対応する情
報トラック数が４のデータフォーマットを示し１図にお
いて、Ｓ、Ｎ、Ｌ、ＣおよびＴ１〜Ｔ、は第７図と同一
または相当部分を示す。
報トラック数が４のデータフォーマットを示し１図にお
いて、Ｓ、Ｎ、Ｌ、ＣおよびＴ１〜Ｔ、は第７図と同一
または相当部分を示す。
ａ□、ａ２・・・ａ′□はフレームの前半分に含まれる
情報シンボル、ａ 、、 ａ 、。・・・ａ ＩＧ は
フレームの後半分に含まれる情報シンボルであり、これ
らはそれぞれ、フレーム全体からなる情報シンボルを１
つのブロックとした場合、等分割されたサブブロックを
構成している。
情報シンボル、ａ 、、 ａ 、。・・・ａ ＩＧ は
フレームの後半分に含まれる情報シンボルであり、これ
らはそれぞれ、フレーム全体からなる情報シンボルを１
つのブロックとした場合、等分割されたサブブロックを
構成している。
このように等分割された各サブブロックの対応する情報
シンボルを組み合わせて、ハミング最小距離３の訂正符
号Ｐ′□、Ｐ′２、Ｑ′０、Ｑ ／２が生成され、これ
らは１つのトラックＴ、に格納される。
シンボルを組み合わせて、ハミング最小距離３の訂正符
号Ｐ′□、Ｐ′２、Ｑ′０、Ｑ ／２が生成され、これ
らは１つのトラックＴ、に格納される。
そして上記訂正符号の付加後、後半のサブブロックには
ＪＬ（ただし、Ｊは自然数、Ｌはフレーム長）分の遅延
が施される。」二足訂正符号Ｐ０、Ｑ□は次のようにし
て生成される。
ＪＬ（ただし、Ｊは自然数、Ｌはフレーム長）分の遅延
が施される。」二足訂正符号Ｐ０、Ｑ□は次のようにし
て生成される。
十ａ’１□α７＋ａ’、２（ｔＢ”Ｑ’ｘ」
ここでα、〜α６は０Ｆ（２Ｎ）なるガロア体の元であ
る。
る。
第２図は第１図のデータフォーマットを実現する符号化
装置を示すブロック図であり１図において、（７）はト
ラック分配回路、（８）は訂正符号付加回路、（９）は
インタリーブ回路、（１０）は５ＹＮＣ１ＣＲＣ付加回
路、（１１）は出力端子、（１２）は制御回路である。
装置を示すブロック図であり１図において、（７）はト
ラック分配回路、（８）は訂正符号付加回路、（９）は
インタリーブ回路、（１０）は５ＹＮＣ１ＣＲＣ付加回
路、（１１）は出力端子、（１２）は制御回路である。
上記のように構成された符号化装置においては、入力端
子（１）に入力されたディジタル信号をトラック分配回
路（７）で４つのトラックＴ工〜Ｔ４に分配する。次に
訂正符号付加回路（８）ではトラック分配回路（７）の
出力から訂正符号を生成して、上記分配されたディジタ
ル信号ごとに１つのトラックＴ５に付加し、５トラツク
分のデータとなって次段へ送られる。次のインタリーブ
回路（９）では、後半のサブブロックに対してＪＬフレ
ームの遅延によるデータのインタリーブをかけ、このイ
ンタリーブ回路（９）の出力（５トラツク分）のデータ
に、５ＹＮＣ，ＣＲＣ付加回路（１０）において同期符
号５ＹＮＣおよび検出符号ＣＲＣを付加し、これを出力
端子（１１）から出力する。ここで出力される信号は各
トラックＴ□〜Ｔ５に記録される。
子（１）に入力されたディジタル信号をトラック分配回
路（７）で４つのトラックＴ工〜Ｔ４に分配する。次に
訂正符号付加回路（８）ではトラック分配回路（７）の
出力から訂正符号を生成して、上記分配されたディジタ
ル信号ごとに１つのトラックＴ５に付加し、５トラツク
分のデータとなって次段へ送られる。次のインタリーブ
回路（９）では、後半のサブブロックに対してＪＬフレ
ームの遅延によるデータのインタリーブをかけ、このイ
ンタリーブ回路（９）の出力（５トラツク分）のデータ
に、５ＹＮＣ，ＣＲＣ付加回路（１０）において同期符
号５ＹＮＣおよび検出符号ＣＲＣを付加し、これを出力
端子（１１）から出力する。ここで出力される信号は各
トラックＴ□〜Ｔ５に記録される。
上記のように構成することにより、第７図および第８図
の場合と比べて、訂正能力的には同一の最小ハミング距
離（＝３）を持っているｔこもかかわらず、訂正符号Ｐ
ｉ、Ｑｊを記録する１−ラックは１トラツクのみですみ
、第７図の２トラツクに比べて符号化の効率が高まり、
冗長度がより小さくて同能力の訂正が行えるというメリ
ットがある。このように冗長度が小さくできるというこ
とはディジタル磁気記録・再生装置などにおいては同一
テープ幅でのトラック数が減らせることを意味し。
の場合と比べて、訂正能力的には同一の最小ハミング距
離（＝３）を持っているｔこもかかわらず、訂正符号Ｐ
ｉ、Ｑｊを記録する１−ラックは１トラツクのみですみ
、第７図の２トラツクに比べて符号化の効率が高まり、
冗長度がより小さくて同能力の訂正が行えるというメリ
ットがある。このように冗長度が小さくできるというこ
とはディジタル磁気記録・再生装置などにおいては同一
テープ幅でのトラック数が減らせることを意味し。
その結果テープの走行系の制御が容易になる。
以上の実施例では情報の１−ラック数を４．１フレーム
内のシンボル数を４．フレームの分割数を２、訂正符号
のハミング最小距離を３として説明したが、これを一般
化することも可能であり１次にこれについて説明する。
内のシンボル数を４．フレームの分割数を２、訂正符号
のハミング最小距離を３として説明したが、これを一般
化することも可能であり１次にこれについて説明する。
第３図は第９図に対応する情報トラック数がｍで、ハミ
ング最小距離ｎ＋１の訂正符号を付加する場合の本発明
の他の実施例によるインタリーブ前のデータフォーマッ
ト、第４図はこのデータフォーマットを実現する符号化
装置を示すブロック図、第５図は第３図のインタリーブ
後のデータフォーマツ１−であり、各符号は前記と同一
または相当部分を示す。Ｂ１、Ｂ２・・はサブブロック
であり、ｎ等分されていることを示す。
ング最小距離ｎ＋１の訂正符号を付加する場合の本発明
の他の実施例によるインタリーブ前のデータフォーマッ
ト、第４図はこのデータフォーマットを実現する符号化
装置を示すブロック図、第５図は第３図のインタリーブ
後のデータフォーマツ１−であり、各符号は前記と同一
または相当部分を示す。Ｂ１、Ｂ２・・はサブブロック
であり、ｎ等分されていることを示す。
このようにｎ等分されたサブブロックの対応する情報シ
ンボルを組み合わせて、ハミング最小距離ｎ＋１の訂正
符号が生成され、これらは１つのトラック Ｔ ｆｆ１
．、に格納される。そして上記訂正符号の付加後、第２
段以降のサブブロックは、全体のブロックにおける相対
的な順序、位置に対応した遅延を施される。ここでは、
次のようにして訂正符号が生成される。
ンボルを組み合わせて、ハミング最小距離ｎ＋１の訂正
符号が生成され、これらは１つのトラック Ｔ ｆｆ１
．、に格納される。そして上記訂正符号の付加後、第２
段以降のサブブロックは、全体のブロックにおける相対
的な順序、位置に対応した遅延を施される。ここでは、
次のようにして訂正符号が生成される。
”ｋｊ”ｆｋ（”］ｊ、 ”Ｍｊ ”’ ”ｍｊ ”’
”Ｉ、 ｉ＋ｊ＋ ”２． ｉ＋ｊ軸、 （ｎ−１）
ｉ＋ｊ ） （ｋ＝１．２−ｎ、ｊ＝１．２− ｉ ）第４図におい
て、（１３）はトラック分配回路、（１４）は訂正符号
付加回路、（Ｉ５）はインタリーブ回路、 （１６）は
５ＹＮＣ，ＣＲＣ付加回路、（１７）はｍ＋１トラツク
の信号が出力される出力端子。
”Ｉ、 ｉ＋ｊ＋ ”２． ｉ＋ｊ軸、 （ｎ−１）
ｉ＋ｊ ） （ｋ＝１．２−ｎ、ｊ＝１．２− ｉ ）第４図におい
て、（１３）はトラック分配回路、（１４）は訂正符号
付加回路、（Ｉ５）はインタリーブ回路、 （１６）は
５ＹＮＣ，ＣＲＣ付加回路、（１７）はｍ＋１トラツク
の信号が出力される出力端子。
（１８）は制御回路である。
上記のように構成された符号化装置においては、入力端
子（１）に入力された１チャンネルのディジタル信号は
トラック分配回路（１３）でｍ個のトラックＴ１〜Ｔ、
に分配され、訂正符号付加回路（１４）でｎ種類の訂正
符号を別の１つのトラックＴｆｆｌ＋□に付加される。
子（１）に入力された１チャンネルのディジタル信号は
トラック分配回路（１３）でｍ個のトラックＴ１〜Ｔ、
に分配され、訂正符号付加回路（１４）でｎ種類の訂正
符号を別の１つのトラックＴｆｆｌ＋□に付加される。
第３図の状態は、この訂正符号付加回路（１４）の出力
である。ここでブロックとサブブロックについて説明す
ると、ブロックはｍ＋１トラツク×１フレームの中に含
まれるデータの全体をさし、サブブロックはフレーム方
向にブロックをｎ等分したものである。第３図に示すよ
うに、サブブロックをＢいＢ２・・Ｂｎとすると、第４
図の訂正符号付加回路（１４）の出力に対して、インタ
リーブ回路（１５）において各サブブロック別に。
である。ここでブロックとサブブロックについて説明す
ると、ブロックはｍ＋１トラツク×１フレームの中に含
まれるデータの全体をさし、サブブロックはフレーム方
向にブロックをｎ等分したものである。第３図に示すよ
うに、サブブロックをＢいＢ２・・Ｂｎとすると、第４
図の訂正符号付加回路（１４）の出力に対して、インタ
リーブ回路（１５）において各サブブロック別に。
Ｂｊに対してＪｊＬ（ｊ＝１．２− ｎ ）の遅延を施
してインタリーブする。このインタリーブ回路（１５）
の出力は第５図に示されている（ただしＪ １Ｌ二〇）
。
してインタリーブする。このインタリーブ回路（１５）
の出力は第５図に示されている（ただしＪ １Ｌ二〇）
。
このようなインタリーブ回路（１５）の出力は５ＹＮＣ
，ＣＲＣ付加回路（１６）で同期符号５ＹＮＣおよび検
出符号ＣＲＣを付加され、ｍ＋１個の１〜ラックＴ、〜
Ｔ Ｉ１１＋１に記録される。
，ＣＲＣ付加回路（１６）で同期符号５ＹＮＣおよび検
出符号ＣＲＣを付加され、ｍ＋１個の１〜ラックＴ、〜
Ｔ Ｉ１１＋１に記録される。
このように、訂正符号用としてｎ個のトラックを必要と
する場合に、ｎ個のサブブロックを形成してインタリー
ブを施し、訂正符号を生成すると、１つの訂正シンボル
を生成するのに必要なシンボルの数はｌ ／ ｎとなり
、従って冗長トラック数も１ ／ ｎすなわち１個とな
る。このように、従来例に比／＼て本発明による方がト
ラック数が減少して、冗長度はｍ＋１に減少しており、
同じ線方向の記ｍ＋ｎ 記録密度と同一幅の記録媒体（例えば磁気テープ１］ｉ
）に対してトラックピンチを大きくすることができ、記
録媒体と、記録・再生素子との機構的ＩＩＩ約を緩和で
きるというメリットがある。
する場合に、ｎ個のサブブロックを形成してインタリー
ブを施し、訂正符号を生成すると、１つの訂正シンボル
を生成するのに必要なシンボルの数はｌ ／ ｎとなり
、従って冗長トラック数も１ ／ ｎすなわち１個とな
る。このように、従来例に比／＼て本発明による方がト
ラック数が減少して、冗長度はｍ＋１に減少しており、
同じ線方向の記ｍ＋ｎ 記録密度と同一幅の記録媒体（例えば磁気テープ１］ｉ
）に対してトラックピンチを大きくすることができ、記
録媒体と、記録・再生素子との機構的ＩＩＩ約を緩和で
きるというメリットがある。
以上は記録側の符号化装置の説明であるが、再生側の復
号装置はこれと全く逆の構成および操作にすれば良い。
号装置はこれと全く逆の構成および操作にすれば良い。
第６図は第４図に対応する復号装置を示すブロック図で
あり、図において、（１９）は入力端子、（２ｏ）は５
ＹＮＣ分離、ＣＲＣ検出回路、（２Ｉ）はデインタリー
ブ回路、（２２）は訂正処理回路、（２３）はトラック
統合回路、（２４）は出力端子、（２５）は制御回路で
あり、第４図と逆の構成となっている。
あり、図において、（１９）は入力端子、（２ｏ）は５
ＹＮＣ分離、ＣＲＣ検出回路、（２Ｉ）はデインタリー
ブ回路、（２２）は訂正処理回路、（２３）はトラック
統合回路、（２４）は出力端子、（２５）は制御回路で
あり、第４図と逆の構成となっている。
上記のように構成された復号装置においては、再生され
たｍ＋１個のトラックＴ１〜Ｔ、、、＋、の再生信号は
入力端子（１９）に入り、５ＹＮＣ分離、ＣＲＣ検出回
路（２０）において同期符号５ＹＮＣを分離して、検出
符号ＣＲＣで誤りを検出し、デインタリーブ回路（２１
）において、第４図のインタリーブ回路（１５）で施し
た遅延と全く相補的な遅延を施すことにより、サブブロ
ック別工、Ｂ２−・・Ｂｎ を１つのブロックにまとめ
る。そして訂正処理回路（２２）において、５ＹＮＣ分
離、ＣＲＣ検出回路（２０）で検出された誤り検出情報
と、付加された訂正符号により伝送路上で生じた符号の
誤りを訂正し、最後にトラック統合回路（２３）でこれ
らの多トランクの信号を１つに統合して、出力端子（２
４）に再生された１チャンネルのディジタル信号を送出
する。
たｍ＋１個のトラックＴ１〜Ｔ、、、＋、の再生信号は
入力端子（１９）に入り、５ＹＮＣ分離、ＣＲＣ検出回
路（２０）において同期符号５ＹＮＣを分離して、検出
符号ＣＲＣで誤りを検出し、デインタリーブ回路（２１
）において、第４図のインタリーブ回路（１５）で施し
た遅延と全く相補的な遅延を施すことにより、サブブロ
ック別工、Ｂ２−・・Ｂｎ を１つのブロックにまとめ
る。そして訂正処理回路（２２）において、５ＹＮＣ分
離、ＣＲＣ検出回路（２０）で検出された誤り検出情報
と、付加された訂正符号により伝送路上で生じた符号の
誤りを訂正し、最後にトラック統合回路（２３）でこれ
らの多トランクの信号を１つに統合して、出力端子（２
４）に再生された１チャンネルのディジタル信号を送出
する。
なお、上記説明において、訂正符号のハミング最小距離
は任意に選択可能である。また訂正符号を格納するトラ
ックは１個でなくてもよい。さらにブロックの分割数は
ハミング最小距離および訂正符号用のトラック数等によ
り、任意に選択可能である。
は任意に選択可能である。また訂正符号を格納するトラ
ックは１個でなくてもよい。さらにブロックの分割数は
ハミング最小距離および訂正符号用のトラック数等によ
り、任意に選択可能である。
以上述べてきたように、本発明によれば、情報データの
ブロックを複数のサブブロックに分割してインタリーブ
を施し、サブブロックの対応する符号成分を組み合わせ
て訂正符号を生成するように構成したので、符号化の効
率を高めて、冗長度を小さくすることができ、このため
マルチトラックのディジタル再生において、同一のハミ
ング最小距離の訂正符号を用いる場合に、本発明の方が
従来のものよりトラック密度が少なくてすみ、記録媒体
と記録素子の機構的制約が少なくなるという効果がある
。
ブロックを複数のサブブロックに分割してインタリーブ
を施し、サブブロックの対応する符号成分を組み合わせ
て訂正符号を生成するように構成したので、符号化の効
率を高めて、冗長度を小さくすることができ、このため
マルチトラックのディジタル再生において、同一のハミ
ング最小距離の訂正符号を用いる場合に、本発明の方が
従来のものよりトラック密度が少なくてすみ、記録媒体
と記録素子の機構的制約が少なくなるという効果がある
。
第１図は本発明の一実施例による第７図に対ノ、δする
データフォーマット図、第２図は本発明の一実施例によ
る符号化装置を示すブロック図、第３図ないし第５図は
本発明の他の実施例を示し、第３図はインタリーブ前の
データフォーマット図、第４図は符号化装置のブロック
図、第５図はインタリーブ後のデータフォーマット図、
第６図は本発明の一実施例による復号装置を示すブロッ
ク図、第７図は情報トラック数が４の場合の従来のデー
タフォーマット図、第８図は従来の符号化装置を示すブ
ロック図、第９図は情報トラック数がｍの場合の従来の
データフォーマツ１へ図である。 各図中、同一符号は同一または相当部分を示し、（１）
、（１９）は入力端子、（２）、（７）、（１３）はト
ラック分配回路、（３）、（８）、（１４）は訂正符号
付加回路、（４）、（１０）、（１６）は５ＹＮＣ，Ｃ
ＲＣ付加回路、（５）、（１１）、 （１７）、（２４
）は出力端子、（６）、（１２）、（１８）、（２５）
は制御回路、（９）、（１５）はインタリーブ回路、（
２０）は５ＹＮＣ分離、ＣＲＣ検出回路、（２１）はデ
インタリーブ回路、（２２）は訂正処理回路。 （２３）はトラック統合回路である。 第６図
データフォーマット図、第２図は本発明の一実施例によ
る符号化装置を示すブロック図、第３図ないし第５図は
本発明の他の実施例を示し、第３図はインタリーブ前の
データフォーマット図、第４図は符号化装置のブロック
図、第５図はインタリーブ後のデータフォーマット図、
第６図は本発明の一実施例による復号装置を示すブロッ
ク図、第７図は情報トラック数が４の場合の従来のデー
タフォーマット図、第８図は従来の符号化装置を示すブ
ロック図、第９図は情報トラック数がｍの場合の従来の
データフォーマツ１へ図である。 各図中、同一符号は同一または相当部分を示し、（１）
、（１９）は入力端子、（２）、（７）、（１３）はト
ラック分配回路、（３）、（８）、（１４）は訂正符号
付加回路、（４）、（１０）、（１６）は５ＹＮＣ，Ｃ
ＲＣ付加回路、（５）、（１１）、 （１７）、（２４
）は出力端子、（６）、（１２）、（１８）、（２５）
は制御回路、（９）、（１５）はインタリーブ回路、（
２０）は５ＹＮＣ分離、ＣＲＣ検出回路、（２１）はデ
インタリーブ回路、（２２）は訂正処理回路。 （２３）はトラック統合回路である。 第６図
Claims (1)
- （１）単一または複数のチャンネルの２値信号を複数の
トラックに分配する手段と、各トラックごとに一定長の
符号の集合を単位とするフレームを設け、そのフレーム
の区切を示す同期符号を挿入する手段と、縦方向は上記
複数のトラック、横方向はフレーム長で制限される矩形
の中に含まれる符号の全体からなるブロックを等分割し
てできる符号の集合からなる複数個のサブブロックの対
応する符号成分を組み合わせて訂正符号を付加する手段
と、この訂正符号を情報符号とは別のトラックに格納す
る手段と、上記サブブロックの上記ブロックにおける相
対的な順序、位置に対応した遅延を施す手段と、各フレ
ームの誤りを検出または訂正する符号を付加する手段と
を備えたディジタル記録装置により符号化されて記録さ
れた２値信号に対応する再生２値信号を入力する手段、
この再生２値信号から同期符号を分離し、上記符号化回
路で付加された誤り検出または訂正符号によりフレーム
単位の誤りを検出または訂正する手段、この符号化回路
で施されたサブブロックに対する遅延と相殺する遅延を
サブブロックに対して行う手段、上記符号化回路におい
て付与された訂正符号と上記誤り検出または訂正符号と
により伝送路上での符号誤りを訂正する手段、ならびに
複数のトラックの２値信号を１チャンネルまたは複数チ
ャンネルの信号に統合する手段を備えたことを特徴とす
るディジタル再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154901A JPH0646490B2 (ja) | 1989-06-15 | 1989-06-15 | デイジタル再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154901A JPH0646490B2 (ja) | 1989-06-15 | 1989-06-15 | デイジタル再生装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109556A Division JPS592214A (ja) | 1982-06-25 | 1982-06-25 | デイジタル記録・再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287372A true JPH0287372A (ja) | 1990-03-28 |
| JPH0646490B2 JPH0646490B2 (ja) | 1994-06-15 |
Family
ID=15594440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154901A Expired - Lifetime JPH0646490B2 (ja) | 1989-06-15 | 1989-06-15 | デイジタル再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646490B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183609A (en) * | 1981-05-07 | 1982-11-12 | Victor Co Of Japan Ltd | Magnetic recording system of digital signal |
-
1989
- 1989-06-15 JP JP1154901A patent/JPH0646490B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183609A (en) * | 1981-05-07 | 1982-11-12 | Victor Co Of Japan Ltd | Magnetic recording system of digital signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646490B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008229B1 (ko) | 디지탈정보신호의 기록방법 | |
| US4375100A (en) | Method and apparatus for encoding low redundancy check words from source data | |
| US7877662B2 (en) | Reverse concatenation for product codes | |
| US4336612A (en) | Error correction encoding and decoding system | |
| US4541093A (en) | Method and apparatus for error correction | |
| US4646170A (en) | Method and apparatus for recording and reproducing a digital signal with a stationary head | |
| EP0074644B1 (en) | A pcm type recording and reproducing apparatus having a dropout-immune data recording format | |
| US4429390A (en) | Digital signal transmitting system | |
| JPS6342888B2 (ja) | ||
| US7873894B2 (en) | Reverse concatenation for product codes | |
| WO1995024037A1 (en) | Digital signal encoding method and apparatus, digital signal recording medium, and digital signal decoding method and apparatus | |
| US4649542A (en) | Digital signal transmission method providing high error correction capability | |
| EP0481752B1 (en) | Error correction code encoder and decoder | |
| KR870003493A (ko) | 디지탈 신호 기록 재생 시스템 | |
| EP0395125A2 (en) | A PCM recording and reproducing apparatus | |
| EP0817481B1 (en) | Reproducing apparatus and recording and reproducing apparatus | |
| EP0354065A2 (en) | Digital data modulation circuit and method and digital data demodulation circuit | |
| US6085348A (en) | Error correction code encoder and decoder | |
| JPH0287372A (ja) | デイジタル再生装置 | |
| JPS592214A (ja) | デイジタル記録・再生装置 | |
| US5796755A (en) | Error minimization in interleaved error correcting codes | |
| KR970008641B1 (ko) | 부호화 디지탈 신호의 기록 방법 | |
| JPS6342343B2 (ja) | ||
| KR830002525B1 (ko) | Pcm 신호 전송 방법 | |
| JPH0232703B2 (ja) | Deijitarushingonomaruchitoratsukukirokuhoho |