JPH0290306A - 温度に無関係な電流基準回路 - Google Patents
温度に無関係な電流基準回路Info
- Publication number
- JPH0290306A JPH0290306A JP20224389A JP20224389A JPH0290306A JP H0290306 A JPH0290306 A JP H0290306A JP 20224389 A JP20224389 A JP 20224389A JP 20224389 A JP20224389 A JP 20224389A JP H0290306 A JPH0290306 A JP H0290306A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- circuit
- current
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 22
- 230000000295 complement effect Effects 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 description 17
- 230000008859 change Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は温度に無関係な0MO8電流基準源に関する
。
。
従来の技術及び問題点
温度に無関係な電流源は種々の分野で多くの用途がある
。例えば、演算増幅器の様に、精密なアナログ機能をし
ようとする回路では、電流源が必要である。演算増幅器
を設計りる時、それに対する電流バイアスは所望の性能
が得られる様に定められる。それに対する電流が温度変
化と共に変化すると、演算増幅器は、この電流変化の為
に、その特性に成る望ましくない変化を生ずる。従って
、この様な回路並びにその他の周知の回路に於ける電流
を実質的に温度に無関係に保つことが必要である。
。例えば、演算増幅器の様に、精密なアナログ機能をし
ようとする回路では、電流源が必要である。演算増幅器
を設計りる時、それに対する電流バイアスは所望の性能
が得られる様に定められる。それに対する電流が温度変
化と共に変化すると、演算増幅器は、この電流変化の為
に、その特性に成る望ましくない変化を生ずる。従って
、この様な回路並びにその他の周知の回路に於ける電流
を実質的に温度に無関係に保つことが必要である。
従来、温度に無関係な電流源を提供する多数の試みがあ
った。−殻内に従来のこう云う試みは、電流源を制御す
るものとして複雑で経済的にコストのか)る間接的な方
法であった。従来の成る方式では、正の抵抗温度係数を
持つ装置と負の抵抗温度係数を持つ基準装置との間の差
に比例する結果を生ずる基準装置を利用している。これ
は、その結果生ずる差により、温度変化に対して幾分か
安定な電流になる様にしようと云う希望からである。そ
の例が、ジョン・ワイリー・アンド・サンズ社から出版
されICボール R,グレー及びロバト G、マイヤー
の著書[アナログ集積回路の解析と設計]第2版に記載
されている。
った。−殻内に従来のこう云う試みは、電流源を制御す
るものとして複雑で経済的にコストのか)る間接的な方
法であった。従来の成る方式では、正の抵抗温度係数を
持つ装置と負の抵抗温度係数を持つ基準装置との間の差
に比例する結果を生ずる基準装置を利用している。これ
は、その結果生ずる差により、温度変化に対して幾分か
安定な電流になる様にしようと云う希望からである。そ
の例が、ジョン・ワイリー・アンド・サンズ社から出版
されICボール R,グレー及びロバト G、マイヤー
の著書[アナログ集積回路の解析と設計]第2版に記載
されている。
問題点を解決する為の手段及び作用
この発明では上に述べた従来の問題を最小限に抑え、比
較的簡単で低廉に製造できる0MO3電流基準源を提供
する。
較的簡単で低廉に製造できる0MO3電流基準源を提供
する。
簡単に云うと、こう云うことが、固体装置、即ちpn接
合の両端の温度変化に伴う負の電圧変化を、予定の一定
の電流に対する抵抗の両端の電圧変化と釣合せることに
よって達成される。この為に、好ましくはポリシリ」ン
抵抗を予定のレベルにドープすることにより、その負の
抵抗温度係数を調節することによって、温度変化に対し
て抵抗の抵抗値を負に調節する。ポリシリコン抵抗のド
ーピング密度がその抵抗値の温度係数を決定し、これに
対して初期抵抗値は抵抗の形状によって独立に決定され
る。
合の両端の温度変化に伴う負の電圧変化を、予定の一定
の電流に対する抵抗の両端の電圧変化と釣合せることに
よって達成される。この為に、好ましくはポリシリ」ン
抵抗を予定のレベルにドープすることにより、その負の
抵抗温度係数を調節することによって、温度変化に対し
て抵抗の抵抗値を負に調節する。ポリシリコン抵抗のド
ーピング密度がその抵抗値の温度係数を決定し、これに
対して初期抵抗値は抵抗の形状によって独立に決定され
る。
ポリシリコンの抵抗温度係数が負であって、そのドーピ
ング密度の関数であることが分かっている。このことが
I E Iiトトランザクションズ・オン・エレクトロ
ン・デバイセズ誌FD−30巻。
ング密度の関数であることが分かっている。このことが
I E Iiトトランザクションズ・オン・エレクトロ
ン・デバイセズ誌FD−30巻。
第2号(1983年2月号)第137頁乃至149頁に
記載されている。比抵抗が約500オーム/スクエアに
なるポリシリコンのドーピング・レベルでは、その負の
抵抗温度係数は、第1次まで見て、pn接合と大体釣合
う。ポリシリ」ン抵抗の抵抗値は第1次近似では、式R
(T) −R8(1+aΔF)によって決定される。こ
こでaは2100ppm/℃であり、ΔT=T−Toで
あり、Toは°にで表わした周囲温度(室温は300°
K)、Roは周囲湿度に於りる初期抵抗値である。従っ
て、pn接合とポリシリコン抵抗を同一の並列回路に入
れて、同一の電圧をその両端にか(プると、温度変化に
よるその両端の電圧変化が釣合って消滅し、温度に無関
係な電流基準が得られる。抵抗を通る電流は、この時、
pn接合の両端の電圧とポリシリコン抵抗の抵抗値との
比に基づく。
記載されている。比抵抗が約500オーム/スクエアに
なるポリシリコンのドーピング・レベルでは、その負の
抵抗温度係数は、第1次まで見て、pn接合と大体釣合
う。ポリシリ」ン抵抗の抵抗値は第1次近似では、式R
(T) −R8(1+aΔF)によって決定される。こ
こでaは2100ppm/℃であり、ΔT=T−Toで
あり、Toは°にで表わした周囲温度(室温は300°
K)、Roは周囲湿度に於りる初期抵抗値である。従っ
て、pn接合とポリシリコン抵抗を同一の並列回路に入
れて、同一の電圧をその両端にか(プると、温度変化に
よるその両端の電圧変化が釣合って消滅し、温度に無関
係な電流基準が得られる。抵抗を通る電流は、この時、
pn接合の両端の電圧とポリシリコン抵抗の抵抗値との
比に基づく。
この発明の最も簡単な形の電流M準は、Vdd及び■s
sの間の2つの並列回路を含む。一方の回路がダイオー
ドと直列の第1の相補形回路を含み、他方の回路がポリ
シリコン抵抗と直列の第2の相補形回路を含む。各々の
回路のnチャンネル装置がVddに結合され、それらの
共通のゲー1〜が、ポリシリコン抵抗と直列の相補形装
置の接続点に結合される。各々の回路のpチャンネル装
置の共通のゲートが、ダイオードと直列の相補形装置の
接続点に結合される。従って、温度に伴うダイオードの
両端の電圧変化及び湿度に伴う抵抗の両端の電圧変化が
実質的に相殺し、その相殺の程度が、抵抗のドーピング
・レベルに関係することは明らかである。一般的に、抵
抗は温度補償の他に、回路内でこの他の作用を持つこと
があるから、それに対して選ばれる値は兼合いであるこ
とがある。
sの間の2つの並列回路を含む。一方の回路がダイオー
ドと直列の第1の相補形回路を含み、他方の回路がポリ
シリコン抵抗と直列の第2の相補形回路を含む。各々の
回路のnチャンネル装置がVddに結合され、それらの
共通のゲー1〜が、ポリシリコン抵抗と直列の相補形装
置の接続点に結合される。各々の回路のpチャンネル装
置の共通のゲートが、ダイオードと直列の相補形装置の
接続点に結合される。従って、温度に伴うダイオードの
両端の電圧変化及び湿度に伴う抵抗の両端の電圧変化が
実質的に相殺し、その相殺の程度が、抵抗のドーピング
・レベルに関係することは明らかである。一般的に、抵
抗は温度補償の他に、回路内でこの他の作用を持つこと
があるから、それに対して選ばれる値は兼合いであるこ
とがある。
抵抗値は単に温度補償だりでなく、あらゆる作用の分野
に於いて最適の性能が得られる様に選ばれる。
に於いて最適の性能が得られる様に選ばれる。
衷−」L−望
第1図には、この発明の最も簡単な形の電流基準回路が
示されており、これはダイオードの両端の電圧を抵抗値
で除した比の1七流を発生する。この他の回路もこの条
件を果たし、この発明の一部分を構成するものであるが
、図示の回路は、この電流吊型が、回路の設計によって
決定された成る最小値より高い供給電圧に関係なく、所
望の電流が発生されると云う点で、電源に無関係である
点で好ましい。更に、一般的に0M08回路はMO8装
置の■しに対して処理の依存性を持っているが、この回
路は0MO3技術で作られるが、nチャンネル装置又は
pチャンネル装置のVtには無関係である。回路1が1
対のpチャンネルMOSトランジスタ3,5を持ち、そ
れらのソースがVddに接続され、それらのドレインが
夫々nチャンネルMO3l−ランジスタフ、9のドレイ
ンに接続される。トランジスタ3,5のゲートが一緒に
結合されると共に、トランジスタ5のドレイン及びトラ
ンジスタ9のドレインの接続点に結合される。トランジ
スタ7.9のゲートが一緒に結合されると共に、トラン
ジスタ3のドレイン及びトランジスタ7のドレインの接
続点に結合される。
示されており、これはダイオードの両端の電圧を抵抗値
で除した比の1七流を発生する。この他の回路もこの条
件を果たし、この発明の一部分を構成するものであるが
、図示の回路は、この電流吊型が、回路の設計によって
決定された成る最小値より高い供給電圧に関係なく、所
望の電流が発生されると云う点で、電源に無関係である
点で好ましい。更に、一般的に0M08回路はMO8装
置の■しに対して処理の依存性を持っているが、この回
路は0MO3技術で作られるが、nチャンネル装置又は
pチャンネル装置のVtには無関係である。回路1が1
対のpチャンネルMOSトランジスタ3,5を持ち、そ
れらのソースがVddに接続され、それらのドレインが
夫々nチャンネルMO3l−ランジスタフ、9のドレイ
ンに接続される。トランジスタ3,5のゲートが一緒に
結合されると共に、トランジスタ5のドレイン及びトラ
ンジスタ9のドレインの接続点に結合される。トランジ
スタ7.9のゲートが一緒に結合されると共に、トラン
ジスタ3のドレイン及びトランジスタ7のドレインの接
続点に結合される。
トランジスタ7のソースがダイオード11を介してVs
sに結合される。これに対してトランジスタ9のソース
がポリシリコン抵抗13を介してVssに結合される。
sに結合される。これに対してトランジスタ9のソース
がポリシリコン抵抗13を介してVssに結合される。
この抵抗は、前に述べた様に所望の負の抵抗温度係数を
持つ様にドープされている。
持つ様にドープされている。
各々のpチャンネル・トランジスタの電流は、それらが
同じ寸法であって、共通のゲート・ラス間電圧を持つ為
に同じ電流を戻すはずであるから、同じである。nチャ
ンネル・トランジスタが単純な差動増幅器として作用す
る。これは各々のトランジスタのドレインの電流が同じ
大きさであり、各々のグー1へが同じ電位にあるからで
ある。
同じ寸法であって、共通のゲート・ラス間電圧を持つ為
に同じ電流を戻すはずであるから、同じである。nチャ
ンネル・トランジスタが単純な差動増幅器として作用す
る。これは各々のトランジスタのドレインの電流が同じ
大きさであり、各々のグー1へが同じ電位にあるからで
ある。
従って、各々のトランジスタを通る電流は同じになるは
ずである。この為、トランジスタ7.9のソースの電圧
は強制的に等しくなる。この時トランジスタ7.9のこ
う云う等しい電圧源からVssに強制的に加えられる電
圧は、ダイオード11がこの伯の電圧を受けることがな
いから、ダイオード電圧になるはずである。従って、抵
抗13の両端の電圧が分かっていて、その抵抗値が分か
つているから、それを通る電流も分かる。
ずである。この為、トランジスタ7.9のソースの電圧
は強制的に等しくなる。この時トランジスタ7.9のこ
う云う等しい電圧源からVssに強制的に加えられる電
圧は、ダイオード11がこの伯の電圧を受けることがな
いから、ダイオード電圧になるはずである。従って、抵
抗13の両端の電圧が分かっていて、その抵抗値が分か
つているから、それを通る電流も分かる。
第2図には、この発明を利用した好ましい実施例の回路
と必要な始動回路とが示されている。この回路では、第
1図のトランジスタ3.5の代わりに2組のpチャンネ
ル・トランジスタ21.23及び25.27が設りられ
ている。更に第1図の装置7.9の代わりに、2組のn
チャンネル・i〜ランジスタ29.31及び33.35
が用いられている。第1図のダイオード11はダイオー
ド接続のpnpt−ランジスタ37に置き換えられてお
り、第1図の抵抗13は第1図に示したのと同じ種類の
抵抗3つとして示されている。
と必要な始動回路とが示されている。この回路では、第
1図のトランジスタ3.5の代わりに2組のpチャンネ
ル・トランジスタ21.23及び25.27が設りられ
ている。更に第1図の装置7.9の代わりに、2組のn
チャンネル・i〜ランジスタ29.31及び33.35
が用いられている。第1図のダイオード11はダイオー
ド接続のpnpt−ランジスタ37に置き換えられてお
り、第1図の抵抗13は第1図に示したのと同じ種類の
抵抗3つとして示されている。
第1図の回路にとって、及び第2図の回路のうら、前に
述べた部分についても、電流ゼロの流れが安定な動作状
態であるから、回路に実際に基準電流が存在する様に保
証する為には、始動回路を設りることか必要である。こ
の始動回路がpチャンネル・トランジスタM1.M2.
M3とキャパシタC1によって示されている。トランジ
スタM1及びM3がVdd及びVssの間に直列接続さ
れ、トランジスタM1のグー1〜がトランジスタ21゜
23のゲートに結合され、1ヘランジスタM3のゲート
がやはりVssにあるそのドレインに結合されている。
述べた部分についても、電流ゼロの流れが安定な動作状
態であるから、回路に実際に基準電流が存在する様に保
証する為には、始動回路を設りることか必要である。こ
の始動回路がpチャンネル・トランジスタM1.M2.
M3とキャパシタC1によって示されている。トランジ
スタM1及びM3がVdd及びVssの間に直列接続さ
れ、トランジスタM1のグー1〜がトランジスタ21゜
23のゲートに結合され、1ヘランジスタM3のゲート
がやはりVssにあるそのドレインに結合されている。
トランジスタM2がVddと、トランジスタ25,29
の接続点との間に結合され、そのゲートがトランジスタ
M1及びM3の接続点に結合されている。始動回路は最
初は強制的に基準回路に電流を送込み、その後口らの動
作を停止し、回路から切離される。
の接続点との間に結合され、そのゲートがトランジスタ
M1及びM3の接続点に結合されている。始動回路は最
初は強制的に基準回路に電流を送込み、その後口らの動
作を停止し、回路から切離される。
動作について説明すると、■ に対してVddのS
電圧が回路に印加された時、回路の電圧が増加するにつ
れて、トランジスタ21.23.25.27.29.3
1.33.35に流れる電流はない。
れて、トランジスタ21.23.25.27.29.3
1.33.35に流れる電流はない。
従って、トランジスタM1がターンオフになるが、トラ
ンジスタM3がオンであって、大形抵抗として作用する
。その為、Vddが引続いてVssに対して増加すると
、トランジスタM2のゲートは、トランジスタM3の抵
抗作用により、Vss近くに止どまる。キャパシタC1
が、■ に対するVddのS 急速な過渡状態の下で、トランジスタM2のグートをV
ss近くに保つのを助りる。vddがVssに対してp
チャンネルのVtに達すると、トランジスタM2がター
ンオンし、トランジスタ29.31のゲートの充電を開
始する。回路の両端の電圧がpチャンネルの2個の■S
atの電圧降下と、nチャンネル2個のVtの電圧降下
と、ダイオードの電圧降下との和に達すると(これがト
ランジスタ21,25,29,33.37の両端の電圧
降下、即ち、約2.5■である)、電流が流れ始め、ダ
イオード電圧の値が抵抗3つの両端に印加される。トラ
ンジスタM2がターンオンすると、それがトランジスタ
29.33の接続点にある節に強制的に電流を送込み、
nチャンネル装置29.33のドレイン電圧を引張り上
げ、こうしてそれらがダイオードとして接続されている
為、そのダイオード降伏電圧に達するや否や、これらの
トランジスタをターンオフする。これによって、トラン
ジスタ31.35のゲートに電流が印加されている為に
、抵抗39に電流が流れる。この電流が上側ミラー(1
〜ランジスタ21.23,25.27>に戻り、L側ミ
ラー・トランジスタをターン・オンづると共に、電流ミ
ラー作用(ゲート・ソース間電圧が等しい)により、1
〜ランジスタ23の電流の比であるトランジスタM1の
電流により、トランジスタM1をもターンオンする。こ
れがトランジスタM2のゲートの電圧を上に引張り、ト
ランジスタM2をターンオフする。従って、トランジス
タM2は最早トランジスタ25.29の接続点から電流
基準回路に電流を注入せず、この時基準回路は基準電流
レベルで動作する。このレベルは安定であって、それ以
上監視する必要がない。
ンジスタM3がオンであって、大形抵抗として作用する
。その為、Vddが引続いてVssに対して増加すると
、トランジスタM2のゲートは、トランジスタM3の抵
抗作用により、Vss近くに止どまる。キャパシタC1
が、■ に対するVddのS 急速な過渡状態の下で、トランジスタM2のグートをV
ss近くに保つのを助りる。vddがVssに対してp
チャンネルのVtに達すると、トランジスタM2がター
ンオンし、トランジスタ29.31のゲートの充電を開
始する。回路の両端の電圧がpチャンネルの2個の■S
atの電圧降下と、nチャンネル2個のVtの電圧降下
と、ダイオードの電圧降下との和に達すると(これがト
ランジスタ21,25,29,33.37の両端の電圧
降下、即ち、約2.5■である)、電流が流れ始め、ダ
イオード電圧の値が抵抗3つの両端に印加される。トラ
ンジスタM2がターンオンすると、それがトランジスタ
29.33の接続点にある節に強制的に電流を送込み、
nチャンネル装置29.33のドレイン電圧を引張り上
げ、こうしてそれらがダイオードとして接続されている
為、そのダイオード降伏電圧に達するや否や、これらの
トランジスタをターンオフする。これによって、トラン
ジスタ31.35のゲートに電流が印加されている為に
、抵抗39に電流が流れる。この電流が上側ミラー(1
〜ランジスタ21.23,25.27>に戻り、L側ミ
ラー・トランジスタをターン・オンづると共に、電流ミ
ラー作用(ゲート・ソース間電圧が等しい)により、1
〜ランジスタ23の電流の比であるトランジスタM1の
電流により、トランジスタM1をもターンオンする。こ
れがトランジスタM2のゲートの電圧を上に引張り、ト
ランジスタM2をターンオフする。従って、トランジス
タM2は最早トランジスタ25.29の接続点から電流
基準回路に電流を注入せず、この時基準回路は基準電流
レベルで動作する。このレベルは安定であって、それ以
上監視する必要がない。
増幅器をバイアスする為にこの電流源を使う時、トラン
ジスタ41を持つ?IJiEミラーにトランジスタ23
の電流の成る比を使う。トランジスタ41はトランジス
タ43を使ってカスコード接続され、出力インピーダン
スを高める。
ジスタ41を持つ?IJiEミラーにトランジスタ23
の電流の成る比を使う。トランジスタ41はトランジス
タ43を使ってカスコード接続され、出力インピーダン
スを高める。
設計が簡単で、経済的であって、その両端の電圧に無関
係な温度に関係のない電流基準回路が提供されたことが
理解されよう。
係な温度に関係のない電流基準回路が提供されたことが
理解されよう。
この発明を特定の好ましい実施例について説明したが、
当業者には、種々な変更が直ちに考えられよう。従って
、特許請求の範囲は、この様な変更を包括Jる様に、従
来技術から考えて可能な限り広く解釈されるべきである
。
当業者には、種々な変更が直ちに考えられよう。従って
、特許請求の範囲は、この様な変更を包括Jる様に、従
来技術から考えて可能な限り広く解釈されるべきである
。
以上の説明に関連して、更に下記の項を開示する。
(1) 基準電圧源に結合され、その両端の電圧降下
が負の温匪依存性を持つ半導体ダイオードと、該ダイオ
ードの両端の温度依存性を持つ電圧降下と合う負の抵抗
温匪係数を持っていて、略一定の電流を発生し、前記基
準源に結合されている抵抗と、前記基準源に関し、前記
ダイオード及び前記抵抗の両方の両端に略同一の電圧を
印加する手段とを有する温度に無関係な電流基準回路。
が負の温匪依存性を持つ半導体ダイオードと、該ダイオ
ードの両端の温度依存性を持つ電圧降下と合う負の抵抗
温匪係数を持っていて、略一定の電流を発生し、前記基
準源に結合されている抵抗と、前記基準源に関し、前記
ダイオード及び前記抵抗の両方の両端に略同一の電圧を
印加する手段とを有する温度に無関係な電流基準回路。
(2) (1)に記載した温度に無関係な電流基準回
路に於いて、電流を印加する1段が何れも電圧源に結合
された、1対のpチャンネル・トランジスタと、該pチ
ャンネル・トランジスタ及び前記ダイオード及び抵抗の
間に結合されていて1対の並列回路を形成する、1対の
nチャンネル・トランジスタとを有し、各々の並列回路
は1つのpチャンネル・トランジスタ、1つのnチャン
ネル・トランジスタ及び前記ダイオード及び抵抗のうち
の一方を含んでいる温度に無関係な電流基準回路。
路に於いて、電流を印加する1段が何れも電圧源に結合
された、1対のpチャンネル・トランジスタと、該pチ
ャンネル・トランジスタ及び前記ダイオード及び抵抗の
間に結合されていて1対の並列回路を形成する、1対の
nチャンネル・トランジスタとを有し、各々の並列回路
は1つのpチャンネル・トランジスタ、1つのnチャン
ネル・トランジスタ及び前記ダイオード及び抵抗のうち
の一方を含んでいる温度に無関係な電流基準回路。
(3) (1)項に記載した温度に無関係な電流基準
回路に於いて、予定の電圧に応答して、基準回路に電流
の流れを開始させる始動回路手段を含む温度に無関係な
電流基準回路。
回路に於いて、予定の電圧に応答して、基準回路に電流
の流れを開始させる始動回路手段を含む温度に無関係な
電流基準回路。
(4) (2)項に記載した温度に無関係な電流基準
回路に於いて、予定の電圧に応答して、基準回路に電流
の流れを開始させる始動回路手段を含む温度に無関係な
電流基準回路。
回路に於いて、予定の電圧に応答して、基準回路に電流
の流れを開始させる始動回路手段を含む温度に無関係な
電流基準回路。
(5) (1)項に記載した温度に無関係な電流基準
回路に於いて、電流を印加する手段が、何れも電圧源に
結合されている第1の1対のpチャンネル・トランジス
タと、何れも前記第1の1対のpチャンネル・トランジ
スタのうちの相異なる1つに結合されている第2の1対
のpチャンネル・トランジスタと、該第2の1対のpチ
ャンネル・トランジスタのうちの相異なる1つに結合さ
れた第1の1対のnチャンネル・トランジスタと、第2
の1対のnチ17ンネル・トランジスタとを有し、各々
の第2のnチャンネル・トランジスタが異なる1つの第
1のnチャンネル・トランジスタ及び前記ダイオード及
び抵抗のうちの異なる一方の間に結合されている温度に
無関係な電流基準回路。
回路に於いて、電流を印加する手段が、何れも電圧源に
結合されている第1の1対のpチャンネル・トランジス
タと、何れも前記第1の1対のpチャンネル・トランジ
スタのうちの相異なる1つに結合されている第2の1対
のpチャンネル・トランジスタと、該第2の1対のpチ
ャンネル・トランジスタのうちの相異なる1つに結合さ
れた第1の1対のnチャンネル・トランジスタと、第2
の1対のnチ17ンネル・トランジスタとを有し、各々
の第2のnチャンネル・トランジスタが異なる1つの第
1のnチャンネル・トランジスタ及び前記ダイオード及
び抵抗のうちの異なる一方の間に結合されている温度に
無関係な電流基準回路。
(6) (3)項に記載した温度に無関係な電流基準
回路に於いて、電流を印加する手段が、何れも電圧源に
結合されている第1の1対のpチャンネル・トランジス
タと、何れも前記第1の1対のpチャンネル・トランジ
スタのうちの相異なる1つに結合されている第2の1対
のpチャンネル・トランジスタと、該第2の1対のpチ
ャンネル・トランジスタのうちの相異なる1つに結合さ
れた第1の1対のnチャンネル・トランジスタと、第2
の1対のnチャンネル・トランジスタとを有し、各々の
第2のnチャンネル・トランジスタが異なる1つの第1
のnチャンネル・トランジスタ及び前記ダイオード及び
抵抗のうちの異なる一方の間に結合されている温度に無
関係な電流基準回路。
回路に於いて、電流を印加する手段が、何れも電圧源に
結合されている第1の1対のpチャンネル・トランジス
タと、何れも前記第1の1対のpチャンネル・トランジ
スタのうちの相異なる1つに結合されている第2の1対
のpチャンネル・トランジスタと、該第2の1対のpチ
ャンネル・トランジスタのうちの相異なる1つに結合さ
れた第1の1対のnチャンネル・トランジスタと、第2
の1対のnチャンネル・トランジスタとを有し、各々の
第2のnチャンネル・トランジスタが異なる1つの第1
のnチャンネル・トランジスタ及び前記ダイオード及び
抵抗のうちの異なる一方の間に結合されている温度に無
関係な電流基準回路。
(7) (1)項に記載した温度に無関係な電流基準
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされ1=ポリシリコンで形成されている温度に無関係
な電流基型回路。
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされ1=ポリシリコンで形成されている温度に無関係
な電流基型回路。
(8) (2)項に記載した温度に無関係な電流基準
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされたポリシリコンで形成されている温度に無関係な
電流基準回路。
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされたポリシリコンで形成されている温度に無関係な
電流基準回路。
(9) (3)項に記載した温度に無関係な電流基準
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされたポリシリコンで形成されている温度に無関係な
電流基準回路。
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされたポリシリコンで形成されている温度に無関係な
電流基準回路。
(10) (4)項に記載した温度に無関係な電流基
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
(11) (5)項に記載した温度に無関係な電流基
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
(12) (6)項に記載した湿度に無関係な電流基
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
(13)回路の両端の電圧に無関係な、温度に無関係な
電流基準回路が、半導体ダイオード(37)の両端と、
予定のドーピング・レベルを持つポリシリコン抵抗(3
9)の両端とに略同一の電圧を印加する回路を含む。抵
抗(39)は負の抵抗温度係数を持つ様にドープされて
おり、その抵抗値の変化が、温度変化によるダイオード
(37)の両端の電圧降下の変化と実質的に釣合うこと
により、抵抗(39)を通る電流は温度変化に対して−
・定に止どまる。
電流基準回路が、半導体ダイオード(37)の両端と、
予定のドーピング・レベルを持つポリシリコン抵抗(3
9)の両端とに略同一の電圧を印加する回路を含む。抵
抗(39)は負の抵抗温度係数を持つ様にドープされて
おり、その抵抗値の変化が、温度変化によるダイオード
(37)の両端の電圧降下の変化と実質的に釣合うこと
により、抵抗(39)を通る電流は温度変化に対して−
・定に止どまる。
第1図はこの発明の簡単な形の温度補償回路の回路図、
第2図はこの発明の好ましい実施例の電流基準源の回路
図である。 主な符号の説明 ■dd、VS、:電圧源 11:ダイオード 13:抵抗
第2図はこの発明の好ましい実施例の電流基準源の回路
図である。 主な符号の説明 ■dd、VS、:電圧源 11:ダイオード 13:抵抗
Claims (1)
- (1)基準電圧源に結合され、その両端の電圧降Fが負
の温度依存性を持つ半導体ダイオードと、該ダイオード
の両端の温度依存性を持つ電圧降下と合う負の抵抗温度
係数を持っていて、略一定の電流を発生し、前記基準源
に結合されている抵抗と、前記基準源に関し、前記ダイ
オード及び前記抵抗の両方の両端に略同一の電圧を印加
する手段とを有する温度に無関係な電流基準回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22834488A | 1988-08-04 | 1988-08-04 | |
| US228344 | 1988-08-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290306A true JPH0290306A (ja) | 1990-03-29 |
Family
ID=22856800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20224389A Pending JPH0290306A (ja) | 1988-08-04 | 1989-08-03 | 温度に無関係な電流基準回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0290306A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139709A (ja) * | 1989-10-26 | 1991-06-13 | Oki Electric Ind Co Ltd | 定電流回路 |
| EP1347570A1 (en) * | 2002-03-20 | 2003-09-24 | Motorola, Inc. | Temperature-stable bias circuit for an integrated circuit field-effect transistor |
| KR20040031234A (ko) * | 2002-10-04 | 2004-04-13 | 현대자동차주식회사 | 차량용 오일 펌프 |
| JP2010171755A (ja) * | 2009-01-23 | 2010-08-05 | Sony Corp | バイアス回路及びそれを備えたgm−Cフィルタ回路並びに半導体集積回路 |
| JP2010198196A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Ltd | 基準信号発生回路 |
| JP2011018210A (ja) * | 2009-07-09 | 2011-01-27 | New Japan Radio Co Ltd | バイアス回路 |
| JP2011186987A (ja) * | 2010-03-11 | 2011-09-22 | Renesas Electronics Corp | 基準電流生成回路 |
| JP2013106371A (ja) * | 2011-11-10 | 2013-05-30 | Rohm Co Ltd | 過電流保護回路及びこれを用いたスイッチング電源装置 |
-
1989
- 1989-08-03 JP JP20224389A patent/JPH0290306A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139709A (ja) * | 1989-10-26 | 1991-06-13 | Oki Electric Ind Co Ltd | 定電流回路 |
| EP1347570A1 (en) * | 2002-03-20 | 2003-09-24 | Motorola, Inc. | Temperature-stable bias circuit for an integrated circuit field-effect transistor |
| KR20040031234A (ko) * | 2002-10-04 | 2004-04-13 | 현대자동차주식회사 | 차량용 오일 펌프 |
| JP2010171755A (ja) * | 2009-01-23 | 2010-08-05 | Sony Corp | バイアス回路及びそれを備えたgm−Cフィルタ回路並びに半導体集積回路 |
| JP2010198196A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Ltd | 基準信号発生回路 |
| JP2011018210A (ja) * | 2009-07-09 | 2011-01-27 | New Japan Radio Co Ltd | バイアス回路 |
| JP2011186987A (ja) * | 2010-03-11 | 2011-09-22 | Renesas Electronics Corp | 基準電流生成回路 |
| JP2013106371A (ja) * | 2011-11-10 | 2013-05-30 | Rohm Co Ltd | 過電流保護回路及びこれを用いたスイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095809B2 (ja) | 基準発生器 | |
| US6799889B2 (en) | Temperature sensing apparatus and methods | |
| US7622906B2 (en) | Reference voltage generation circuit responsive to ambient temperature | |
| US6005378A (en) | Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors | |
| CA1241389A (en) | Cmos bandgap reference voltage circuits | |
| US4727309A (en) | Current difference current source | |
| US6107868A (en) | Temperature, supply and process-insensitive CMOS reference structures | |
| US6737909B2 (en) | Integrated circuit current reference | |
| EP0573240B1 (en) | Reference voltage generator | |
| US6791308B2 (en) | Internal power supply for an integrated circuit having a temperature compensated reference voltage generator | |
| JP2927827B2 (ja) | 温度に対して一定のgmを持つ電流基準回路 | |
| US5557194A (en) | Reference current generator | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| JPH0793006B2 (ja) | 内部電源電圧発生回路 | |
| US7208998B2 (en) | Bias circuit for high-swing cascode current mirrors | |
| JPH07249949A (ja) | バンドギャップ電圧発生器、およびその感度を低減する方法 | |
| US5635869A (en) | Current reference circuit | |
| US6476669B2 (en) | Reference voltage adjustment | |
| JPH11338559A (ja) | 定電圧回路 | |
| US11762410B2 (en) | Voltage reference with temperature-selective second-order temperature compensation | |
| US4595874A (en) | Temperature insensitive CMOS precision current source | |
| US20040108889A1 (en) | Semiconductor integrated circuit | |
| US5883507A (en) | Low power temperature compensated, current source and associated method | |
| JP3334707B2 (ja) | チャージポンプ回路 | |
| US6040730A (en) | Integrated capacitance multiplier especially for a temperature compensated circuit |