JPH0294666A - 半導体センサと半導体歪みゲージの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体センサと半導体歪みゲージの製造方法
に関する。

（従来の技術） 従来より半導体加速度センサは、作製されており、例え
ばアイトリプルイートランザクションズオンエレクトロ
ンデバイセズ（ＩＥＥＥＴＲＡＮＳＡＣＴＩＯＮＳ　Ｏ
Ｎ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ）、ＶＯＬ、　
ＥＤ−２６，Ｐ１９１１．１９７９に紹介されている。

第２図はその半導体加速度センサの構造を示す。（ａ）
は平面図であり、（ｂ）はＹ−Ｙ’に沿った断面図であ
る。

通常、加速度を検出するためには、被加速度検出物に固
定し、加速度を検出するための基準点と、外部からの振
動に追髄して振動する、梁、及びおもりを必要とする。

従来の加速度センサにおいては、加速度を検出するため
の、おもり６を加速度センサのチップ外周部ではなく、
その中心部分に形成し、１つの梁７で支える構造となっ
ている。

加速度を検出するための梁は、先ず、基板裏面より異方
性エツチングを行ない、適当な方法で途中でエツチング
を停止して、シリコンの薄膜を作製し、表面より再度異
方性エツチングを行なって、必要形状に形成される。加
速度を効率良く検出するだめに、梁の先端部分に設けら
れるおもりは、梁を作製した際に、残った半導体基板を
直接用いるか、もしくはその表面に金属を厚く盛る事に
よって形成される。半導体基板より、直接おもりを作製
する場合には、基板に＜１００＞面配向のシリコンを用
い、異方性エツチングを適用して、■溝をおもりとなる
部分の周囲に基板を貫通するまで掘り、固定部分から片
持ち梁の部分を除いて、分離し作製される。更に金属を
盛る場合には、金属を付ける場所を指定するためと、シ
リコンは電気伝導性、密着性に乏しく、電気鍍金に必要
とされる電流を効率良く流し、密着層を設けるために、
銀もしくはニッケルを予め蒸着し、その後に、電気鍍金
法などにより、金などの重量密度の大きな金属を析出さ
せておもりとする。従来の加速度センサにおいては梁が
基板面に対して上下運動することにより、梁の支持部分
の表面部分に作製された歪みゲージ９に応力が加わり、
それを抵抗の変化として検出していた。第５図に従来の
半導体歪みゲージの作製法を及び、その方法によって作
製された、半導体歪みゲージの構造を示した。第５図は
第２図で示した加速度センサをＹ−Ｙ’で切断した断面
について示したものである。始めに、（ａ）で示した様
に、半導体基板にイオン注入法によって不純物を導入す
るのに必要とされる、マスクを形成するために、基板表
面を酸化して、所定厚さの二酸化シリコン層１７を作製
する。その後に、抵抗体が形成される部分の酸化膜を弗
酸を含む溶液にてエツチングを施し取り除く事によって
、半導体ゲージ抵抗体の形状を決定する。（ｂ）に示し
た様に、露出したシリコン基板表面に基板の導電性とは
、異なった導電性を持たせることの出来る不純物様のイ
オン注入を行ない、ゲージ抵抗体形成に必要とされる適
当な濃度の不純物を導入し、イオン注入層１９を得る。

不純物を導入すると導入された荷電粒子の持つエネルギ
ーのために、シリコンの結晶性が部分的に失われその電
気的特性が劣化する、また導入された不純物は格子の置
換位置を占めておらず電気的に不活性であるため、適当
な温度でアニーリングを行ない、シリコンの結晶性の回
復と導入された不純物を格子位置に移動させた電気的に
活性化する。その上にＣＶＤなどによって二酸化シリコ
ン膜を形成した後、コンタクト形成部分の酸化膜を取り
除き、その部分に不純物の濃度の高いＰ十拡散層２０を
設ける事によってオーミック接触をとりやすいようにす
る。コンタクトの強度を向上するために、その上部にポ
リシリコンを堆積させ、更にその上部に回路を形成する
ために、アルミをスパッタによって堆積させる。この状
態で、適当な熱処理を施してポリシリコンとアルミと下
部の抵抗体の間に合金層を形成し、良好なオーミックコ
ンタクトを形成する。最後に、アルミ、ポリシリコンを
エツチングして半導体抵抗と配線５０よりなる素子を得
る。この様な工程によって作製された従来の歪みゲージ
は、前述のように、梁が、基板面に対して垂直方向に変
位する事によって生じる応力変化を、電気信号に変換す
る働きを持っている。梁の変位によってその支持部分に
生じる応力は、梁が下に変形した場合、基板表面側は、
引っ張り応力を受けるのに対して裏側は圧縮応力を受け
る。そのため構築物の幾何学的対称性を考慮すると梁の
表では、引っ張り応力が最大となり、裏面では圧縮応力
が最大となる。また、梁の中間の厚さのところで０と成
る、これらの事より従来の加速度センサでは、基板面に
対して垂直な加速度信号を有効に電気信号に変換するた
めに、基板の表面もしくは裏面にゲージ抵抗体が形成さ
れた構造が採用されている。

（発明が解決しようとする課題） 通常の加速度測定においては、運動物の進行方向に生じ
る加速度を検出することが、重要である場合が多い。従
来の加速度センサは、基板面に対して垂直な方向に生じ
る加速度を測定するのに適した構造をしているため、従
来の加速度センサにおいて基板面と平行な方向の力を検
出するためには、センサ素子をパッケージに対して垂直
に設置［７なくてはいけないため、組立工程が非常に煩
雑なものになる、さらに通常の半導体は平板状であり高
さは殆どないためパッケージは背の低いもので良いが、
垂直に基板を立てると背の高い特別なパッケージを作る
必要が生じるという問題があった。半導体加速度センサ
を横に設置してパッケージそのものを、垂直に配置する
事も可能であるが、安定した垂直設置を行なうためには
、別途治具が必要であり、コストがかさみ、通常とは異
なる設置方法であるため信頼性も低下する、などの問題
があった。

上記問題点を解決するために、センサ素子自身の加速度
を検出する軸を半導体基板面と水平な面上におくとセン
サの設置が非常に楽になる。しかしそのためには横方向
に、加速度を検出するための振動子を振動させ、その運
動によって生じた応力を電気信号に変換する必要がある
。従来の半導体加速度センサに用いられている半導体歪
みゲージの構造では、歪みゲージが、基板の表面に形成
されており、梁の横方向に長く厚さ方向に薄いため、横
に振動する振動子の応力を有効に検出することが不可能
であった。更に、上記問題点を解決するためには横方向
の加速度によって生じる梁の横変位に伴う応力を有効に
電気信号に変換可能な、側面に形成された半導体歪みゲ
ージが必要とされるが、従来半導体加速度センサにおい
ては、配線類を半導体基板の側面に行なうことはされて
いなかったため、梁の側面に半導体ゲージを形成する技
術は、確立されていないと言う問題点があった。

（課題を解決するための手段） 本発明はゲージ抵抗体が、基板面に対して深さ方向に掘
った、溝の側面に形成されていることを、特徴とする半
導体加速度センサである。

さらに本発明は半導体歪みゲージの作製方法において、
ゲージを形成する部分に予め異方性エツチングによって
、溝を開口する工程と、その、溝に、不純物を注入する
工程と溝底部の不純物層を除く、もしくは、注入されて
いる不純物とは異なる導電型の不純物を底部に注入する
ことを特徴とする、半導体歪みゲージの作製法である。

以上半導体加速度センサについてだけ述べた。

しかし半導体力センサ、圧力センサ等の力学量センサも
同様の課題がある。また検出したい物理量（例えば温度
、光など）を歪みゲージの抵抗変化変換して検出する半
導体センサが考えられるがこれも同様な課題がある。

（作用） 近年急速に発展した、エツチング技術によって、特定の
エツチングガスを用いると、半導体と反応した物質がエ
ツチングが行なわれている部分の上線壁面に堆積してエ
ツチングが水平方向に進行するのを妨げるように働くた
め、垂直に深い穴を掘ることが可能である。溶液を用い
た、異方性エツチングにおいても、半導体の＜１１１＞
結晶面は、容易に酸化膜を作る性質を持つため、エツチ
ングの中間体として酸化物を形成するような溶液でエツ
チングを行なうと、＜１１１＞結晶面に、薄い酸化膜が
堆積しその方向へのエツチングの進行を妨げ、その結果
として異方性を持ったエツチングが、可能と成る。イオ
ン注入はイオンが、高速に直進運動するため、目的とす
る場所とイオン源とを結ぶ直線の間に障害物が無ければ
、目的物に確実に濃度の知れた不純物を導入することが
可能なため斜めにイオン注入を行なうことによって、側
壁に効率良く不純物を導入させることが可能である。ま
た、イオン注入においては、酸素や窒素などのシリコン
と反応して優良な絶縁膜を、形成させることが出来、不
純物も局所的に導入することが可能である。これによっ
て、ゲージ抵抗体間を絶縁したり、溶液による異方性エ
ツチングの形状に変化を持たせることが可能である。構
造については、従来の様に、与えらえた基板表面に半導
体ゲージ抵抗体を設ける作製法及び構造とは、全く逆に
与えられた基板表面をエツチングによって、変形し元の
基板には存在しない平面を、新たに作製しその部分に半
導体ゲージ抵抗体を設けることによって、従来のゲージ
構造では、不可能であった多軸の応力検出が可能と成る
。

（実施例） 第１図（ａ）〜＜ｃ＞に本発明の第１の実施例である製
造工程図を示す。先ず、基板表面を酸化して、溝を掘る
ためのマスクを形成する。必要な場合は窒化膜や、レジ
ストなどを重ねる場合もある。次に、（ａ）で示した様
に、半導体基板にゲージ形成のための不純物を導入する
ためと、半導体ゲージ抵抗の長さ、幅を決定するために
、反応性イオンエツチング、もしくは、基板に＜１００
＞面＆ご配向した基板を用いてＫＯＨｌとドラジン等の
異方性エツチング液によって、異方性エツチングを施し
細長い溝２を形成する。次に、（ｂ）で示した様に、イ
オンインブランティジョンによって、斜め方向から、不
純物を溝の壁面に打ち込みインプラ層３を作製する。壁
面は、溝を境にして２つ存在するが、どちらか一方しか
用いない場合には基板を適当な角度に固定して、１度だ
けイオン注入を行なう。両方の壁に抵抗体を形成する場
合には、基板を適当な角度に保ったまま回転させてイオ
ン注入を施すか、−度傾けてイオン注入を行なったあと
に設置する角度を逆に傾けて再度イオン注入を行なうか
する、このときｔこ、必要ならば、電気的結合を外部の
回路と取るために、基板表面にも同時に不純物拡散し、
で、：′ｙンタクトの形成が容易になるようにすること
が、望ましい。イオン注入による、不純物の導入は、溝
の側壁のみに行なわれることが、望ましいが、溝の底部
４にも不純物が注入され溝で仕切られた相対する側面の
抵抗体が、短絡するため再度異方性エツチングによって
、底部に堆積した不純物を除ける程度に、穴を掘り絶縁
する。穴掘りが困難な場合には、穴に対して今度は、他
の導電性の半導体を形成するような、不純物を垂直に打
ち込みＰＮ接合を形成することによって、相対する側壁
の抵抗体を絶縁分離する。または、酸素、窒素などの不
純物を打ち込み、適当に熱処理することによって酸化膜
、窒化膜等の絶縁膜を形成することも出来る。最後に、
アルミなどによって配線５を施し、（ｅ）に示すように
半導体ゲージ抵抗素子回路を得る。

第；３図（ａ）〜（ｄ）に別の実施例を示す。この場合
には、異方性エツチングによってＶ溝を設けている事が
特徴である１、基板には＜　１００　＞面配向のシリコ
ンを用い、まず細い溝１２を掘る（ａ図）。その後基板
と反対の導電性を形成する高濃度の不純物を細溝１２の
底面に注入し第１インプラ層１３を得る（ｂ図）。この
層が溝の両側に設けるゲージ抵抗体を絶縁する層となる
。高濃度の不純物を含むシリコンは異方性エツチング液
によって、エツチングされない性質があるため、（Ｃ）
で行なわれるＶ溝状に進行するエツチングを途中で停止
して、台形の形にすることが可能である。その後、基板
表面より、ＫＯＨ、ヒドラジンなどの異方性エツチング
液によって、斜めに異方性エツチングを施し、■溝１４
を得る。その後に、（ｄ）で示した様に、再度イオン注
入をＶ溝１４に対して行なって、基板の側面に斜めに形
成されたゲージ抵抗体１５を得る。

第４図には、第３の実施例を示した。第３の実施例の場
合には、第２の実施例で行なった、最初の細い溝の作製
を基板裏面から行なうことに特徴があり、他の工程が第
２の実施例と同様である。この場合、第４図（ｄ）で示
される、最終構造は、二酸化シリコンの薄膜によって溝
の両側面に形成された、ゲージ抵抗体が分離されている
ので、その酸化膜をエツチングによって、取り除けば別
々に作動する２本の梁を得ることが可能である。第６図
に第４の実施例を示した。第６図の（ａ）に示したのは
、実施例１においで作製される、最終構造である。第４
の実施例においてはその構造物に対して、更に裏面より
同等の工程を加えることによって、厚さ方向に２つの電
気的に分離されたゲージ抵抗体を作製するものである。

この様にすると、検出感度は向上し、梁の上下運動に起
因する応力も、・梁の横運動に起因する応力とは独立に
検出可能と成る。

また、細溝の底面にイオン注入するのは酸素や窒素など
でもよい。酸素及び窒素を用いた場合には、不純物を導
入した後に熱処理を施すことによって、シリコンとの間
に、化合物つまり酸化物や窒化物を生成させ次に行なわ
れるエツチングのストッパとする。

（発明の効果） 本発明によれば、異方性エツチングによって溝を掘るこ
とによって、応力を検出するための半導イ卒ゲージ抵抗
を梁の側面に形成可能であり、不純つの導入にイオン注
入を用いることによって、基板面と平行な方向に高い感
度を持つセンサに必要１１すλτ−る、ゲージ抵抗体を
精度良く容易に得ることが可能である。溝の太きさはミ
クロンオーダーまで作製可能であり、非常に微細しかも
、深さ方向に伸びたゲージ抵抗体を得ることが可能であ
る。実施例２，３の様に、ゲージをほぼ９０度に直交し
。

て作製し７だ場合には、１つの梁に２軸の物理量の検出
を行なわせることが可能である。実施例１，２に示され
た、最終形状から更に異方性エツチングを加え、乙、τ
とによって、抵抗体の形状を様々な形にすることが可能
である。実施例４に示したように、裏面からエツチング
を施して半導体基板の両面に半導体ゲージ抵抗体を形成
することによって、より感度を上昇させることも可能で
ある。特に■溝に作製されｔ：抵抗体は、初数刊み合せ
ることによって同一基板内にｘ、　ｙ、　ｚ方向の物理
量を検出するのに必要どされる、ゲージ抵抗体を得るこ
とが可能である。以１述べたように、従来の様に、与え
られた基板表面に半導体ゲージ抵抗体を設ける作製法及
び構造どは、全く逆に与えられた基板表面を工、ツ千ン
グによって、変形１−１元の基板には存在しない平面を
、新たに作製しその部分に半導体ゲージ抵抗体を設ける
ことによって、従来のゲージ構造では、不可能であった
多軸の応力検出が可能と成る。別の効果として、ＩＣな
どには、低抵抗でしかも大きな電流を流すための、負荷
抵抗が必要とされるが、本発明のように抵抗体を深さ方
向に形成することによって、その面積を減少させること
も可能である。本発明のゲージ抵抗体の作製法では、非
常に細い溝に、導電体である、抵抗層を形成可能である
ため、その抵抗層は溝を挟んでコンデンサを形成してお
り、人力に対して、溝を侠んだ電極の距離が変化するよ
うにすれば、容量の変化によって応力変化を検出させる
ことも可能である。以上の効果より、横にも縦にも振動
できる梁に上記実施例１の構造の検出素子を形成すれば
、基板と平行な方向の物理量は、歪みゲージによって、
垂直な方向の物理量は静電容漫の変化によって各々独立
に測定することが可能であり、クロストークの小さな２
軸検出の可能なセンサが、作製される。溝の幅が広い場
合には、コンデンサの容量が減少１−、感度が低くなる
ので、電極の間に誘電率の高い物質や、圧電体を埋め込
むことも可能である。溝の形状は実施例には２つしか示
されていないが、エツチングによって深さ方向に穴を開
けられれば、どの様な形状を持つ場合でも実施例同様な
半導体歪みゲージを形成することが可能である。

本発明のセンサが検出する対象は主に加速度、力などの
力学量であるが、他の物理量であっても何らかの方法で
力学量に変換すれば検出できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例である半導体ゲージ抵抗
体の製造工程図。第２図は従来の加速度センサの上面図
及び断面図。第３図は本発明の第２の実施例の製造工程
図。第４図は本発明の第３の実施例の製造工程図。第５
図は従来の半導体ゲージ抵抗体の製造工程図。第６図は
本発明の第４の実施例の製造工程図。 １・・・粱、２・・・溝、３・・・インプラ層、４・。 ・底部インプラ層、５・・・アルミ配線、６・・・おも
り、７・・・梁、８・・・固定部、９・・・ゲージ抵抗
、１０．・、ガラスカバー１１・・・台座、１２・・・
細い溝、１３・・・第１インプラ層、１４・・・Ｖ溝、
１５・・・第２インプラ層、１６、・、Ｎ型エビ層、１
７・・・酸化シリコン膜、１８・・・Ｐ型シリコン半導
体基板、 １９・・・イオン注入層、２０・・・Ｐ十拡散層、５０
・・・配線。

Claims (2)

【特許請求の範囲】
1. （１）ゲージ抵抗体が、基板面に対して深さ方向に掘っ
   た、溝の側面に形成されていることを、特徴とする半導
   体センサ。
2. （２）半導体歪みゲージの作製方法において、ゲージを
   形成する部分に予め異方性エッチングによって、溝を開
   口する工程と、その、溝に、不純物を注入する工程と溝
   底部の不純物層を除く、もしくは、注入されている不純
   物とは異なる導電型の不純物を底部に注入することを特
   徴とする、半導体歪みゲージの製造方法。