JPH03100817A - バス切換回路 - Google Patents

バス切換回路

Info

Publication number
JPH03100817A
JPH03100817A JP23870589A JP23870589A JPH03100817A JP H03100817 A JPH03100817 A JP H03100817A JP 23870589 A JP23870589 A JP 23870589A JP 23870589 A JP23870589 A JP 23870589A JP H03100817 A JPH03100817 A JP H03100817A
Authority
JP
Japan
Prior art keywords
bus
bus driver
input
drive
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23870589A
Other languages
English (en)
Inventor
Masatoshi Sugimoto
雅俊 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Facom Corp
Original Assignee
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Facom Corp filed Critical Fuji Facom Corp
Priority to JP23870589A priority Critical patent/JPH03100817A/ja
Publication of JPH03100817A publication Critical patent/JPH03100817A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計算機系等に用いられるバス切換回路であって
、複数個の入力バス中の1個を択一的に指定する駆動指
令に基づき入力バスごとに設けられたバスドライバによ
り共通の出力バスを駆動すべき入力バスを切り換えるも
のに関する。
〔従来の技術〕
複数個のCPUないしプロセッサを含む計算機系等では
、各プロセッサに付随するデータバスやアドレスバスと
くに前者をそれらに共通のバスに切り換え接続する必要
があることが多く、かがるバスの切り換え接続手段とし
てはバスドライバがふつう用いられる。このバスドライ
バとしては、オープンコレクタないしはオーブンドレイ
ン動作方式のものもあるが、バス駆動能力を備えバスに
対する駆動状態と浮動状態とを制御可能なトライステー
ト動作方式のものを用いる方が有利な場合が多い0本発
明はかかるトライステート動作のバスドライバを用いる
バス切換回路に関し、以下においてバスドライバで駆動
される側のバスを出力バス、駆動内容ないしデータを指
定する側のバスを入力バスということとする。
第4図にかかるバスドライバを用いて2個の入力バス1
1と12によりそれらに共通な出力バス20を切り換え
駆動する従来方式を示す、バスドライバ31と32はそ
の入力側にそれぞれ接続された入力バス11と12上に
乗せられて来るデータd1とd2をそれぞれ受け、その
データ内容に応じて出力側に接続された出力バス20を
駆動できるが、この出力バス20を駆動するか浮動させ
るかはそれぞれ駆動指令S1と32により指定される。
これらの駆動指令は例えば鴇の論理状態で駆動をt’l
11の論理状態で浮動をそれぞれ指令するもので、図示
のように駆動指令S2をインバータlによる駆動指令S
1の補信号とすることにより、バスドライバ11と12
が交互に駆動または浮動状態に置かれる。
第5図にこのバス切換方式の動作例を示す、同図(a)
とCb)はそれぞれ入力バス11と12上の複数個のビ
ットからなるデータd1とd2を模式的に示し、それぞ
れのバスサイクルに従って例えば図示のようにデータd
iはdla、dlbと、データd2はd2a、d2bと
それぞれ順次切り換わって行く。
第5図(C)と(6)はバスドライバ31と32にそれ
ぞれ与えられる駆動指令S1と82を示し、図の前半で
は駆動指令S1が−で駆動指令S2がtなので、バスド
ライバ31が駆動状態、バスドライバ32が浮動状態に
あり、同図(e)の出力バス20上のデータdOとして
は図示の\ように入力バス11からのデータdla、d
lbが乗せられるが、駆動指令S1が一1駆動指令S2
が−に切り換わった後半では、バスドライバ31が浮動
状態、バスドライバ32が駆動状態にそれぞれ変わって
、出力バス20上のデータdoが入力バス12からのデ
ータ d2a、d2bに切り換わる。
以上のように従来のバス切換方式では、例えば職の論理
状態で駆動ないしイネーブル状態を、−の論理状態で浮
動ないしディセーブル状態をそれぞれ指定する駆動指令
やその補信号を、入力バスごとに設けられたバスドライ
バに対して直接的に与え、かつこの駆動指令により複数
個のバスドライバ中の1個に対して駆動状態を択一的に
指定することによって出力バスを駆動すべき入力バスが
切り換えられていた。
〔発明が解決しようとする課題〕
ところが、かかる従来のバス切換方式では、出力バスを
駆動すべき入力バスが切り換わる途中で短時間ではある
が複数個の入力バスにより出力バスが同時駆動される不
都合が生じる。
すなわち、第5図(C)の駆動指令51が−から〜に変
わり、これとほぼ同時に同図(ロ)の駆動指令S2が〜
から−に変わったとき、同図(e)に示すようにそれに
若干遅れて出力バス20を駆動する入力バスが11から
12に切り換わるが、図にTdで示す短時間内に再入力
バス11と12によりて出力バス20が同時に駆動され
る。バスドライバ31と32は前述のように出力バス2
0に対する駆動能力を持つから、例えば入力バス11と
12上のデータd1とd2中の対応ビットの内容の一方
が鴇、他方が−であると、電源が出力バス20の電線に
よって前述の同時駆動時間↑dの間短絡されるので、こ
の際に流れる大電流によりバスドライバの出力トランジ
スタが損傷し、あるいは短絡電流に付随する電源ノイズ
により誤動作が起きる問題が発生する。
かかる問題の解決には、例えば第5図の動作例では駆動
指令Slがへから〜に変わった後に駆動指令S2が−か
ら−に変わるタイミングを遅らせればよいが、これでは
駆動指令が逆に−から−に変化してバスドライバ11が
浮動状態から駆動状態になつた後に、駆動指令S2のh
からしに変化してバスドライバ12が駆動状態から浮動
状態になるタイミングが遅れて、同時駆動時間Tdが長
くなってしまう逆効果が生じる。
また、このように複数個の駆動指令を切り換えタイミン
グを相互に一定時間ずらせるだけでは、バスドライバの
伝搬遅延時間に生じ得るばらつきを吸収することは実際
上困難である。
なお、バスドライバを出力バスの駆動能力のないオープ
ンコレクタやオープンドレイン方式にすれば、もちろん
問題は始めから発生し得ないが、出力バスの各電線に電
位引き上げ用抵抗を接続しなければならないので、バス
ドライバの実効動作速度が落ち、かつ出力バスの負荷駆
動能力が低下してしまう欠点がある。
本発明はかかる問題を解決して、上述のような複数入力
バスによる出力バスの同時駆動時間ないしは電源短絡時
間が発生し得ないバス切換回路を提供することを目的と
する。
〔課題を解決するための手段〕
この目的は本発明によれば、複数個の入力バス中の1個
を択一的に指定する駆動指令に基づき入力バスごとに設
けられたバスドライバにより共通の出力バスを駆動すべ
き入力バスを切り換えるバス切換回路を、各バスドライ
バ内に出力バス駆動用チャネルとは別に設定され入力が
一方の論理状態に固定されたモニタチャネルと、バスド
ライバごとに設けられそのモニタチャネルの出力が浮動
状態になったときに他方の論理状態を取るモニタ信号を
発するモニタ信号回路と、駆動指令に基づいて他のバス
ドライバに対応するモニタ信号が他方の論理状態にある
ことを条件に駆動指令により指定された入力バスに対応
するバスドライバを駆動状態に置くバスドライバ制御回
路とで構成することにより達成される。
なお、モニタチャネルは新しくバスドライバ内に組み込
みないしそれに付随して設ける必要はな(、その複数個
の出力バス駆動チャネル中の1個を単に割り当てること
でよい。
モニタ信号回路は最も簡単にはモニタチャネルの出力に
接続された拳−の抵抗で構成でき、例えばモニタチャネ
ルの入力が−の論理状態に固定される場合はこれを電位
引き上げ抵抗とし、−の論理状態に固定される場合はこ
れを電位引き下げ抵抗とすることでよい。
バスドライバ制御回路は複数個のバスドライバに対して
共通に設けてもバスドライバごとに設けてもよい、後者
の場合、これを最も簡単には単一の論理ゲートで構成す
ることができる。なお、このバスドライバ制御回路が特
定のバスドライバを駆動状態に置くべき条件は、ふつう
は他のバスドライバに対応するモニタ信号のすべてが他
方の論理状態にあることとすることでよいが、場合によ
ってはその内の1個のみが他方の論理状態にあることと
することもできる。
〔作用〕
本発明では、上記構成にいうバスドライバ制御回路によ
り特定のバスドライバをそれが駆動指令により指定され
ているとき、他のバスドライバが浮動状態にあることを
条件に駆動状態に置かせ、この駆動状態に置く条件を確
認するためにモニタチャネルとモニタ信号回路をバスド
ライバごとに設け、モニタ信号回路にモニタチャネルの
出力が浮動状態になったときに所定の論理状態を取るモ
ニタ信号を発しさせる。
駆動指令による指定をあるバスドライバから次のバスド
ライバに切り換えたとき、指定されなくなったバスドラ
イバは直ちに駆動状態から浮動状態への動作を始めるが
、この動作が完了してそのモニタチャネルの出力が浮動
状態になるまでは、対応するモニタ信号回路からのモニ
タ信号は浮動状態を示す論理状態を取らないので、バス
ドライバ制御回路は次のバスドライバを駆動状態に置か
ない、従って、本発明では切り換え時に一旦すべてのバ
スドライバが浮動状態に置かれる。
この後、駆動状態にあったバスドライバの浮動状態への
動作が完了してそのモニタチャネルの出力が浮動状態に
変わると、対応するモニタ信号回路からのモニタ信号が
浮動状態を示す論理状態を取るので、これを条件として
次のバスドライバがバスドライバ制御回路により駆動状
態に置かれ、これによって出力バスを駆動すべきバスド
ライバの切り換えが完了する。
このように本発明によるバス切換回路は、出力バスを駆
動すべきバスドライバを切り換える際、必ずすべてのバ
スドライバを一旦は浮動状態にした上で、今まで駆動状
態にあったバスドライバが浮動状態になったことをその
モニタチャネルの出力を見ているモニタ信号回路のモニ
タ信号の論理状態からバスドライバ制御回路によって確
認し、これが確認されたことを条件に始めてバスドライ
バ制御回路により次のバスドライバを駆動状態に置くこ
とにより、出力バスが同時駆動されて電源が短絡される
時間をなくして、前述の課題を解決するものである。
〔実施例〕
以下、図を参照しながら本発明の実施例を具体的に説明
する。第1図は本発明によるバス切換回路の実施例回路
図で、第2図はその動作を例示する波形等の線図であり
、第4図および第5図に対応する部分には同じ符号が付
されている。
第1図の実施例においても、第4図の場合と同じく2個
の入力バスUと12によって共通の出力バス20が切り
換え駆動され、この切り換えのために入力バス11と1
2に対してバスドライバ31と32がそれぞれ設けられ
、これらに対してそのいずれを駆動状態にすべきかをこ
の例では%の論理状態で指定する駆動指令51とインバ
ータlによるその補信号の駆動指令S2がそれぞれ与え
られる。
バスドライバ11と12は複数個のチャネルを備えるが
、本発明ではその内の1個がモニタチャネルMCとして
設定され、他の例えば8個が入出力バスと接続された駆
動チャネルDCとして用いられる。
モニタチャネル?ICの入力はこの例では図のように接
地されて−の論理状態に固定される。
従って、このモニタチャネルMCの出力はバスドライバ
11や12が駆動状態にある時はその入力と同じ−の論
理状態を取り、バスドライバが浮動状態にある時に限っ
て%、’LIいずれをも取り得る浮動状態となる。モニ
タ信号回路41と42はモニタチャネルMCのこの浮動
状態の検出のためバスドライバごとに設けられ、この例
ではモニタチャネルMCの出力に接続されたそれぞれ単
一の電位引き上げ抵抗からなる。従って、この例ではモ
ニタ信号回路41と42からのモニタ信号MlとPI3
は、対応するバスドライバ11と12が駆動状態の時は
−の、浮動状態の時は−の論理状態をそれぞれ取る。
なお、モニタチャネルMCの入力を〜の論理状態に固定
することもでき、この場合にはバスドライバが駆動状態
にある間はその出力が同じhの論理状態になるから、モ
ニタ信号回路41と42としてこの出力に接続された例
えば単一の電位引き下げ抵抗を用いることにより、バス
ドライバが駆動状態の時は−の、浮動状態の時は〜の論
理状態をそれぞれ取るモニタ信号M1とM2が得られる
この例でのバスドライバ制御回路51と52はバスドラ
イバごとに設けられ、駆動指令かへの論理状態で駆動状
態を指定し、かつモニタ信号が−の論理状態でバスドラ
イバの浮動状態を示すのに対応して、この例ではそれぞ
れ単一のアンドゲートで構成される0図のように、バス
ドライバ31に対応するバスドライバ制御回路51のア
ンドゲートはその2個の入力に駆動指令stとバスドラ
イバ32に対応するモニタ信号M2を受け、バスドライ
バ32に対応するバスドライバ制御回路52のアンドゲ
ートはその2個の入力に駆動指令S2とバスドライバ3
1に対応するモニタ信号h1を受ける。これら両アンド
ゲートの出力である制御信号CIとC2は、いずれもそ
の−の論理状態で対応するバスドライバ11と12を駆
動状態に、+14の論理状態で浮動状態にそれぞれ置く
ものとする。
なおこの例に限らず、バスドライバ制御回路は駆動指令
の駆動を指定する論理状態とモニタ信号のバスドライバ
の浮動状態を示す論理状態とに適した論理ゲートで構成
できる。
以上で回路構成の説明を終え、第2図を参照してその動
作を説明する。第2図(a)の入力バスll上のデータ
d1.同図(ロ)に入力バス12上のデータd2゜同図
(C)の駆動指令Sl、および同図(ロ)の駆動指令S
2は第5図(a)〜(ロ)と同じであり、駆動指令51
が−で82が−である図の前半ではバスドライバ11が
駆動状態、バスドライバ12が浮動状態で、第2図(1
)の出力バス20上のデータdOとしては入力バス11
からのデータdla、dlbが順次乗せられている。こ
の間には、同図(e)のモニタ信号Mlは一9同図(f
)のモニタ信号M2はす、同図(2)の制御信号CIは
%、同図(ハ)の制御信号C2は−の論理状態にある。
第2図、(C)の駆動指令51がhから−に、これに応
じて同図(イ)の駆動指令S2が−から−にそれぞれ変
わった時、まずバスドライバ制御回路51のアンドゲー
トのアンド条件が破れ、矢印Pで示すようにその出力で
ある同図(2)の制御信号C1が〜から−に変わり、こ
れによりバスドライバ11が浮動状態に移り、矢印Qで
示すように同図(i)の出力バス20上のデータdOが
消失する。
バスドライバ11が浮動a′履に変わると、そのモニタ
チャネルMCの出力も浮動状態になるので、モニタ信号
回路41からの第2図(e)のモニタ信号M1が−の論
理状態になり、これを一方の入力に受けるバスドライバ
制御回路52のアンドゲートはすでにその他方の入力に
駆動指令S2のhの論理状態を受けているので、これに
よってそのアンド条件が整うて、矢印Rで示すように同
図(ハ)の制御信号C2がhの論理状態となってバスド
ライバ12を駆動状態に置く、これにより矢印Sで示す
ように同図(i)の出力バス20上のデータdOが入力
バス12上のデータd2aに切り換えられる。
なお、バスドライバ12が駆動状態に変わるとそのモニ
タチャネル?ICの出力も−の論理状態に変わり、モニ
タ信号回路42からのモニタ信号M2が同図(f)のよ
うにへから−に変わるが、どれを受けるバスドライバ制
御回路51のアンドゲートはすでにアンド条件が破れて
いるのでその出力である制御信号C1の−の論理状態は
変化せず、バスドライバ11の浮動状態はそのまま維持
される。
以上の動作かられかるように、本発明回路では出力バス
20の駆動を入力バス11から入力バス12に切り換え
る際、第2図0)に示すように必ず出力バスを一時浮動
させる時間Tfを置いた後に切り換えが行なわれ、これ
によって従来の出力バスに対する同時駆動とそれによる
電源短絡が確実に防止される。逆に、出力バス20の駆
動を入力バス12から入力バス11に切り換える際にも
必ず一時浮動時間Tfが置かれる。なお、この際の動作
は上述と同様なので重複を避けるため説明を省略する。
第3図は1個の出力バス20の駆動が3個の入力バス1
1〜13間で切り換えられる場合に本発明を適用した実
施例を示す回路図である。3個の入力バス11〜13に
対応して3個のバスドライバ31〜33が用いられ、こ
れらの入力バスをこの例では−の論理状態で指定する駆
動指令31−53は、2ビツトの指定データSDを受け
るデコーダ回路2によって作られ、その内の1個の駆動
指令をbの論理状態にすることによって3個の入力バス
11〜13中の1個が択一的に指定される。
各バスドライバ内のモニタチャネルMCの入力はこの実
施例でも−の論理状態に固定され、その出力を受けるモ
ニタ信号同Ia41〜43も単一の電位引き上げ抵抗で
それぞれ構成され、対応するバスドライバ11〜13が
浮動状態の時にhの論理状態を取るモニタ信号Ml−1
13をそれぞれ発する。バスドライバ制御回路51〜5
3はこの例ではそれぞれ3入力のアンドゲートで構成さ
れ、それらの出力である制御信号C1−C5の−の論理
状態によりバスドライバ11−13を駆動状態に置く0
図示のように、あるバスドライバに対応するバスドライ
バ制御回路のアンドゲートは、そのバスドライバを指定
する駆動指令と他のバスドライバに対応する2個のモニ
タ信号とを受ける。
かかる構成のバス切換回路は、バスドライバ等の個数が
第1図の実施例の2個から3個に増え、バスドライバ制
m回路のアンドゲートの接続がこれに応じて異なるだけ
で、動作はそれと実施上間じなのでその説明は省略する
。このように本発明は任意の複数個の入力バスに適用で
きる。
なお、この第3図の実施例回路では、デコーダ回路2に
与える指定データSOを切り換えることにより、任意の
順序で出力バスを駆動すべき入力バスを指定できるよう
になっているが、複数個の入力バスが一定の順序で循環
的に指定される場合もあり得る。かかる場合のバスドラ
イバ制御回路には2入力のアンドゲートを用いることで
よく、あるバスドライバに対応するバスドライバ制御回
路のアンドゲートには、前述の説明からもわかるように
このバスドライバ用の駆動指令とその前に駆動されるバ
スドライバに対応するモニタ信号とを与えればよい。
これからもわかるように、本発明は以上例示した実施例
に限らず種々の態様で実施をすることができる0例えば
、実施例ではバスドライバの入出力が同じ論理状態にあ
ることを前提としたが、逆の論理状態になる場合にもモ
ニタ信号のバスドライバの駆動状態を示す論理状態をそ
れに応じて適宜に選択することにより、本発明を容易に
実施することができる。
(発明の効果〕 以上述べたとおり本発明では、各バスドライバ内にモニ
タチャネルを設定してその入力を所定の論理状態に固定
し、このモニタチャネルの出力が浮動状態になったとき
所定の論理状態を取るモニタ信号をモニタ信号回路によ
り−作り、バスドライバ制御回路により駆動指令により
指定されたバスドライバを他のバスドライバに対応する
モニタ信号が浮動状態を示す論理状態にあることを条件
に駆動状態に置くことにより、ある入力バスに対応する
バスドライバから次の入力バスに対応するバスドライバ
に駆動状態を切り換える際、駆動状態にあったバスドラ
イバがまず浮動状態にされ、この浮動状態への移行動作
の完了をバスドライバ制御回路によりモニタ信号の論理
状態から確認した後に始めて次のバスドライバが駆動状
態に置かれるので、出力バスを駆動する入力バスを切り
換える途中で出力バスを確実に一時浮動状態にして、従
来の出力バスの同時駆動や電源短絡の問題を発生し得な
いようにすることができる。
これにより、ないしこれと関連して、本発明により次の
効果を挙げることができる。
(匈電源短絡時に流れる大電流によりバスドライバの出
力トランジスタが損傷するおそれをなくすことができる
(ロ)急峻な短絡電流に伴う電源ノイズによる計算機や
電子回路の誤動作を有効に防止できる。
(C)2個の入力バスからのデータが一時的にせよ出力
バス上で衝突する不都合がなくなり、これによる計算機
系の誤動作も防止できる。
■出力バスの同時駆動を避けるためオーブンコレクタや
オープンドレイン方式のバスドライバを用いる必要がな
くなり、バスドライバの実効動作速度を高め、かつ出力
バスの負荷駆動能力を高めることができる。
また、本発明は実施例からもわかるように簡単な回路構
成で容易に実施することができ、上述の諸効果により計
算機系や電子回路系、とくに複数CPU系の動作信鯨性
と動作速度を高める上で著効を発揮し得るものである。
【図面の簡単な説明】
第1図から第3図までが本発明に関し、第1図は本発明
によるバス切換回路を2人カバス系に適用した実施例回
路図、第2図はこの実施例の動作を示す主な信号の波形
等の線図、第3図は本発明回路を3人カバス系に適用し
た実施例回路図である。第4図以降は従来技術に関し、
第4図は第1図に対応する従来のバス切換方式を示す回
路図、第5図はその動作を示す主な信号の波形等の線図
である。これらの図において、

Claims (1)

    【特許請求の範囲】
  1. 複数個の入力バス中の1個を択一的に指定する駆動指令
    に基づき入力バスごとに設けられたバスドライバにより
    共通の出力バスを駆動すべき入力バスを切り換えるため
    の回路であって、各バスドライバ内に出力バスの駆動用
    チャネルとは別に設定され入力が一方の論理状態に固定
    されたモニタチャネルと、バスドライバごとに設けられ
    そのモニタチャネルの出力が浮動状態になったときに他
    方の論理状態を取るモニタ信号を発するモニタ信号回路
    と、駆動指令に基づいて他のバスドライバに対応するモ
    ニタ信号が他方の論理状態にあることを条件に駆動指令
    により指定された入力バスに対応するバスドライバを駆
    動状態に置くバスドライバ制御回路とを備えてなるバス
    切換回路。
JP23870589A 1989-09-14 1989-09-14 バス切換回路 Pending JPH03100817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23870589A JPH03100817A (ja) 1989-09-14 1989-09-14 バス切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23870589A JPH03100817A (ja) 1989-09-14 1989-09-14 バス切換回路

Publications (1)

Publication Number Publication Date
JPH03100817A true JPH03100817A (ja) 1991-04-25

Family

ID=17034060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23870589A Pending JPH03100817A (ja) 1989-09-14 1989-09-14 バス切換回路

Country Status (1)

Country Link
JP (1) JPH03100817A (ja)

Similar Documents

Publication Publication Date Title
US4379327A (en) Universal interface circuit for synchronous and asynchronous buses
US6339806B1 (en) Primary bus to secondary bus multiplexing for I2C and other serial buses
US20030160630A1 (en) Bidirectional edge accelerator circuit
US5086427A (en) Clocked logic circuitry preventing double driving on shared data bus
JPH03154290A (ja) 半導体装置
US4419592A (en) Bidirection data switch sequencing circuit
US6657460B2 (en) Spatially filtered data bus drivers and receivers and method of operating same
US5767701A (en) Synchronous contention prevention logic for bi-directional signals
JP2628473B2 (ja) Scsiバス駆動回路
KR100468733B1 (ko) 스큐드 버스 구동 방법 및 회로
JPH03100817A (ja) バス切換回路
US5994918A (en) Zero delay regenerative circuit for noise suppression on a computer data bus
US5834949A (en) Bus driver failure detection system
US5789944A (en) Asynchronous anticontention logic for bi-directional signals
JP2003141062A (ja) Iicバス制御システム
US6172900B1 (en) Compact, low voltage, noise-immune RAM cell
US6222413B1 (en) Receiver assisted net driver circuit
JP2001102914A (ja) 双方向信号制御回路
JP3713056B2 (ja) Cmosバスドライバ回路及びバスシステム
JP7672991B2 (ja) 半二重インターフェースのための双方向リドライバ
JP2845251B2 (ja) 集積回路装置
EP0520675A2 (en) Flushable delay line
JPH0883138A (ja) バス上の容量結合を補償する補償回路を有するデータ・プロセッシング・システム
KR920008007Y1 (ko) 버퍼를 사용하지 않는 플로피 디스크 콘트롤 회로
JPS61267851A (ja) 信号ラインにおける衝突回避方式