JPH03101272A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03101272A JPH03101272A JP2135164A JP13516490A JPH03101272A JP H03101272 A JPH03101272 A JP H03101272A JP 2135164 A JP2135164 A JP 2135164A JP 13516490 A JP13516490 A JP 13516490A JP H03101272 A JPH03101272 A JP H03101272A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gate
- band
- insulator
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
- H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
- H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/01—Manufacture or treatment
- H10D48/031—Manufacture or treatment of three-or-more electrode devices
- H10D48/032—Manufacture or treatment of three-or-more electrode devices of unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は集積回路技術の分野に関するものである。更に
詳細には、本発明は、特に不揮発性メモリへの応用に適
した、絶縁体を通って電流を流すことのできる装置に関
するものである。
詳細には、本発明は、特に不揮発性メモリへの応用に適
した、絶縁体を通って電流を流すことのできる装置に関
するものである。
[従来の技術]
現在の不揮発性メモリ装置は、記憶されるデータビット
を表わすために浮遊ゲート上へ蓄積電荷を供給するため
に、チャネルホット電子法あるいはトンネリング法を用
いている。浮遊ゲートを取り囲む絶縁体として最も普通
に用いられるものは二酸化シリコンである。ストレスが
加わると、フ7つ7−・/A/トハイム(Fowler
−Nordheis )トンネリングを用いて一二酸・
化シリコン絶縁体障壁を通って電子がトンネルする。こ
れに関して次の文献を引用する。米国雑誌Journa
l of AppliedPhysicsの1969年
1月発行の第40巻第1号誌の第278頁から第283
頁に掲載のレンツリンガ−(Lcnzlinger)と
スノウ(snow>による[熱酸化S i O2中への
ファウラー・ノルトハイムトンネリング(Fowler
−Nordheim tunnelingInto t
hermally grown S i 02 )
J 、別の方法として用いられているものはチャネルホ
ット電子注入である。チャネルホット電子注入では、ソ
ースとドレイン闇に高速度の電流を流す。この高速度の
iti?mによって、インパクトイオン化が起こり、高
エネルギーを有する自由電子が生成される。これら自由
電子の成る割合のものは、浮遊ゲート上のバイアスによ
って引かれて二酸化シリコン障壁を横切る。ファウラー
・ノルトハイムトンネリングの制限は、絶縁体両端間に
必要とされる高電界である。この高電界はトンネリング
と結びついて場合によっては絶縁体層の完全性を破壊し
、浮遊ゲートと基数との間の短絡を引き起こす。従って
、基板と浮遊ゲートとの1mの絶縁体両端間により低い
電界を印加した状態で動作する電子注入機構を利用でき
ることが望ましい。
を表わすために浮遊ゲート上へ蓄積電荷を供給するため
に、チャネルホット電子法あるいはトンネリング法を用
いている。浮遊ゲートを取り囲む絶縁体として最も普通
に用いられるものは二酸化シリコンである。ストレスが
加わると、フ7つ7−・/A/トハイム(Fowler
−Nordheis )トンネリングを用いて一二酸・
化シリコン絶縁体障壁を通って電子がトンネルする。こ
れに関して次の文献を引用する。米国雑誌Journa
l of AppliedPhysicsの1969年
1月発行の第40巻第1号誌の第278頁から第283
頁に掲載のレンツリンガ−(Lcnzlinger)と
スノウ(snow>による[熱酸化S i O2中への
ファウラー・ノルトハイムトンネリング(Fowler
−Nordheim tunnelingInto t
hermally grown S i 02 )
J 、別の方法として用いられているものはチャネルホ
ット電子注入である。チャネルホット電子注入では、ソ
ースとドレイン闇に高速度の電流を流す。この高速度の
iti?mによって、インパクトイオン化が起こり、高
エネルギーを有する自由電子が生成される。これら自由
電子の成る割合のものは、浮遊ゲート上のバイアスによ
って引かれて二酸化シリコン障壁を横切る。ファウラー
・ノルトハイムトンネリングの制限は、絶縁体両端間に
必要とされる高電界である。この高電界はトンネリング
と結びついて場合によっては絶縁体層の完全性を破壊し
、浮遊ゲートと基数との間の短絡を引き起こす。従って
、基板と浮遊ゲートとの1mの絶縁体両端間により低い
電界を印加した状態で動作する電子注入機構を利用でき
ることが望ましい。
他方、チャネルホット電子注入の注入効率は典型的には
10−6以)である。この低い効率のために、プログラ
ムされるべき装置には大きいドレイン電流が供給されね
ばならない。通常この大きい主流はチップ上の電流容量
能力を越えており、このためこのTli流供給のための
外部電源が必要とされる。これは重大な欠吃(と考えら
れている。従って、高い注入効率を有する注入機構を得
ることが望まれている。
10−6以)である。この低い効率のために、プログラ
ムされるべき装置には大きいドレイン電流が供給されね
ばならない。通常この大きい主流はチップ上の電流容量
能力を越えており、このためこのTli流供給のための
外部電源が必要とされる。これは重大な欠吃(と考えら
れている。従って、高い注入効率を有する注入機構を得
ることが望まれている。
[発明の要約1
ここに述べる本発明の実施例は、バンドからバンドへの
トンネリングで誘起される基板のホット電子注入を利用
するための方法と構造である。ここに述べる実施例にお
いて、浮遊ゲートトランジスタのチャネル領域は、基板
と同じドーピンク型であるP型に8濃度ドープされた領
域である。ゲートには高濃度にドープされたチャネルを
反転させるのに十分な電圧が与えられる。トランジスタ
のソースとドレインへは正の電圧が供給され、ゲート絶
縁体と基板との間の界面の反転電子を排除する。これに
より、バンドからバンドへのトンネリングを引起こす強
い空乏領域が形成される。反転電子の排除によってバン
ドからバンドへ誘起された正孔は、ゲート上の正の電荷
によって排斥される。これらの正孔はインパクトイオン
化によって更に電子正孔対を生成する。これらの電子の
成る部分のものはゲートと基板との闇の絶縁体によって
設けられたエネルギー障壁を乗り越えるのに十分なエネ
ルギーを持つ。このエネルギーとゲート上の電界とが結
びついて、基板からゲート中への電子の流れが生ずる。
トンネリングで誘起される基板のホット電子注入を利用
するための方法と構造である。ここに述べる実施例にお
いて、浮遊ゲートトランジスタのチャネル領域は、基板
と同じドーピンク型であるP型に8濃度ドープされた領
域である。ゲートには高濃度にドープされたチャネルを
反転させるのに十分な電圧が与えられる。トランジスタ
のソースとドレインへは正の電圧が供給され、ゲート絶
縁体と基板との間の界面の反転電子を排除する。これに
より、バンドからバンドへのトンネリングを引起こす強
い空乏領域が形成される。反転電子の排除によってバン
ドからバンドへ誘起された正孔は、ゲート上の正の電荷
によって排斥される。これらの正孔はインパクトイオン
化によって更に電子正孔対を生成する。これらの電子の
成る部分のものはゲートと基板との闇の絶縁体によって
設けられたエネルギー障壁を乗り越えるのに十分なエネ
ルギーを持つ。このエネルギーとゲート上の電界とが結
びついて、基板からゲート中への電子の流れが生ずる。
本発明の2つの重要な特徴は、与えられた基数からゲー
トへの電流に対してゲート絶縁体両端間に供給1べき電
界が減少することと、nい注入効率とである。この電界
が最小化されるために、ファウラー・ノルトハイムトン
ネリングとチャネルホット電子注入とに関して、ゲート
絶縁体の寿命が最大化される。
トへの電流に対してゲート絶縁体両端間に供給1べき電
界が減少することと、nい注入効率とである。この電界
が最小化されるために、ファウラー・ノルトハイムトン
ネリングとチャネルホット電子注入とに関して、ゲート
絶縁体の寿命が最大化される。
[実施例]
本発明は、図面を参照した好適実施例についての以下の
詳細な説明から最も良く理解されよう。
詳細な説明から最も良く理解されよう。
本発明のここに述べる実施例では、集積回路の壜板から
浮遊ゲート中への電子注入の新しい機構を採用している
。この過程は電子注入に関するバンドからバンドへ誘起
される基板と呼ばれる(以下では[バンドからバンドへ
の注入」と呼ぶ)。
浮遊ゲート中への電子注入の新しい機構を採用している
。この過程は電子注入に関するバンドからバンドへ誘起
される基板と呼ばれる(以下では[バンドからバンドへ
の注入」と呼ぶ)。
従来のファウラー・ノルトハイムトンネリング注入にお
いては、ゲートへ印加される正の電圧V(I+が第1図
に示されたようなバンドの曲がりを引き起こす。基板の
伝導帯とゲート酸化物の伝導帯との闇の厚さが距1濃度
DFNの時、ファウラー・ノルトハイムトンネリングが
発生する。これについては前記参考文献を参照されたい
。
いては、ゲートへ印加される正の電圧V(I+が第1図
に示されたようなバンドの曲がりを引き起こす。基板の
伝導帯とゲート酸化物の伝導帯との闇の厚さが距1濃度
DFNの時、ファウラー・ノルトハイムトンネリングが
発生する。これについては前記参考文献を参照されたい
。
本発明において、ゲート酸化物と基板との界面に蓄積す
る反転電子は浮遊ゲートセルの゛ソースとドレインへ印
加される正の電圧によって排除される。これによって反
転電位が消し去られ、ゲート酸化物と基板との界面にお
ける反転領域から電子が除去される。これにより基板は
強い空乏層となる。強い空乏層において、価電子帯から
伝導帯へ電子Aがバンドからバンドへトンネルするとこ
ろでバンドからバンドへのトンネリングが発生する。
る反転電子は浮遊ゲートセルの゛ソースとドレインへ印
加される正の電圧によって排除される。これによって反
転電位が消し去られ、ゲート酸化物と基板との界面にお
ける反転領域から電子が除去される。これにより基板は
強い空乏層となる。強い空乏層において、価電子帯から
伝導帯へ電子Aがバンドからバンドへトンネルするとこ
ろでバンドからバンドへのトンネリングが発生する。
この電子Aは正の電圧を印加されたソースまたはドレイ
ンを通って排除される。残った正孔A′はゲートへ印加
された正の電位によってゲートから排斥される。この高
電圧によってインパクトイオン化が起こり、それにより
更に電子正孔対BとB′が生成される。電子Bは、ゲー
トへ与えられる電位と強いバンドの曲がりとによって、
ゲート酸化物の伝導帯へ達するに必要なエネルギーより
も大きいエネルギーを得る。このエネルギーを有する電
子はおよそ100オングストロームの平均拡tmt離を
持つ。従って、これらの電子のうちの成る数のものはゲ
ート酸化物を横切って、獲得したエネルギーレベルを失
なって半導体基板の通常の価電子帯と伝導帯へ落ら込む
前に、浮遊ゲート中へ到達する。
ンを通って排除される。残った正孔A′はゲートへ印加
された正の電位によってゲートから排斥される。この高
電圧によってインパクトイオン化が起こり、それにより
更に電子正孔対BとB′が生成される。電子Bは、ゲー
トへ与えられる電位と強いバンドの曲がりとによって、
ゲート酸化物の伝導帯へ達するに必要なエネルギーより
も大きいエネルギーを得る。このエネルギーを有する電
子はおよそ100オングストロームの平均拡tmt離を
持つ。従って、これらの電子のうちの成る数のものはゲ
ート酸化物を横切って、獲得したエネルギーレベルを失
なって半導体基板の通常の価電子帯と伝導帯へ落ら込む
前に、浮遊ゲート中へ到達する。
第3図は、バンドからバンドへのトンネリング現象を実
証するために用いられた実験構造の模式的側面断面図で
ある。基板10はP型にドープされ、アースへつながれ
ている。基板10中にP+領域12が形成され、単位平
方センチメートル当り約8X10171n子のドーピン
グレベルにドープされる。P+領域12のドーピングレ
ベルは基板10のそれよりもすくなくとも1桁以上大き
い。
証するために用いられた実験構造の模式的側面断面図で
ある。基板10はP型にドープされ、アースへつながれ
ている。基板10中にP+領域12が形成され、単位平
方センチメートル当り約8X10171n子のドーピン
グレベルにドープされる。P+領域12のドーピングレ
ベルは基板10のそれよりもすくなくとも1桁以上大き
い。
約150キロ電子ボルトのエネルギーと単位平方センチ
メートル当り約5X1015イオンのドーズで重い砒素
イオンをイオン注入することによって、N+ソース及び
ドレイン領域14が形成される。
メートル当り約5X1015イオンのドーズで重い砒素
イオンをイオン注入することによって、N+ソース及び
ドレイン領域14が形成される。
よく知られた方法を用いて、約156オンダストしニー
ムの厚さのゲート酸化層16が基板10の熱酸化によっ
て形成される。ゲート18は、ゲート酸化物16の表面
上への多結晶シリコンの堆積と、このゲート酸化層16
と多結晶シリコン[18のV4層のパターン加工とによ
って形成される。ゲートは電圧V、へつながれ、ンー・
ス及びドレインは電圧■、へつながれる。
ムの厚さのゲート酸化層16が基板10の熱酸化によっ
て形成される。ゲート18は、ゲート酸化物16の表面
上への多結晶シリコンの堆積と、このゲート酸化層16
と多結晶シリコン[18のV4層のパターン加工とによ
って形成される。ゲートは電圧V、へつながれ、ンー・
ス及びドレインは電圧■、へつながれる。
第4図は、ゲートへ印加される電圧vgに対して、ドレ
イン電流とゲート電流を示すグラフである。この測定は
Vd−0とVd−2ボルトについて得られた。これらの
曲線は、上に述べたドーピングレベル以上に、156す
ングストロームのゲート酸化物に対し約10ボルトとい
う適切なしきい1aitt圧が加わった場合に、古典的
な)7ウラー・ノルドハイム関係をポしている。ドレイ
ン電圧がOボルトで、雑B的リークを示すドレイン電流
が約10ボルトのゲート電圧まで流れている。この後、
ファウラー・ノルトハイムトンネリングが発生し始め、
ドレインからゲートへのドレイン電流が立上り始める。
イン電流とゲート電流を示すグラフである。この測定は
Vd−0とVd−2ボルトについて得られた。これらの
曲線は、上に述べたドーピングレベル以上に、156す
ングストロームのゲート酸化物に対し約10ボルトとい
う適切なしきい1aitt圧が加わった場合に、古典的
な)7ウラー・ノルドハイム関係をポしている。ドレイ
ン電圧がOボルトで、雑B的リークを示すドレイン電流
が約10ボルトのゲート電圧まで流れている。この後、
ファウラー・ノルトハイムトンネリングが発生し始め、
ドレインからゲートへのドレイン電流が立上り始める。
ドレイン電圧が2ボルトの場合も同様の傾向がみられる
が、フ戸ウラ−・ノルトハイムトンネリングが始まる前
のドレインリーク電流はより大きくなっており、またフ
ァウラー・ノルトハイムトンネリングを引き起こすため
の約10ボルトのゲート酸化物電圧レベルを加えるため
に2ボルトのシフトが必要となっている。
が、フ戸ウラ−・ノルトハイムトンネリングが始まる前
のドレインリーク電流はより大きくなっており、またフ
ァウラー・ノルトハイムトンネリングを引き起こすため
の約10ボルトのゲート酸化物電圧レベルを加えるため
に2ボルトのシフトが必要となっている。
第5図は、第3図のゲート電圧をドレイン電流とゲート
電流に対して模式的に示すグラフである。
電流に対して模式的に示すグラフである。
これらの曲線は4ボルトと8ボルトの間のドレイン電圧
に対して得られた。これらの曲線はバンドからバンドへ
の基板ホット電子注入の特性を示す6例えば、Vd−4
ボルトで、約8ボルトrX′Fでゲート電圧が約8ボル
トに達するまではリーク%i流が流れ、そしてゲート電
流が流れ始める。
に対して得られた。これらの曲線はバンドからバンドへ
の基板ホット電子注入の特性を示す6例えば、Vd−4
ボルトで、約8ボルトrX′Fでゲート電圧が約8ボル
トに達するまではリーク%i流が流れ、そしてゲート電
流が流れ始める。
ゲート電圧が約8ボルトでドレイン電圧が4ボルトの場
合、ゲート酸化物両端の電圧効果は約4ボルトでこれは
ファウラー・ノルトハイムトンネリングに必要なしきい
値よりかなり小さい。ドレイン電流のゲート電圧に対す
る依存性とゲート電圧のか1限効果が与えられれば、バ
ンドからバンドへのトンネリングはドレインから基板へ
のリークの原因であり、またゲート電圧を引き起こす電
子の源であることが示される。この装置について実施さ
れた実験が示すことは、ドレイン電圧流より約2桁小さ
いゲート電流が得られるという゛ことである。
合、ゲート酸化物両端の電圧効果は約4ボルトでこれは
ファウラー・ノルトハイムトンネリングに必要なしきい
値よりかなり小さい。ドレイン電流のゲート電圧に対す
る依存性とゲート電圧のか1限効果が与えられれば、バ
ンドからバンドへのトンネリングはドレインから基板へ
のリークの原因であり、またゲート電圧を引き起こす電
子の源であることが示される。この装置について実施さ
れた実験が示すことは、ドレイン電圧流より約2桁小さ
いゲート電流が得られるという゛ことである。
同様の特性は6ボルトと8ボ・ルトのドレイン電圧に対
しても見られる。このように、ゲート電圧とドレイン電
圧との電圧差、すなわちゲート酸化物両端間の電圧降下
がファウラー・ノルトハイムトンネリングに必要な電圧
よりずっと小さいことに注目されたい。
しても見られる。このように、ゲート電圧とドレイン電
圧との電圧差、すなわちゲート酸化物両端間の電圧降下
がファウラー・ノルトハイムトンネリングに必要な電圧
よりずっと小さいことに注目されたい。
第6図は、第6図に示されるように、空乏龍障壁ライン
20を含む第3図の構造の模式的側面図である。図示の
ように、十分大きい電圧がドレイン14とゲート18に
印加されると、空乏領域20が発生する。ドレインへ印
加された正の電圧が、P+領域13とゲート酸化物16
の間の表面境界から電子を引出すため、この境界に、強
いが反転にまで至らない空乏領域が生成される。
20を含む第3図の構造の模式的側面図である。図示の
ように、十分大きい電圧がドレイン14とゲート18に
印加されると、空乏領域20が発生する。ドレインへ印
加された正の電圧が、P+領域13とゲート酸化物16
の間の表面境界から電子を引出すため、この境界に、強
いが反転にまで至らない空乏領域が生成される。
第7図は、10ボルトという一定のゲート電圧に対する
、ドレイン電流及びゲート電流対ドレイン電圧の関係を
示すグラフである。第7図はバンドからバンドへのトン
ネリングがドレイン電圧によって容易に制御されること
、また約5ボルトのしきい値電圧に達した後は10−9
アンペア台のよくわかったゲートtmのふるまいを与え
ること、を示している。
、ドレイン電流及びゲート電流対ドレイン電圧の関係を
示すグラフである。第7図はバンドからバンドへのトン
ネリングがドレイン電圧によって容易に制御されること
、また約5ボルトのしきい値電圧に達した後は10−9
アンペア台のよくわかったゲートtmのふるまいを与え
ること、を示している。
第8図は、バンドからバンドへ誘起される基板ホット電
子注入効果を示す第2の実験構造を示ず模式的側面図で
ある。6ボルトのドレイン電圧と0ボルトのトレイン電
圧の場合について実験が行われた。結果は第9図に示し
てあり、ゲート電圧に対してドレイン電圧とゲートi!
1%Eを描いである。
子注入効果を示す第2の実験構造を示ず模式的側面図で
ある。6ボルトのドレイン電圧と0ボルトのトレイン電
圧の場合について実験が行われた。結果は第9図に示し
てあり、ゲート電圧に対してドレイン電圧とゲートi!
1%Eを描いである。
6ボルトでは、バンドからバンドへの注入は生じていな
い。0ボルトでは、ドレイン電流とゲート11が同一で
あることから、ファウラー・ノルトハイムトンネリング
が発生していることがわかる。
い。0ボルトでは、ドレイン電流とゲート11が同一で
あることから、ファウラー・ノルトハイムトンネリング
が発生していることがわかる。
ドレイン電圧が6ボルトの時は、約11ボルトでゲート
へ電流が流れ始めることがわかる。この値は、V、−O
の曲線が示すように、ファウラー・ノルトハイムトンネ
リングのためにゲート酸化物両端間に必要な18ボルト
よりもずりと低い電圧であることに注目されたい。
へ電流が流れ始めることがわかる。この値は、V、−O
の曲線が示すように、ファウラー・ノルトハイムトンネ
リングのためにゲート酸化物両端間に必要な18ボルト
よりもずりと低い電圧であることに注目されたい。
第10図は、1987年のInterna口onalt
tectron Devices Heetingの論
文集第718頁〜第721頁に発表されたチャン(Ch
an)等の論文rMO8FETスケーリングに及ぼすゲ
ート誘起ドレインリーク電流のWe@ (THe II
DaCt orGate−Induced Drain
Leakage Current on HO8FE
TScalino ) Jの第9図からとったグラフで
ある。
tectron Devices Heetingの論
文集第718頁〜第721頁に発表されたチャン(Ch
an)等の論文rMO8FETスケーリングに及ぼすゲ
ート誘起ドレインリーク電流のWe@ (THe II
DaCt orGate−Induced Drain
Leakage Current on HO8FE
TScalino ) Jの第9図からとったグラフで
ある。
チャン等は小型MOSFET内でのゲート誘起リーク機
構はドレインから基板へのバンドからバンドへのトンネ
リングによって引き起こされると結論した。第10図は
ドレインの濃度に対して、1ミクロン当り0.1ピコア
ンペアのドレインリーク電流を引き起こすのに必要な電
圧をプロットしである。チャン等の研究が示すことは、
バンドからバンドへのトンネリング誘起のピークは単位
立法センナメートル当り約1018原子の濃度で現われ
、最適ドーピング濃度の範囲は単位立法センナ7 メートル当り8×10 から2X1018原子であると
いうことである。このことは第11図と第12図に示す
データによって確認された。
構はドレインから基板へのバンドからバンドへのトンネ
リングによって引き起こされると結論した。第10図は
ドレインの濃度に対して、1ミクロン当り0.1ピコア
ンペアのドレインリーク電流を引き起こすのに必要な電
圧をプロットしである。チャン等の研究が示すことは、
バンドからバンドへのトンネリング誘起のピークは単位
立法センナメートル当り約1018原子の濃度で現われ
、最適ドーピング濃度の範囲は単位立法センナ7 メートル当り8×10 から2X1018原子であると
いうことである。このことは第11図と第12図に示す
データによって確認された。
第11図では、第3図の構造が作成されており、P+領
域12は単位立方センチメートル当り8×7 10 のドーピング濃度と、4×1018のドーピング
濃度とを有している。ゲート電圧を変化させ、またドレ
イン電圧は8ボルド一定に保たれている。
域12は単位立方センチメートル当り8×7 10 のドーピング濃度と、4×1018のドーピング
濃度とを有している。ゲート電圧を変化させ、またドレ
イン電圧は8ボルド一定に保たれている。
単位立方センナメートル当り8X1017原子のドーピ
ング濃度を持つ装置にくらべて、4X1018のドーピ
ング濃度を持つ装置については、わずかにより小さいゲ
ートItFItを得るためにはより太きいドレイン電流
が必要であることが見出された。
ング濃度を持つ装置にくらべて、4X1018のドーピ
ング濃度を持つ装置については、わずかにより小さいゲ
ートItFItを得るためにはより太きいドレイン電流
が必要であることが見出された。
このデータは第12図へ1直されて、ゲふト電圧対ゲー
ト*iとドレイン電流の比として示されている。PI域
のドーピングa11!が単位立方センチメートル当り4
×1018原子の場合にくらべて、8×1017原子の
ドーピング濃度の場合の方が、ドレイン電流当りより大
きいゲート電流が得られることに注目されたい。この現
象の説明づけは、この2つのドーピングレベルに対して
計情された表LIki電位値によって行われる。4X1
018のP領域12の高いドーピングレベルの場合は、
P領域12はより高い伝導率レベルを持ち、従2てより
低い表面電位を持つことになる。このより低い表面電位
のために、バンドからバンドへのトンネリングで誘起さ
れるゲート酸化物障壁を横切る電子数が減少し、従って
ゲート電流が減少する。
ト*iとドレイン電流の比として示されている。PI域
のドーピングa11!が単位立方センチメートル当り4
×1018原子の場合にくらべて、8×1017原子の
ドーピング濃度の場合の方が、ドレイン電流当りより大
きいゲート電流が得られることに注目されたい。この現
象の説明づけは、この2つのドーピングレベルに対して
計情された表LIki電位値によって行われる。4X1
018のP領域12の高いドーピングレベルの場合は、
P領域12はより高い伝導率レベルを持ち、従2てより
低い表面電位を持つことになる。このより低い表面電位
のために、バンドからバンドへのトンネリングで誘起さ
れるゲート酸化物障壁を横切る電子数が減少し、従って
ゲート電流が減少する。
第13図は、バンドからバンドへの注入を用いた付記発
性メモリセルを示す模式的側面図である。
性メモリセルを示す模式的側面図である。
中間レベルの酸化物層40を横切って浮遊ゲート38へ
容土結合で高電圧を与える制御ライン42上へ高電圧を
供給することによってホット電子注入が行われる。また
ドレイン領域34上へ高電圧が与えられて、ゲート酸化
物36を横切って基板30から浮遊ゲート38中へバン
ドからバンドへのトンネリング誘起の基板ホット電子注
入が発生する。次にドレイン34上及び111 IIゲ
ート42上の電圧を下げて、制御ゲート42上に与えた
約5ボルトの読出し電圧に応答してチャネル44の伝導
率を検出することによってデータの読出しが行われる。
容土結合で高電圧を与える制御ライン42上へ高電圧を
供給することによってホット電子注入が行われる。また
ドレイン領域34上へ高電圧が与えられて、ゲート酸化
物36を横切って基板30から浮遊ゲート38中へバン
ドからバンドへのトンネリング誘起の基板ホット電子注
入が発生する。次にドレイン34上及び111 IIゲ
ート42上の電圧を下げて、制御ゲート42上に与えた
約5ボルトの読出し電圧に応答してチャネル44の伝導
率を検出することによってデータの読出しが行われる。
もし浮遊ゲート38上に電荷が存在すると、5ボルトの
レベルはチャネル44をターンオンせず、ドレイン34
とソース35との門が問いていることが検出される。も
し浮遊ゲート38に電荷が存在していないと、チャネル
44は導通し、ドレイン34とソース35との間の連続
性が検出される。この装置は、第13図の構造の表面へ
紫外光を照射して、光子励起によって浮遊ゲート38の
放電を起こすことで消去できる。
レベルはチャネル44をターンオンせず、ドレイン34
とソース35との門が問いていることが検出される。も
し浮遊ゲート38に電荷が存在していないと、チャネル
44は導通し、ドレイン34とソース35との間の連続
性が検出される。この装置は、第13図の構造の表面へ
紫外光を照射して、光子励起によって浮遊ゲート38の
放電を起こすことで消去できる。
本発明のここに述べた実施例では、特定のドーピング型
のものが用いられたが、バンドからバンドへの誘起によ
る基板ホット電子注入は他のドーピングレベルであって
ちり能である。例えば、第13図の構造のドーピング型
を逆にして、浮遊ゲート38とドレイン34上へ負の電
圧を供給することでもゲート38中へ正孔の注入を得る
ことができるであろう。しかし、二酸化シリコンの価電
子帯とシリコンの1lblE子帯との間のgI壁がより
高くなるために、この正孔の注入は抵抗率のものとなり
、ゲート酸化物36を破壊するおそれのある電圧を必要
とする。当業者にとって、他のドーピングレベル及び他
の構成が可能であることは、本明細書を読んだ後では容
易に理解されるであろう。
のものが用いられたが、バンドからバンドへの誘起によ
る基板ホット電子注入は他のドーピングレベルであって
ちり能である。例えば、第13図の構造のドーピング型
を逆にして、浮遊ゲート38とドレイン34上へ負の電
圧を供給することでもゲート38中へ正孔の注入を得る
ことができるであろう。しかし、二酸化シリコンの価電
子帯とシリコンの1lblE子帯との間のgI壁がより
高くなるために、この正孔の注入は抵抗率のものとなり
、ゲート酸化物36を破壊するおそれのある電圧を必要
とする。当業者にとって、他のドーピングレベル及び他
の構成が可能であることは、本明細書を読んだ後では容
易に理解されるであろう。
しかし、ここに述べた実施例は望ましい構造を与えるも
のである。更に、本発明のここに述べた実施例は本発明
の範囲を規定するものではない。本発明の範囲内にあっ
て他の実施例が可能であることは当業者には明らかであ
ろう。本発明は、特許請求の範囲によってのみ制限され
るものである。
のである。更に、本発明のここに述べた実施例は本発明
の範囲を規定するものではない。本発明の範囲内にあっ
て他の実施例が可能であることは当業者には明らかであ
ろう。本発明は、特許請求の範囲によってのみ制限され
るものである。
以上の説明に関して更に以下の墳を開示する。
(1) 絶縁体を通って荷電粒子を転送する方法であ
って、次の工程、 半導体払扱を基準電位に保つこと、ここに前記絶縁体は
前記半導体基板上に形成されている、前記絶縁体上に形
成された導体上へフィールド電位を供給すること、ここ
に前記絶縁体は前記基板と前記導体とを分離しており、
それによって前記絶縁体の両端間及び前記基板内に電界
を生じており、前記電界は前記基数中でバンドからバン
ドへのトンネリングを引き起こすに十分大きいものとな
っている、 前記基板内の拡散領域上ヘシンク電位を供給すること、
ここに#J記拡散領域は前記基板の伝導型と逆の伝導型
を有し、前記シンクは前記バンドからバンドへのトンネ
リングによって前記絶縁体と前記基板との界面に生成さ
れた少数キャリアを除去するのに十分なだけ前記電界に
接近しており、それによって前記バンドからバンドへの
トンネリングによって発生した多数キャリアをインパク
トイオン化によって高エネルギーキャリア化し、すくな
くとも前記高エネルギーキャリアの−・部のものが前記
絶縁体を通って前記導体中へ達するのに十分なエネルギ
ーを得るようになっている、を含む方法。
って、次の工程、 半導体払扱を基準電位に保つこと、ここに前記絶縁体は
前記半導体基板上に形成されている、前記絶縁体上に形
成された導体上へフィールド電位を供給すること、ここ
に前記絶縁体は前記基板と前記導体とを分離しており、
それによって前記絶縁体の両端間及び前記基板内に電界
を生じており、前記電界は前記基数中でバンドからバン
ドへのトンネリングを引き起こすに十分大きいものとな
っている、 前記基板内の拡散領域上ヘシンク電位を供給すること、
ここに#J記拡散領域は前記基板の伝導型と逆の伝導型
を有し、前記シンクは前記バンドからバンドへのトンネ
リングによって前記絶縁体と前記基板との界面に生成さ
れた少数キャリアを除去するのに十分なだけ前記電界に
接近しており、それによって前記バンドからバンドへの
トンネリングによって発生した多数キャリアをインパク
トイオン化によって高エネルギーキャリア化し、すくな
くとも前記高エネルギーキャリアの−・部のものが前記
絶縁体を通って前記導体中へ達するのに十分なエネルギ
ーを得るようになっている、を含む方法。
(2) 第1項の方法であって、前記基板が前記界面
において、単位立方センチメートル当り約8×7 10 ないし2×1018原子のドーパント濃度にドー
プされているような、方法。
において、単位立方センチメートル当り約8×7 10 ないし2×1018原子のドーパント濃度にドー
プされているような、方法。
(3)第1項の方法であって、前記基板が結晶シリコン
を含むような、方法。
を含むような、方法。
(4) 第1項の方法であって、前記絶縁体が二酸化
シリコンであるような、方法。
シリコンであるような、方法。
(5) 第1項の方法であって、前記電界が容量、性
結合を通して前記導体へ供給され、前記導体が絶縁性物
質によって取り囲まれているような、方法。
結合を通して前記導体へ供給され、前記導体が絶縁性物
質によって取り囲まれているような、方法。
(6) 装置であって、次のもの、
基板であって、前記基板が半導体物質を含み、また前記
基板が第1の伝導型を有している、基板、前記基板と逆
の伝導型を有し、前記基板中に形成されたドレイン領域
、 前記基板の表面上に、前記ドレイン領域の横に隣接して
形成された第1の絶縁層、 前記第1の絶縁層上に形成された導体、前記基板と同じ
伝導型を有し、前記基板のドーピング濃度よりもすくな
くとも1桁大きいドーピング濃度を有する、ドープされ
た領域、を含む装置。
基板が第1の伝導型を有している、基板、前記基板と逆
の伝導型を有し、前記基板中に形成されたドレイン領域
、 前記基板の表面上に、前記ドレイン領域の横に隣接して
形成された第1の絶縁層、 前記第1の絶縁層上に形成された導体、前記基板と同じ
伝導型を有し、前記基板のドーピング濃度よりもすくな
くとも1桁大きいドーピング濃度を有する、ドープされ
た領域、を含む装置。
(7) 第6項の装置であって、前記ドープされた領
域が単位立方センナメートル当り約8X1017原子の
ドーパント濃度を有するような、装置。
域が単位立方センナメートル当り約8X1017原子の
ドーパント濃度を有するような、装置。
(8) 第6項の装置であって、前記基板が結晶シリ
コンを含むような、装置。
コンを含むような、装置。
(9) 第6項の1ilftであって更に、前記基板
中に形成されて、前記基板と逆の伝導型を有するドレイ
ン領域であって、前記絶縁層に横方向で隣接し、前記ソ
ース領域から間隔をおいて形成されたドレイン領域を含
むような、装置。
中に形成されて、前記基板と逆の伝導型を有するドレイ
ン領域であって、前記絶縁層に横方向で隣接し、前記ソ
ース領域から間隔をおいて形成されたドレイン領域を含
むような、装置。
(10) 第6墳の装置であって、前記基板がP型伝
導型であるような、装置。
導型であるような、装置。
(11) 第6項の装置であって更に、前記導体の表
面上に形成された第2の絶縁層、前記第2の絶縁層上に
形成された制御ゲート、を含む、装置。
面上に形成された第2の絶縁層、前記第2の絶縁層上に
形成された制御ゲート、を含む、装置。
(12)第6項の′lA置であって更に、前記基板中に
形成された第2のソース領域、前記第2のソース領域か
ら離されて、それとの間にチャネル領域を定義する第2
のドレイン領域、前記基板の表面上、前記チャネル領域
上に形成されたゲート絶縁層であって、前記第1の導電
層が前記ゲート絶縁層上に拡がっているような、ゲート
絶縁層、 前記第1の導電層の表面上に形成された中間レベルの絶
縁層、 前記中筒レベル絶縁層上に形成されたチャネル6111
mゲート、 を含む装置。
形成された第2のソース領域、前記第2のソース領域か
ら離されて、それとの間にチャネル領域を定義する第2
のドレイン領域、前記基板の表面上、前記チャネル領域
上に形成されたゲート絶縁層であって、前記第1の導電
層が前記ゲート絶縁層上に拡がっているような、ゲート
絶縁層、 前記第1の導電層の表面上に形成された中間レベルの絶
縁層、 前記中筒レベル絶縁層上に形成されたチャネル6111
mゲート、 を含む装置。
(13)第11項の装置であって更に、前記基板中に形
成された第2のソース領域、前記第2のソース領域から
離されて、それとの闇にチャネル領域を定aする第2の
ドレイン領域、前記基板の表面上、前記チャネル領域、
前記第1の1!電層、および前記第2の絶縁層の上に形
成されたゲート絶縁層、を含み、 前記制御ゲートが前記ゲート絶縁層上に拡がって形成さ
れているような、 装置。
成された第2のソース領域、前記第2のソース領域から
離されて、それとの闇にチャネル領域を定aする第2の
ドレイン領域、前記基板の表面上、前記チャネル領域、
前記第1の1!電層、および前記第2の絶縁層の上に形
成されたゲート絶縁層、を含み、 前記制御ゲートが前記ゲート絶縁層上に拡がって形成さ
れているような、 装置。
(14)本発明の実施例は、バンドからバンドへのトン
ネリングによって誘起されるホット電子注入を利用する
ための方法と構造とである。以下に例示する実施例にお
いて、浮遊ゲートトランジスタのチャネル領域32は、
基板30と同じドーピング型であるP型の高濃度ドープ
領域32である。
ネリングによって誘起されるホット電子注入を利用する
ための方法と構造とである。以下に例示する実施例にお
いて、浮遊ゲートトランジスタのチャネル領域32は、
基板30と同じドーピング型であるP型の高濃度ドープ
領域32である。
ゲート38には、高濃度ドープされたチャネル32を反
転させるに十分な電圧が与えられる。トランジスタのソ
ース34とドレイン34には正の電圧が供給されて、ゲ
ート絶縁体36と基板30との間の界面の反転電子を排
除する。これによって、バンドからバンドへのトンネリ
ングを起こす強い空乏領域が形成される。反転電子の除
去によって、バンドからバンドへ誘起された正孔は、ゲ
ート38上の正のi!筒によって排斥される。これらの
正4゜ 孔はインパクトイオン化によって更に電子と正孔の対を
生ずる。この電子のうちの成る部分のものは、ゲート3
8と基板3oとの聞の絶縁体36によってもたらされる
エネルギー障壁をのりこえるのに」分なエネルギーをも
つ。このエネルギーと、ゲート38上の電界とが結びつ
いて、基板3oからゲート38中への電子の流れが生ず
る。
転させるに十分な電圧が与えられる。トランジスタのソ
ース34とドレイン34には正の電圧が供給されて、ゲ
ート絶縁体36と基板30との間の界面の反転電子を排
除する。これによって、バンドからバンドへのトンネリ
ングを起こす強い空乏領域が形成される。反転電子の除
去によって、バンドからバンドへ誘起された正孔は、ゲ
ート38上の正のi!筒によって排斥される。これらの
正4゜ 孔はインパクトイオン化によって更に電子と正孔の対を
生ずる。この電子のうちの成る部分のものは、ゲート3
8と基板3oとの聞の絶縁体36によってもたらされる
エネルギー障壁をのりこえるのに」分なエネルギーをも
つ。このエネルギーと、ゲート38上の電界とが結びつ
いて、基板3oからゲート38中への電子の流れが生ず
る。
本発明の重要な特徴は、与えられた基板からゲートへの
電流に対してゲート絶縁体36両端間に与える電界の大
きさが減じることである。この電界が最小化されるため
、ファウラー・ノルドハイム(Fowler−Nord
heim ) トンネリングに則してゲート絶縁体の寿
命が最大化される。本発明の別の重要な特徴はチャネル
ホット電子注入にくらべてのより高い注入効率である。
電流に対してゲート絶縁体36両端間に与える電界の大
きさが減じることである。この電界が最小化されるため
、ファウラー・ノルドハイム(Fowler−Nord
heim ) トンネリングに則してゲート絶縁体の寿
命が最大化される。本発明の別の重要な特徴はチャネル
ホット電子注入にくらべてのより高い注入効率である。
この高い効率のために、大きい′4流を供給するために
必要とされた外81s電源が不要となる。
必要とされた外81s電源が不要となる。
第1図はファウラー・ノルトハイムトンネリングが誘起
された時の、ゲートと基板との界面のバンド図である。 第2図は、バンドからバンドへのトンネリングで誘起さ
れたホット電子注入を説明する、ゲートと基板との界面
のバンド図である。 第3図は、バンドからバンドへ誘起された基板ホット電
子の注入の特性を決定するための実験装置の模式的側面
図である。 第4図は、第3図の構造中に誘起されたファウラー・ノ
ルトハイムトンネリングを示すグラフ図である。 第5図は、第3図の構造中における、バンドからバンド
へ誘起された基板ホット電子の注入を示すグラフ図であ
る。 第6図は、第3図の構造の模式的側面図であって、ソー
ス/ドレイン領域14上へ印加された電圧によって誘起
される空冷領域を示す図。 第7図は、ドレイン電圧に対して、バンドからバンドへ
誘起されるIt流をプロットしたグラフ図である。 第8図は、バンドからバンドへ誘起される基板ホット電
子の注入の電気的特性をしらべるために用いられた別の
実験用装置の模式的側面図である。 第9図は、バンドからバンドへ誘起される基板ホット電
子の注入とファウラー・ノルトハイムトンネリングの両
方を用いた、第8図の構造のトンネリングを示すグラフ
図である。 第10図は、チャン等(本文中で引用)の文献の第9図
から引用したグラフで、バンドからバンドへのトンネリ
ングのための最適ドーピング濃度を示している図。 第11図は、異なるドーピングレベルに対する、バンド
からバンドへ誘起される基板ホット電子注入の差を示す
グラフ図であって、ゲート電圧に対してドレイン及びゲ
ート’4mをプロットしである。 第12図は、第3図の構造のP+領域のドーピングレベ
ルを変えた場合について、ゲート電圧対ゲート電流とド
レイン?[iの比と計算によって求めた基数表面電位と
を示すグラフ図であって、単位立方センナメートル当り
8×1017原子の濃度について、より高い表面電位及
びより大きいゲートN流とドレイン電流の比が得られる
ことを示している図。 第13図は、バンドからバンドへのトンネリング誘起基
板ホット電子注入を採用して、EPROMとして機能す
る装置の模式的側面図である。 (参照番号) 10・・・基板、12・・・p +領域、14・・・ソ
ース/ドレイン領域、16・・・ゲート酸化層、18・
・・ゲート、20・・・空乏障壁ライン、30・・・基
板、32・・・チャネル、34・・・ドレイン領域、3
5−・・ソース領域、36・・・ゲート酸化物、38・
・・浮遊ゲート、40・・・酸化物層、42・・・制御
ゲート、44・・・チャネル。
された時の、ゲートと基板との界面のバンド図である。 第2図は、バンドからバンドへのトンネリングで誘起さ
れたホット電子注入を説明する、ゲートと基板との界面
のバンド図である。 第3図は、バンドからバンドへ誘起された基板ホット電
子の注入の特性を決定するための実験装置の模式的側面
図である。 第4図は、第3図の構造中に誘起されたファウラー・ノ
ルトハイムトンネリングを示すグラフ図である。 第5図は、第3図の構造中における、バンドからバンド
へ誘起された基板ホット電子の注入を示すグラフ図であ
る。 第6図は、第3図の構造の模式的側面図であって、ソー
ス/ドレイン領域14上へ印加された電圧によって誘起
される空冷領域を示す図。 第7図は、ドレイン電圧に対して、バンドからバンドへ
誘起されるIt流をプロットしたグラフ図である。 第8図は、バンドからバンドへ誘起される基板ホット電
子の注入の電気的特性をしらべるために用いられた別の
実験用装置の模式的側面図である。 第9図は、バンドからバンドへ誘起される基板ホット電
子の注入とファウラー・ノルトハイムトンネリングの両
方を用いた、第8図の構造のトンネリングを示すグラフ
図である。 第10図は、チャン等(本文中で引用)の文献の第9図
から引用したグラフで、バンドからバンドへのトンネリ
ングのための最適ドーピング濃度を示している図。 第11図は、異なるドーピングレベルに対する、バンド
からバンドへ誘起される基板ホット電子注入の差を示す
グラフ図であって、ゲート電圧に対してドレイン及びゲ
ート’4mをプロットしである。 第12図は、第3図の構造のP+領域のドーピングレベ
ルを変えた場合について、ゲート電圧対ゲート電流とド
レイン?[iの比と計算によって求めた基数表面電位と
を示すグラフ図であって、単位立方センナメートル当り
8×1017原子の濃度について、より高い表面電位及
びより大きいゲートN流とドレイン電流の比が得られる
ことを示している図。 第13図は、バンドからバンドへのトンネリング誘起基
板ホット電子注入を採用して、EPROMとして機能す
る装置の模式的側面図である。 (参照番号) 10・・・基板、12・・・p +領域、14・・・ソ
ース/ドレイン領域、16・・・ゲート酸化層、18・
・・ゲート、20・・・空乏障壁ライン、30・・・基
板、32・・・チャネル、34・・・ドレイン領域、3
5−・・ソース領域、36・・・ゲート酸化物、38・
・・浮遊ゲート、40・・・酸化物層、42・・・制御
ゲート、44・・・チャネル。
Claims (2)
- (1)絶縁体を通って荷電粒子を転送する方法であって
、次の工程、 半導体基板を基準電位に保つこと、ここに前記絶縁体は
前記半導体基板上に形成されている、前記絶縁体上に形
成された導体上へフィールド電位を供給すること、ここ
に前記絶縁体は前記基板と前記導体とを分離しており、
それによって前記絶縁体の両端間及び前記基板内に電界
を生じており、前記電界は前記基板中でバンドからバン
ドへのトンネリングを引き起こすに十分大きいものとな
っている、 前記基板内の拡散領域上へシンク電位を供給すること、
ここに前記拡散領域は前記基板の伝導型と逆の伝導型を
有し、前記シンクは前記バンドからバンドへのトンネリ
ングによって前記絶縁体と前記基板との界面に生成され
た少数キャリアを除去するのに十分なだけ前記電界に接
近しており、それによって前記バンドからバンドへのト
ンネリングによつて発生した多数キャリアをインパクト
イオン化によつて高エネルギーキャリア化し、すくなく
とも前記高エネルギーキャリアの一部のものが前記絶縁
体を通って前記導体中へ達するのに十分なエネルギーを
得るようになってる、 を含む、方法。 - (2)装置であって、次のもの、 基板であって、前記基板が半導体物質を含み、また前記
基板が第1の伝導型を有している、基板、前記基板と逆
の伝導型を有し、前記基板中に形成されたドレイン領域
、 前記基板の表面上に、前記ドレイン領域の横に隣接して
形成された第1の絶縁層、 前記第1の絶縁層上に形成された導体、 前記基板と同じ伝導型を有し、前記基板のドーピング濃
度よりもすくなくとも1桁大きいドーピング濃度を有す
る、ドープされた領域、 を含む装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35680989A | 1989-05-24 | 1989-05-24 | |
| US356809 | 1989-05-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03101272A true JPH03101272A (ja) | 1991-04-26 |
Family
ID=23403039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135164A Pending JPH03101272A (ja) | 1989-05-24 | 1990-05-24 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0399261B1 (ja) |
| JP (1) | JPH03101272A (ja) |
| KR (1) | KR900019231A (ja) |
| DE (1) | DE69017755T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303123A (ja) * | 2004-04-14 | 2005-10-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6009017A (en) * | 1998-03-13 | 1999-12-28 | Macronix International Co., Ltd. | Floating gate memory with substrate band-to-band tunneling induced hot electron injection |
| US6980471B1 (en) | 2004-12-23 | 2005-12-27 | Sandisk Corporation | Substrate electron injection techniques for programming non-volatile charge storage memory cells |
| CN111668126B (zh) * | 2019-03-07 | 2023-04-25 | 西安电子科技大学 | 一种化合物misfet器件热空穴效应的测试结构及表征方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929155B2 (ja) * | 1979-11-12 | 1984-07-18 | 富士通株式会社 | 半導体記憶装置 |
| JPS59161873A (ja) * | 1983-03-07 | 1984-09-12 | Agency Of Ind Science & Technol | 半導体不揮発性メモリ |
| US4577295A (en) * | 1983-05-31 | 1986-03-18 | Intel Corporation | Hybrid E2 cell and related array |
-
1990
- 1990-05-04 DE DE69017755T patent/DE69017755T2/de not_active Expired - Fee Related
- 1990-05-04 EP EP90108427A patent/EP0399261B1/en not_active Expired - Lifetime
- 1990-05-23 KR KR1019900007397A patent/KR900019231A/ko not_active Withdrawn
- 1990-05-24 JP JP2135164A patent/JPH03101272A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303123A (ja) * | 2004-04-14 | 2005-10-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69017755T2 (de) | 1995-07-13 |
| KR900019231A (ko) | 1990-12-24 |
| EP0399261B1 (en) | 1995-03-15 |
| DE69017755D1 (de) | 1995-04-20 |
| EP0399261A3 (en) | 1991-01-02 |
| EP0399261A2 (en) | 1990-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5912488A (en) | Stacked-gate flash EEPROM memory devices having mid-channel injection characteristics for high speed programming | |
| US6794712B1 (en) | Nonvolatile semiconductor memory device and process of production and write method thereof | |
| CN100546044C (zh) | 单个晶体管dram单元结构及其形成方法 | |
| JP5149539B2 (ja) | 半導体装置 | |
| TWI451562B (zh) | 操作具有氧化/氮化多層絕緣結構非揮發記憶胞之方法 | |
| US7485527B2 (en) | Nonvolatile semiconductor storage device and its manufacturing method | |
| US3836992A (en) | Electrically erasable floating gate fet memory cell | |
| US20090108351A1 (en) | Finfet memory device with dual separate gates and method of operation | |
| EP0218342A2 (en) | Memory cells for integrated circuits | |
| GB2041645A (en) | Substrate coupled floating gate memory cell and method of programming | |
| KR20080027946A (ko) | 고밀도 nand 비휘발성 메모리 장치 | |
| US20060202254A1 (en) | Multi-level flash memory cell capable of fast programming | |
| JP2007511076A (ja) | ゲートによるジャンクションリーク電流を使用してフラッシュメモリをプログラミングする技術 | |
| JP4694016B2 (ja) | フラッシュメモリセルの消去方法 | |
| US4233616A (en) | Semiconductor non-volatile memory | |
| JP2002118184A (ja) | 不揮発性半導体記憶装置の動作方法 | |
| TWI261917B (en) | Non-volatile memory device with improved data retention and method therefor | |
| JPH03101272A (ja) | 半導体装置 | |
| US20050173766A1 (en) | Semiconductor memory and manufacturing method thereof | |
| US11031402B1 (en) | Capacitorless dram cell | |
| TWI400790B (zh) | 絕緣層覆矽及薄膜電晶體的能隙工程分離閘極記憶體 | |
| TWI434283B (zh) | 快閃記憶體單元以及快閃記憶體單元之操作方法 | |
| JPS5982770A (ja) | 半導体記憶装置 | |
| TW380319B (en) | Manufacturing method for flash memory cell structure by channel writing/erasing and operation method thereof | |
| JPS6349389B2 (ja) |