JPH03101364A - 光電変換素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 政権分用 本発明は、光電変換素子に関し、例えば、等倍スキャナ
ーの光センサに適用されるものである。

災米技先 従来アモルファスシリコンを用いた光導電型センサは流
れる電流量が少ない為感度が低く、ノイズに弱い欠点が
あった。この為、読み取り回路は低ノイズであることが
要求され、又、受光部の面積も出来るだけ大きくする必
要があり、高集積化の妨げとなっていた。

また、先導伏型アモルファスシリコンセンサは、カルコ
ゲナイドを用いたセンサよりも高速であるものの流れる
電流量が小さい為、感度が悪い欠点があった。この為、
読み取り回路が高価になることや、受光面積を小さくす
ることが難かしく、高集積化に向いていないなどの欠点
があった。

第５図は、読み取り回路の従来例を模式的に示す図で、
図中、２１は電圧供給回路、２２は光導仏性を有するア
モルファスシリコンを用いた光導伝型センサ、２３は負
荷容量、２４は電圧増巾回路である。

アモルファスシリコンを用いた先導伝型センサは、例え
ば１００Ｑｘ程度のセンサ面照度で、明及び暗電流の比
を２けた程度数ることが出来るが、センサを高密度に集
積した場合、絶対的な電流値が非常に小さくなってしま
う為、この回路例に示した様な容量性負荷を用いて尚且
つ低雑音の電圧供給源を用いなくてはならない−０従っ
て、読み取り回路が高価になり、又、読み取りのタイミ
ングの狂いも、ビット間の感度のばらつきにつながる為
、低く抑えることが要求される。

且−一五 本発明は、上述のごとき実情に鑑みてなされたもので、
回路上、モノリシックに増巾作用を有する素子を集積す
ることも出来、センサの高集積化に対応出来る先導伝型
センサとしての光電変換素子を提供することを目的とし
てなされたものである。

購−一」叉 本発明は、上記目的を達成するために、（１）光伝導性
材料を用いた光導電型光重変換素子において、ある電位
差を有する２つの電源間に、前記光伝導性材料を一定の
抵抗を有する抵抗材料と直列に接続して設け、該２つの
材料の接続部分の端子を相補型電界効果トランジスター
の入力に接続したこと、更には、（２）上記光電変換素
子を用いて密着型又は完全密着型センサとしたこと、更
には、（３）上記光伝導性材料と抵抗材料に加える全電
圧を変化させて多値の出力を得る様にしたこと、更には
、（４）上記（３）の光電変換素子を用いて密着型又は
完全密着型センサとしたことを特徴としたものである。

以下、本発明の実施例に基づいて説明する。

第１図は、本発明による光電変換素子の一実施例を説明
するための回路構成図で、図中、１は抵抗値一定の固定
抵抗素子、２は先導仏性を有する材料で、光を照射する
ことにより抵抗の変化する可変抵抗素子、３はＰ型及び
Ｎ型の電界効果トランジスタを直列に接続してなる、い
わゆるＣＭＯＳインバータ素子、４はこのセンサの電圧
出力を取出す出力端子、５はリセット用スイッチ素子、
φはリセット信号である。

第２図は、第１図に用いた光導仏性を有するセンサ部分
の構成例を示す図で、図中、１はノンドープ非晶質シリ
コン層、２はオーミックコンタクト用のｎ＋非晶質シリ
コン層、３はクロム電極、４は配線用アルミ電極、５は
ガラス基板である。

ノンドープ非晶質シリコン層は膜厚約１μｍで電極の巾
と長さの比が５０、センサ面照度を１００Ｑｘとすると
、明時の抵抗約１０７Ω、暗時の抵抗約１０９Ωとなる
。固定抵抗を１０”Ωに選ぶと固定抵抗１と可変抵抗２
の接続端子Ａの電圧は暗時で約０．９１ＸＶ工、明時で
約０．０９ＸＶ工となる。これをＣＭＯＳインバータ素
子３でしきい値処理して読み取り回路へ出力する。この
様な回路構成とすることにより読み出し回路に負担をか
けずに２値化された出力を取り出すことが出来る。

つまり、ＣＭＯＳインバータ３のしきい値が仮にＶｏｏ
／２とすると、点Ａの電位ＶＡ（７）ＶＤＤ／２との大
小により端子４の出力電圧が〜０又は〜ＶＩＡりの値を
取り、この出力は接地点又は電源Ｖｆｌｔ＋と小さな抵
抗によって結ばれているので、電流駆動能力も有し、又
電位は抵抗１により浮遊容量及びＣＭＯＳインバータ３
のゲート容量を充電する時間後には決まり（待機時はＰ
ｃｈＭＯ８ＦＥＴ５によりリセットしてＶＡを接地電位
に等しくしておくものとする）、その後は一定となるの
で、各ビットの出力を読み出すタイミングの誤差も読み
出し誤差とはならない。この回路構成の有する欠点はセ
ンサ出力が２値でしか読み出せない。つまり、階調性を
取ることが出来ないことである。この点を克服するには
、次の様な方法が考えられる。すなわち、（１）Ｌ、き
い値の異なるＣＭＯＳインバータを読み出し階調分だけ
用意する。（２）ＶＤＤを変化させ、ひとつのインバー
タで異なるしきい値を持たせる。（３）■□を変化させ
ｖＡの電位を変えることにより、インバータのしきい値
との関係を変えて読み出す。これら３つのうち（１）は
確実な方法だが、通常の方法ではトランジスタ数が増加
してしまい、この読み出しのインバータを外部につける
必要が生じ、ノイズ等の不利になってしまう、（２）は
ｖＤＤを変化させると、結果的に読み出しもＶ。Ｄとの
電圧比較を行なわなくてはならないので、回路が複雑に
なってしまう。（３）の方法は基本的に第１図の構成を
保ったままで実現が可能である。以上の理由から、ここ
では上記（３）で述べた方法について説明する。抵抗１
の抵抗値をｒ〔Ω〕、抵抗２の抵抗値をＲ〔Ω〕とする
と、Ａ点の電位ｖＡは次式で与えられる。

但しβ＝　ｒ　／　Ｒ。

先に述べた実施例ではβ＝０．１〜１０の範囲を取る。

つまり暗時にβ＝０．１、明暗にはβ＝１０である。

今、ＣＭＯＳインバータのしきい値を前述の実施例と同
じＶ　ＤＤ／　２　ニ取ると、ＶＡ＜ＶＤＤ／２　なら
ば出力はＨｉｇｈ　（ＶＤＤ）、ＶＡ＞ＶＤＤ／２なら
ば出力はＬｏｗ（ＧＮＤ）となるので、仮にとなる様に
ｖｌを選ぶと、β≧１０の時に出力が１５　　１５０ Ｈｉｇｈ、　　β≦１０ｘ１６　　＝　　１６　　の時
にＬｏｗととなる。次に れを順次くり返すことにより、β＝１０．ＩＯＸの読み
出しが可能となる。

ｖＤＤ＝１２■として、上記（２）、（３）式よ’）−
Ｖｘの範囲を求めると、（２）式からは ６６〉■□＞６２．２５　　　　　　　　　（４）（３
）式からは ６２．２５＞Ｖ工＞５８．５　　　　　　　（５）とな
る。同様にして計算をくり返すと、５８．５ ５４．７５ １ ４７．２５ ４３．５ ３９．７５ ６ ３２．２５ ２８．５ ２４．７５ １ １７．２５ １３．５ ９．７５ 〉Ｖよ＞５４．７５ ＞Ｖ、＞５１ 〉■□）４７．２５ ＞Ｖ、＞４３．５ 〉Ｖよ）３９．７５ 〉■□〉３６ ＞Ｖｌ＞３２．２５ ＞Ｖｌ＞２８．５ 〉■□＞２４．７５ ＞Ｖｌ＞２１ ＞Ｖ、＞１７．２５ ＞Ｖ、＞１３．５ ＞Ｖｌ＞９．７５ 〉ｖｌ （６） （７） （８） （９） （１０） （１１） （１２） （１３） （１４） （１５） （１６） （１７） （１８） （１９） の各電圧範囲で順次出力を読み出すことで、　６ 階調の出力を取り出すことが可能となる。次にノイズマ
ージンについて考察する。

今階調性も考慮して、 β＝ｙｘイ皆　　　　　　　（２ｏ） と置く。但し、ｙは抵抗１と抵抗２の明状態での抵抗比
で、前述の例では１０である。又、Ｘは階調を示すパラ
メータで１６階調では１〜１６の値を取る。しきり値を
ＶＴ□と置くと（２）　、　（３）式などは一般的に、
次の様に書ける。

１６Ｖ　　　　　　　　　　　　１６Ｖ””〈（ｘ−１
）ｙ＋１６　　　　（２１）ｘｙ＋１６ 変形すると、 これを数値計算したものが（４）〜（１９）式である。

（２１）式を ■リム＜　Ｖ　ＴＲ ｘｙ＋　１６　　　　　　　　　　　　　　　（２３−
ａ）６Ｖ ｖＴＩ（′＜（ｘ−１）ｙ＋１６　　　　　　　　（２
３−ｂ）ΔＶＴＨ ７丁）１’　　＝ＶＴＨ２（２４ａ） とおくと、 （２２）式は、 （２５） となる。

この不等式が解を持つ為には、 （２６） これを解くと、 となり、これがしきい値に対する余欲度を与える。

最後に、第１図で、抵抗１と抵抗２を入れ変えた場合に
ついて第３図に基づいて考慮する。この場合、明出力が
Ｌｏｗ、暗出力がＨｉｇｈとなり、前記とは逆になる。

（１）式は、 となる。

但し、β＝ｒ　／　Ｒｔ　ｒは固定抵抗１．Ｒは光導仏
性抵抗２の抵抗 （２０）式と同様、 β＝ｙＸ青　　　　　　（２゜） と置く。ｘ、ｙの意味は前述と同じ。

（２１）式に対応する式は、 （２２）式に対応する式は、 これを用いて（６）〜（９）式に対応する式を実際に計
算すると次の様になる。

６＜Ｖ□く ６４＜Ｖｌ＜ ６９くｖ□く ７４＜Ｖ、＜ ８＜Ｖ工〈 ８７＜Ｖｌ＜ ９６くｖ□く ０７＜Ｖｌ＜ ２　＜Ｖｌ＜ ３７〈Ｖ工〈 　６４ ６９ ７４ ８ ８７ ９６ 　０７ ２ ３７ ６ （３２） （３３） （３４） （３５） （３６） （３７） （３８） （３９） （４０） （４１） ７．６　＜Ｖ、＜　７．９２ ７．９２＜Ｖｌ＜　８．４ ８．４＜Ｖ□＜９．２ ９．２＜Ｖ工＜１０．８ １０．８　　＜Ｖ、＜１５．６ １５．６　＜Ｖ□ （４２） （４３） （４４） （４５） （４６） （４７） この場合のノイズマージンは次の様に計算される。

１１５Ｖ　Ｌ　＞　Ｖ　ＴＲ １６＋ｘｙ ＶＴＲ’＞−１’ヨ１− １６＋（ｘ−１）ｙ （４８〜ａ） （４８−ｂ） ＶＴ、Ｉ　＝■、Ｊ Ｖ　ｒＸ　＝　Ｖ　Ｔ□−画 （４９−ａ） （４９−ｂ） と置いて、（３１）式を次の様に変形する。

この不等式が解を持つ条件より、 ｏ＞　１１１　　　１６＋“１７ｖｔ＋ｘ　ｙ　　”Ｔ
Ｋ（ｘ−１）ｙ これより を得る。これがしきい値に対する余欲度を与える。又、
以上述べた方法で階調性を持たせる場合。

Ｖ□を１６の異なる値としなくてはならないが、この点
に関しては、次の様な方法を取ることも可能である。即
ち、第４図に示す様に、例えば１次式で表わされる関数
により与えられるランプ電圧を用いる。

Ｖ（ｔ）＝　（”　　＋　１）ＶＴ）１１００−　ｔ　
　　　　　　　　　　　　　　（５３）こうすればｔ＝
３より始めて、６．２５間隔で信号をサンプリングする
ことにより（３２）〜（４７）式の不等式を満足する電
圧を得ることが出来る。この時の時間の単位は、その時
の設計により随時決定すれば良い。尚、この方法は、第
１の実施例に適用する場合には、電圧が等間隔になるの
で通常のランプ波を用いることが出来る。

仇−一来 以上の説明から明らかなように、本発明によると、第１
図又は第３図に示す様な回路構成を用いることにより、
先導伏型センサーでありながら電流駆動能力を有する出
力を２値又は多値で得ることが出来る。

【図面の簡単な説明】

第１図は、本発明による光電変換素子の一実施例を説明
するために回路構成図、第２図は、センサ一部分の構成
例を示す図、第３図は、本発明の他の実施例を示す図、
第４図は、電圧特性を示す図、第５図は、従来例を示す
回路図である。 １・・・固定抵抗素子、２・・・光導仏性を有する材料
の可変抵抗素子、３・・・ＣＭＯＳインバータ素子、４
・・・出力端子、５・・・リセット用スイッチ素子。 第 １ 図 第 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. １、光伝導性材料を用いた光導電型光電変換素子におい
   て、ある電位差を有する２つの電源間に、前記光伝導性
   材料を一定の抵抗を有する抵抗材料と直列に接続して設
   け、該２つの材料の接続部分の端子を相補型電界効果ト
   ランジスターの入力に接続したことを特徴とする光電変
   換素子。