JPH0310337A - シミュレーション結果表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシミュレーション結果の表示装置に関し、特に
ディジタル論理回路の論理シミュレーションの結果表示
装置に関する。

〔従来の技術〕

従来この種のシミュレーション表示装置ては、第７図に
示されるブロック構成をしており、キーボード９により
回路中の表示しｌ二い索子とシミュレーションを実行す
る時刻を指定し、シミュレーション手段１により、シミ
ュレーションされた結果をシミュレーション結果表示手
段１０により論理値あるいは波形によってデイスプレィ
画面」−に表示する構成となっていた。

従来の論理値の表示画面例を第８図に示す。

〔発明が解決しようとする課題〕

上述した従来のシミュレーション表示装置は、シミュレ
ーション結果を解析するために、あらかしめ回路中の素
子に見当をつけ表示すべき素子を指定する必要かあり、
また、ある時刻の論岬値または波形の形て表示を行って
いるため、回路中のエラーのＤＫ因を発見することが困
難であるという欠点かあった。

〔課題を解決するための手段〕

本発明の論理シミュレーション表示装置は、ディジタル
論理回路の動作をシミュレーションするシミュレーショ
ン手段より得られた結果から解析を行い、該当Ｍ　：ｆ
Ｐｔにおけるエラーを検出するエラー検出手段と、前記
エラー検出手段により前記エラーが検出されな時刻１に
お６９る前記シミュレーション結果を記憶する回路状態
記憶手段と、前記回路状態記憶手段によってｉｆｄ憶さ
れたエラー発生時の回路状態を当該回路の接続情報を参
照し、デイスプレィ装置上に表示された回路図画面上に
表示するエラー表示手段と、前記ずへての手段を制御す
る制御手段を存している。

〔実施例〕

次に本発明を回路の動作の解析に用いた例を図面を参照
して説明する。

第１図は本発明の第１の実施例のフロック図゛ζある。

１は当該回路のシミュレーションを行うシミュレーショ
ン手段、２は１のシミフーレーション手段の結果を解析
して回路のエラーを検出するエラー検出手段で不実施例
ては、シミュレーション結果とシミュレーション結果を
照合することにより当該回路の動作上の異常を検出する
。

３は前記エラー検出手段２によってＯＵ記異常が検出さ
れた場合、異常が検出された時刻の当該回路の各素子の
値を記憶する回路状態記憶手段、４は当該回路の接続情
報並びに画像情報か格納されている回路図情報格納手段
、５は４に格納されている回路図情報を参照し、回路軸
°報記憶手段３によって記憶された素子の値をデイスプ
レィ画面上の回路図上に表示するエラー表示手段、６は
５て作成された画像情報を表示するデイスプレィ、７は
前記］、、２，３．５を制御する制御手段である。

次に本発明の動作を第２図に示すフローヂャー）へに基
いて説明する６ 最初に時刻を１にしてシミュレーションを開始する。

（２０）例えは第５図の回路に示すように時刻］て（」
、素子Ａに１．索子Ｂに０．素子Ｃに０か与えられその
結果として出力０を得る。

（２１−）次にエラー検出手段２で第３図に与えられた
期待値を前記の出力“０′′と比べる。

このとき出力の値は期待値と異っているため、エラー検
出手段２は、制御手段７にエラーが生したことを伝達す
る （２２）制御手段７は、このイ１へ号を受は取り、シミ
ュレーション時刻］の各素子の値の情報を抽出して、回
路状態記憶手段３に格納する。

（２３）次にシミュレーションは終了していないｌ二め
、時刻′１゛に］を加えてシミュレーションを行う。

（２８）、（２］、）以下この動作をシミュレーション
終了まで繰り返す。

シミ２フ、レーションの結果を第３図に示す。

この結果第４図に示すように、回路状！ル記憶部３には
、期待値と異った動作を行った時刻１゜５．１０の各素
子の値が格納されている。次にシミュレーション終了が
判定されると回路状態記憶部３を参照し、エラーが生じ
た時刻を表示し、とのエラーが生じた時刻の回路の状態
を表示するかの選択を要求する。

ユーザはこの時刻より、解析ずべき時刻を選択しキーボ
ード９で゛入力す。

（２５）例えば時刻１０を選択すると、制御手段７はこ
の情報を回路情報記憶手段３に伝え時刻１０の回路中の
各素子の値を読み込みエラー表示手段５に伝える。

エラー表示手段５は、回路図情報４を参照としてデイス
プレィ画面上の当該回路の回路図上に、時刻］０の回路
中の各素子の値を表示する。

（２６）表示画面例を第５図に示す。

本発明は前述したような回路の論理動作の解析のみなら
す、検出すべきエラーを変更することにより、様々な解
析が可能となる。

第６図は本発明の第２の実施例のブロック図である。

］はシミニレ−９５１フ手段、３は回路状態記憶手段、
５はエラー情報表示手段、６はデイスプレィ、７は制御
手段、９はキーポー１〜．１］はシミュレーション手段
１の結果を解析して回路中の競合を検出し、第１の実施
例と同様に発生した時刻の回路状態を記憶させる回路競
合検出手段で、この実施例では回路のエラーとして競合
を検出しているため、回路のタイミンク上の異常を容易
に解析できるという利点がある。

〔発明の効果〕

以−ヒ説明したように本発明は、ディジタル論理回路の
動作やタイミンク上の異常を自動的に発見し、異常が発
見されｔ二時刻の回路中の各素子の値をデイスプレィ画
面上の回路図上に表示できるため、回路の動作の解析が
容易に行うことがてきるという利点かある。

第１図は本発明の第１の実施例のブロック図、第２図は
本発明の詳細な説明するためのフローチャー１へ、第３
図は本発明を説明するシミュレーション結果の論理値図
、第４図はエラーの生した場合の各素子の論理値図、第
５図はエラー表示画向の回路図、第６図は本発明の第２
の実施例のブロック図、第７図は従来のシミュレーショ
ン結果表爪装置の一例のブロック図、第８図は第キ図の
ブロックの論理値の表示画面である。

］・・・シミュレーション手段、２・・・エラー検出手
段、３・・・回路状態記憶手段、４・・回路図情報、５
・・エラー情報表示手段、６・・ティスプレィ、７制御
手段、９・・キーボード、］０・・シミュレーション結
果表示手段、１１・・・競合検出手段。

Claims (1)

【特許請求の範囲】
1. ディジタル論理回路の動作をシミュレーションするシミ
   ュレーション手段より得られたシミュレーション結果か
   ら解析を行い、前記ディジタル論理回路における動作及
   びタイミング等の異常であるエラーを検出するエラー検
   出手段と、該エラー検出手段によって前記エラーが検出
   された時刻における前記シミュレーション結果を記憶す
   る回路状態記憶手段と、前記回路状態記憶手段によって
   記憶されたエラー発生時の回路状態を前記ディジタル論
   理回路の接続情報を参照し、ディスプレイ装置上に表示
   された回路図画面上に表示するエラー表示手段と、前記
   すべての手段を制御する制御手段を有することを特徴と
   するシミュレーション結果表示装置。