JPH03104060A - 信号記録再生装置 - Google Patents
信号記録再生装置Info
- Publication number
- JPH03104060A JPH03104060A JP1241270A JP24127089A JPH03104060A JP H03104060 A JPH03104060 A JP H03104060A JP 1241270 A JP1241270 A JP 1241270A JP 24127089 A JP24127089 A JP 24127089A JP H03104060 A JPH03104060 A JP H03104060A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- waveform
- stores
- digital data
- signal recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＶＴＲ等でタイムコード等のディジタルデー
夕を記録する装置に関するものである。
夕を記録する装置に関するものである。
従来の技術
従来の技術について、第８図を参照しながら説明する。
従来は、シリアルに入力されるディジタルデー夕の２値
波形をローパスフィルタ１２によってろ波し、その後ア
ナログ回路１３によって映像信号にディジタルデー夕を
付加する構成が一般的であった。
波形をローパスフィルタ１２によってろ波し、その後ア
ナログ回路１３によって映像信号にディジタルデー夕を
付加する構成が一般的であった。
それに対し、ディジタノレＶ Ｔ Ｒ． ハイビジロ
ンＶＴＲのような映像信号をディジタル処理するＶＴＲ
では、タイムコードのようなディジタルデー夕を付加す
る場合、２値波形はあらかじめ周波数帯域を落とした“
Ｏ”または“１”をあらわすアナログ波形をサンプリン
グし、ＲＯＭに記憶し、ＲＯＭのデータを読み出す構成
にすることが多い。
ンＶＴＲのような映像信号をディジタル処理するＶＴＲ
では、タイムコードのようなディジタルデー夕を付加す
る場合、２値波形はあらかじめ周波数帯域を落とした“
Ｏ”または“１”をあらわすアナログ波形をサンプリン
グし、ＲＯＭに記憶し、ＲＯＭのデータを読み出す構成
にすることが多い。
発明が解決しようとする課題
第８図の従来の構成ではディジタルデータの周波数帯域
を落とすためのローバスフィルタ１２と、映像信号にデ
ィジタルデータを付加するアナログ回路１３が必要とな
り、回路規模が大きくなってしまうという問題点があっ
た。
を落とすためのローバスフィルタ１２と、映像信号にデ
ィジタルデータを付加するアナログ回路１３が必要とな
り、回路規模が大きくなってしまうという問題点があっ
た。
また、ＲＯＭからあらかじめ周波数帯域を落とした波形
を読み出す構成ではｂｉｔ列の続き方が変化しても、波
形を一個のＲＯＭから読み出すため、波形は変化しない
という問題点があった。例えば、連続する３ｂｉｔが“
１１１ ”のデータ列の場合、従来の構成では第９図の
ような波形が出力されていた。
を読み出す構成ではｂｉｔ列の続き方が変化しても、波
形を一個のＲＯＭから読み出すため、波形は変化しない
という問題点があった。例えば、連続する３ｂｉｔが“
１１１ ”のデータ列の場合、従来の構成では第９図の
ような波形が出力されていた。
課題を解決するための手段
上記の問題点を解決するために、本発明の信号記録再生
装置は、連続的に入力されるディジタルデータ列を記憶
する３ｂｔｔメモリと、 “Ｏ”と“１”を表すアナロ
グ波形を標本化し、量子化した後記憶した複数個のＲＯ
Ｍと、３ｂｉｔメモリの出力によって前記ＲＯＭのうち
１個のＲＯＭを選択し、ディジタルデータを出力するＲ
ＯＭ選択回路と、ＲＯＭ選択回路の出力をディジタルア
ナログ変換するＤ／Ａ変換回路とによって構成される。
装置は、連続的に入力されるディジタルデータ列を記憶
する３ｂｔｔメモリと、 “Ｏ”と“１”を表すアナロ
グ波形を標本化し、量子化した後記憶した複数個のＲＯ
Ｍと、３ｂｉｔメモリの出力によって前記ＲＯＭのうち
１個のＲＯＭを選択し、ディジタルデータを出力するＲ
ＯＭ選択回路と、ＲＯＭ選択回路の出力をディジタルア
ナログ変換するＤ／Ａ変換回路とによって構成される。
ＲＯＭには、あらかじめ周波数帯域を落とした“Ｏ”ま
たは“ｌ”を表すアナログ波形をサンプリングし、記憶
していることとする。
たは“ｌ”を表すアナログ波形をサンプリングし、記憶
していることとする。
作用
上記の構成により、ｂｉｔ列の続き方が変化すれば、そ
の変化に対応した波形を記憶したＲＯＭから波形を読み
出すため、ｂｉｔ列の続き方の変化に応じた波形を出力
できる。
の変化に対応した波形を記憶したＲＯＭから波形を読み
出すため、ｂｉｔ列の続き方の変化に応じた波形を出力
できる。
実施例
以下、本発明の信号記録再生装置の実施例を第１図を参
照しながら説明する。第１図において、３ｂｉｔメモリ
１は、シリアルに入力されるディジタルデー夕の連続す
る３ｂｉｔを記憶する。そして、ＲＯＭ選択回路３は連
続する３ｂｉｔが、“０１０”の場合第３図の波形を記
憶したＲＯＭを、 ”０１１”の場合第４図の波形を記
憶したＲＯＭを、“１１０”の場合第５図の波形を記憶
したＲＯＭを、 ”ｔｘｔ”の場合第６図の波形を記憶
したＲＯＭを、 ”ｏｏｏ”の場合第７図の波形を記憶
したＲＯＭを選択し、出力する。この構成のため、ｂｉ
ｔ列の続き方の変化に応じた波形を出力できる。
照しながら説明する。第１図において、３ｂｉｔメモリ
１は、シリアルに入力されるディジタルデー夕の連続す
る３ｂｉｔを記憶する。そして、ＲＯＭ選択回路３は連
続する３ｂｉｔが、“０１０”の場合第３図の波形を記
憶したＲＯＭを、 ”０１１”の場合第４図の波形を記
憶したＲＯＭを、“１１０”の場合第５図の波形を記憶
したＲＯＭを、 ”ｔｘｔ”の場合第６図の波形を記憶
したＲＯＭを、 ”ｏｏｏ”の場合第７図の波形を記憶
したＲＯＭを選択し、出力する。この構成のため、ｂｉ
ｔ列の続き方の変化に応じた波形を出力できる。
次に、本発明の第２の実施例として、本発明を用いたＶ
Ｉ Ｔ Ｃ （Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ
Ｔ１ｍｅ Ｃｏｄｅ）のタイムコード記録装置につい
て、第２図を参照しながら説明する。
Ｉ Ｔ Ｃ （Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ
Ｔ１ｍｅ Ｃｏｄｅ）のタイムコード記録装置につい
て、第２図を参照しながら説明する。
第２図において、ＣＰＵ５はタイムコードをあらかじめ
ＲＡＭ６に書き込む。タイムコードがＲＡＭ６に書き込
まれたら、アドレス選択回路７はアドレスをアドレス発
生回路８側に切り換える。
ＲＡＭ６に書き込む。タイムコードがＲＡＭ６に書き込
まれたら、アドレス選択回路７はアドレスをアドレス発
生回路８側に切り換える。
アドレス発生回路８はＲＡＭ６の内容を読み込むための
アドレスを発生し、ＲＡＭ６の出力はパラレルシリアル
変換回路９で、パラレルシリアル変換される。３ｂｉｔ
メモリｌは、パラレルシリアル変換回路９の２値出力を
、連続する３ｂｉｔ記憶する。そして、ＲＯＭ選択回路
３は、連続する３ｂｉｔが、 ”０１０”の場合第３図
の波形を記憶したＲＯＭを、 ”０１１”の場合第４図
の波形を記憶したＲＯＭを、 ”ｔｔｏ”の場合第５図
の波形を記憶したＲＯＭを、 ”１１１”の場合第６図
の波形を記憶したＲＯＭを、 ”ｏｏｏ”の場合第７図
の波形を記憶したＲＯＭを選択し、出力する。そして、
映像信号にタイムコードを付加するが、映像信号がディ
ジタル値で処理される場合は、映像信号とタイムコード
を切り換えるだけでよい。
アドレスを発生し、ＲＡＭ６の出力はパラレルシリアル
変換回路９で、パラレルシリアル変換される。３ｂｉｔ
メモリｌは、パラレルシリアル変換回路９の２値出力を
、連続する３ｂｉｔ記憶する。そして、ＲＯＭ選択回路
３は、連続する３ｂｉｔが、 ”０１０”の場合第３図
の波形を記憶したＲＯＭを、 ”０１１”の場合第４図
の波形を記憶したＲＯＭを、 ”ｔｔｏ”の場合第５図
の波形を記憶したＲＯＭを、 ”１１１”の場合第６図
の波形を記憶したＲＯＭを、 ”ｏｏｏ”の場合第７図
の波形を記憶したＲＯＭを選択し、出力する。そして、
映像信号にタイムコードを付加するが、映像信号がディ
ジタル値で処理される場合は、映像信号とタイムコード
を切り換えるだけでよい。
そして、ＲＯＭからディジタルデータを読み出した後、
ディジタルアナログ変換し、ＦＭ変調してテープに記録
する。
ディジタルアナログ変換し、ＦＭ変調してテープに記録
する。
発明の効果
上記の構成により、ｂｉｔ列の続き方が変化すれば、そ
の変化に対応した波形を記憶したＲＯＭから読み出すた
め、入力ｂｉｔ列の続き方の変化に応じた波形を出力で
きる。
の変化に対応した波形を記憶したＲＯＭから読み出すた
め、入力ｂｉｔ列の続き方の変化に応じた波形を出力で
きる。
また、ローバスフィルタを用いる必要がないので回路規
模の縮小が可能であり、ローパスフィルタを−用いる場
合にくらべて出力波形の正確な管理が可能となった。
模の縮小が可能であり、ローパスフィルタを−用いる場
合にくらべて出力波形の正確な管理が可能となった。
第１図は、本発明の実施例における信号記録再生装置の
構成を示すブロック図、第２図は本発明における他の実
施例のＶＩＴＣのタイムコード記録装置の構成を示すブ
ロック図、第３図〜第７図は、 ＲＯＭまたはＲＯＭ選択回路の出力波形図、第８図は従
来の構成を示すブロック図、第９図は従来例における出
力波形図である。 ■・・・３ｂｉｔメモリ、 ２・・・ＲＯＭ，３・・
・ＲＯＭ選択回路、 ４−Ｄ／Ａ変換回路、５・・・
ＣＰＵ１ Ｂ・・・ＲＡＭ１ ７−・・アドレス選
択回路、 ８・・・アドレス発生回路、 ８・・・
パラレルシリアル変換回路、 １０・・・ＦＭ変調回
路、１１・・・制御回路。
構成を示すブロック図、第２図は本発明における他の実
施例のＶＩＴＣのタイムコード記録装置の構成を示すブ
ロック図、第３図〜第７図は、 ＲＯＭまたはＲＯＭ選択回路の出力波形図、第８図は従
来の構成を示すブロック図、第９図は従来例における出
力波形図である。 ■・・・３ｂｉｔメモリ、 ２・・・ＲＯＭ，３・・
・ＲＯＭ選択回路、 ４−Ｄ／Ａ変換回路、５・・・
ＣＰＵ１ Ｂ・・・ＲＡＭ１ ７−・・アドレス選
択回路、 ８・・・アドレス発生回路、 ８・・・
パラレルシリアル変換回路、 １０・・・ＦＭ変調回
路、１１・・・制御回路。
Claims (2)
- （１）時間軸上で標本化され、標本化周波数信号に同期
して連続的に入力される“０”と“１”で表されるディ
ジタルデータ列の連続する３個を記憶する３ｂｉｔメモ
リと、 “０”と“１”を表すアナログ波形を標本化し、量子化
した後記憶した複数個のＲＯＭと、 前記連続する３個のディジタルデータ列の順列によって
前記ＲＯＭのうち一個を選択し、選択されたＲＯＭの内
容を出力するＲＯＭ選択回路と、そのＲＯＭ選択回路の
出力をディジタルアナログ変換するＤ／Ａ変換回路とを
具備してなる信号記録再生装置。 - （２）ＲＯＭは、あらかじめ周波数帯域を落とした“０
”と“１”を表すアナログ波形を標本化し、量子化した
後記憶していることを特徴とする請求項１記載の信号記
録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241270A JPH03104060A (ja) | 1989-09-18 | 1989-09-18 | 信号記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241270A JPH03104060A (ja) | 1989-09-18 | 1989-09-18 | 信号記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104060A true JPH03104060A (ja) | 1991-05-01 |
Family
ID=17071761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241270A Pending JPH03104060A (ja) | 1989-09-18 | 1989-09-18 | 信号記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104060A (ja) |
-
1989
- 1989-09-18 JP JP1241270A patent/JPH03104060A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1154873A (en) | Method and apparatus for reducing dc components in a digital information signal | |
| US4677421A (en) | Digital information signal encoding method with reduced run length and improved self-clocking | |
| JPS6196574A (ja) | Ｐｃｍ信号の変換方法，ｐｃｍ信号の記録方法及びｐｃｍ信号記録装置 | |
| US5311374A (en) | Recording/reproducing system using memory functions of digital audio tape recorder (DAT) and method thereof | |
| US4369472A (en) | Method and apparatus for encoding digital data | |
| US5206851A (en) | Cross interleaving circuit | |
| KR840008871A (ko) | 오디오 정보 기억 재생방법 및 그 장치 | |
| US5886277A (en) | Electronic musical instrument | |
| JPH0828052B2 (ja) | Ｐｃｍデータのフレーム生成方法 | |
| US4428007A (en) | Method and apparatus for decoding digital data | |
| EP0343670A3 (en) | Data demodulation apparatus | |
| US5610608A (en) | Method of recording signal, method of reproducing signal, and method of recording/reproducing signal | |
| JP2626520B2 (ja) | ディジタル信号発生方式 | |
| KR930008775B1 (ko) | 녹음 및 재생방법과 녹음 및 재생장치 | |
| JP2553730B2 (ja) | データ書き込み装置 | |
| USRE32432E (en) | Method and apparatus for decoding digital data | |
| JP3313928B2 (ja) | データ変調方法及びその装置 | |
| JP2576111B2 (ja) | デジタル信号速度変換方式 | |
| KR970010528B1 (ko) | 디지탈 변조방법 및 장치 | |
| JPS6029027A (ja) | 信号変換回路 | |
| JPS5952850B2 (ja) | Ａｄ変換装置 | |
| JPS62206600A (ja) | アナログ信号のデイジタル記録方法 | |
| JP2573746B2 (ja) | データ圧縮装置 | |
| SU1037336A1 (ru) | Устройство дл записи и воспроизведени сигналов цифровой информации | |
| KR890001802B1 (ko) | 멀티트랙 녹음시 각 트랙별 dc 밸런스 제어회로 |