JPH03104453A - 回線インタフェース装置 - Google Patents
回線インタフェース装置Info
- Publication number
- JPH03104453A JPH03104453A JP1243055A JP24305589A JPH03104453A JP H03104453 A JPH03104453 A JP H03104453A JP 1243055 A JP1243055 A JP 1243055A JP 24305589 A JP24305589 A JP 24305589A JP H03104453 A JPH03104453 A JP H03104453A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- speed
- data
- reception fifo
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
高速ＬＡＮ等の固定長高速パケットを低速の端末に転送
するための回線インタフェース装置に関し、 回線速度毎にパケット化されたデータのうち、高速デー
タは低速データより優先して転送することができる回線
インタフェース装置を提供することを目的とし、 入力パケットデータがチャネル毎に高速パケットか低速
パケットかを分析するパケット分析部と、高速データを
受信する高速受信ＦＩＦＯ部と、低速データを受信する
低速受信ＦＩＦＯ部と、該パケット分析部の分析結果に
よりチャネル毎に該入カパケットデータを該高速受信Ｆ
ＩＦＯ部又は該低速受信ＦＩＦＯ部に格納する受信パケ
ットスイッチと、該パケット分析部の分析結果によりチ
ャネル毎に、該低速受信ＦＩＦＯ部が所定蓄積量に達し
たとき該低速受信ＦＩＦＯ部のパケットを選択するが、
該高速受信ＦＩＦＯ部が一杯になった時点で該高速受信
ＦＩＦＯ部のパケットを優先的に選択するディープ制御
部と、該ディープ制御部の選択信号により両ＦＩＦＯ部
のいずれかのパケットを出力する送信パケットスイッチ
とで横或する． （産業上の利用分野） 本発明は、回線インタフェース装置に関し、特に高速Ｌ
ＡＮ等の固定長高速パケットを低速の端末に転送するた
めの回線インタフェース装置に関するものである． 近年、ＬＡＮ等の基幹系伝送路が高速且つ大容量化して
来たが、このような高速伝送路を流れる固定長パケット
を、低速の伝送路端末に取り込むシステム系統が第４図
に示されており、同一構或の例えば２つのノード装置Ａ
，Ｂが高速ＬＡＮ基幹系伝送路３０を介して接続されて
おり、各ノード装置にはｎ個の端末ＤＴＥＩ〜ｎが接続
されている。
するための回線インタフェース装置に関し、 回線速度毎にパケット化されたデータのうち、高速デー
タは低速データより優先して転送することができる回線
インタフェース装置を提供することを目的とし、 入力パケットデータがチャネル毎に高速パケットか低速
パケットかを分析するパケット分析部と、高速データを
受信する高速受信ＦＩＦＯ部と、低速データを受信する
低速受信ＦＩＦＯ部と、該パケット分析部の分析結果に
よりチャネル毎に該入カパケットデータを該高速受信Ｆ
ＩＦＯ部又は該低速受信ＦＩＦＯ部に格納する受信パケ
ットスイッチと、該パケット分析部の分析結果によりチ
ャネル毎に、該低速受信ＦＩＦＯ部が所定蓄積量に達し
たとき該低速受信ＦＩＦＯ部のパケットを選択するが、
該高速受信ＦＩＦＯ部が一杯になった時点で該高速受信
ＦＩＦＯ部のパケットを優先的に選択するディープ制御
部と、該ディープ制御部の選択信号により両ＦＩＦＯ部
のいずれかのパケットを出力する送信パケットスイッチ
とで横或する． （産業上の利用分野） 本発明は、回線インタフェース装置に関し、特に高速Ｌ
ＡＮ等の固定長高速パケットを低速の端末に転送するた
めの回線インタフェース装置に関するものである． 近年、ＬＡＮ等の基幹系伝送路が高速且つ大容量化して
来たが、このような高速伝送路を流れる固定長パケット
を、低速の伝送路端末に取り込むシステム系統が第４図
に示されており、同一構或の例えば２つのノード装置Ａ
，Ｂが高速ＬＡＮ基幹系伝送路３０を介して接続されて
おり、各ノード装置にはｎ個の端末ＤＴＥＩ〜ｎが接続
されている。
また、各ノード装置は、各端末ＤＴＥからのチャネルデ
ータをＴＤＭ−ＰＫＴ変換部３１で各チャネル毎に個別
の速度で多重化しパケット化して送信ＦＩＦＯ部３２へ
送られ、送信ＦＩＦＯ部３２では、高速ＬＡＮ基幹系伝
送路３０のタイミングに合わせてパケットデータを送出
する。
ータをＴＤＭ−ＰＫＴ変換部３１で各チャネル毎に個別
の速度で多重化しパケット化して送信ＦＩＦＯ部３２へ
送られ、送信ＦＩＦＯ部３２では、高速ＬＡＮ基幹系伝
送路３０のタイミングに合わせてパケットデータを送出
する。
伝送路３０からパケットデータを受信したノード装置側
では、そのパケット単位に回線インタフェース装置１０
によりチャネル速度に合わせてＰＫＴ−ＴＤＭ変換部３
３へ送出し、ＰＫＴ−ＴＤＭ変換部３３では、各チャネ
ル速度に対応させてパケットを分離して各端末ＤＴＨに
送出する．このようなＬＡＮ系統においては、各ノード
装置内の回線インタフェース装置１０が、多重化された
様々な速度のパケットデータを効率よく受信することが
必要となる． 〔従来の技術〕 第５図はかかる回線インタフェース装置の従来構威例を
示したもので、図中、２１はパケットデータを受信パケ
ットスイッチ２２と受信制御部２３とに分離する分離部
（ＤＭＵＸ）、２４．２５は受信制御部２３の制御を受
ける受信パケットスイッチ２２からのチャネル毎のパケ
ットデータを格納するバッファ、２６は受信制御部２３
の制御を受けてバッファ２４．２５のパケットデータを
チャネル毎に切り替えてＰＫＴ−ＴＤＭ変換部ｌ３（第
５図参照）に送る送信パケットスイッチである． 動作においては、低速から高速まで各種の速度でチャネ
ル別のパケットデータを分離部２１を介して受信パケッ
トスイッチ２２が受信する．一方、受信制御部２３では
パケットデータの先頭のヘッダ情報によりチャネル番号
を識別してチャネル番号に対応したバッファ２４の領域
へ受信パケットスイッチ２２を切り替えるように指示す
ると共に、このとき、バッファ２５へのスイッチはディ
スエープル状態にしておく。尚、このときの書込クロソ
クは速度に関係無く伝送路クロックと同一である． また、受信制御部２３は、全（固定長）パケント分送信
が完了する一定周期で、送信バケ７｝スイッチ２６をバ
ッファ２４の側に切り替えてＰＫＴ−ＴＤＭ変換部へ送
出する． 次のパケットからはバッファ２５への書込が行われ、一
定周期で送信パケットスイッチ２６をバッファ２５側へ
切り替えてパケットデータの送出を行う． 〔発明が解決しようとする！！！！） このように従来の回線インタフェース装置では、高速デ
ータのパケットも、低速データのパケットも必ず一定の
周期でＰＫＴ−ＴＤＭ変換部へ送られてしまうので特に
高速データはバッファ内で待たされる確率が高くなる． 一方、これに対して、特開昭６３ − ２２９９４３号
公報等においては、パケット端末から送信されて来た順
に多重化して出力し、時分割多重化部によって所定のタ
イムスロットに割り当てて伝送路へ送出している． しかしながら、この方式においても、パケット端末から
のデータが低速のものであれば問題は無いが、高速デー
タを送信するパケット端末が存在していた場合には、先
に送信された低速端末のデータが多重化される速度と同
様の速度で多重化されるため、次の高速データはバッフ
ァ内でやはり待たされるという問題点がある． 従って、本発明は、回線速度毎にパケット化されたデー
タのうち、高速データは低速データより優先して転送す
ることができる回線インタフェース装置を提供すること
を目的とする． 〔課題を解決するための手段〕 第ｌ図は、本発明に係る回線インタフェース装置の原理
図であり、本発明では上記の目的を達或するため、人力
パケットデータがチャネル毎に高速パケットか低速パケ
ットかを分析するパケット分析部１と、高速データを受
信する高速受信ＦＩＦＯ部２と、低速データを受信する
低速受信ＦＩＦＯ部３と、該パケット分析部１の分析結
果によりチャネル毎に該入力パケットデータを該高速受
信ＦＩＦＯ部２又は該低速受信ＦＩＦＯ部３に格納する
受信パケットスイッチ４と、該パケット分析部１の分析
結果によりチャネル毎に、該低速受信ＦＩＦＯ部３が所
定蓄積量に達したとき咳低速受信ＦＩＦＯ部３のパケッ
トを選択するが、該高速受信ＦＩＦＯ部２が一杯になっ
た時点で該高速受信ＦＩＦＯ部２のパケットを優先的に
選択するディープ制御部５と、該ディープ制御部５の選
択信号により両ＦＩＦＯ部２．３のいずれかのパケット
を出力する送信パケットスイッチ６と、を備えている． 〔作 用〕 第１図に示す本発明では、伝送路より送信されて来た入
力パケットデータの回線速度をパケット分析部１でパケ
ットヘッダのチャネル番号を見て解析して受信パケット
スイッチ４を制御しすることにより、低速データは低速
受信ＦＩＦＯ部２へ、高速データは高速受信ＦＩＦＯ部
３へ送る．そして、ディープ制御部５では、やはりパヶ
ジト分析部１で分析されたチャネルに対応して、これら
低速受信ＦＩＦＯ部２及び高速受信ＦＩＦＯ部３のデー
タ蓄積量を監視し、低速受信ＦＩＦＯ部３が所定蓄積量
に達したときに低速受信ＦＩＦＯ部３のパケットを選択
出力するように送信パケットスイッチ６を制御する． 但し、ディープ制御部５では、この間に高速受信ＦＩＦ
Ｏ部２のデータ量が一杯になった時点で高速受信ＦＩＦ
Ｏ部２のパケットを優先的に選択し、送信パケットスイ
ッチ６を介してＰ ＫＴ−ＴＤＭ変換部（第４図参照）
へ送出する．これにより、高速パケットデータの受信・
転送を迅速に行うことができる． 〔実 施 例〕 第２図は、本発明に係る回線インタフェース装置に用い
るパケット分析部１の一実施例を示し、この実施例では
、入力パケットデータからパケットヘッダを分離し且つ
伝送路クロックを再生する分離部１１と、パケットヘッ
ダを受けてそのチャネル番号の情報を読み出してそのコ
ード情報を送出するパケットヘッダ処理部２２と、予め
チャネルに対応した通信速度の情報をテーブルＲＯＭに
記憶しておりヘッダ処理部２２からのコード情報をアド
レスとして入力しデータとして高速／低速・切替信号を
受信パケットスイッチ４へ与える受信Ｆ［ＦＯｉｌＪ御
部ｌ３とで構威されている．尚、高速データも低速デー
タも伝送路上でのパケットとしての伝送速度は同一であ
るため、ＦＩＦＯ部２．３への書込は伝送路クロックに
よって行われる． 第３図は、本発明に係る回線インタフェース装置に用い
るディープ制御部５の一実施例を示し、この実施例では
、低速受信ＦＩＦＯ部２がバケツトを受信する度に発生
ずるパケットパルス信号をクロックとして受けることに
よりパケット数をカウントするカウンタ１４と、パケッ
ト処理部１２からのチャネル番号識別コードをアドレス
として予めチャネルに対応した所定の蓄積パケット数の
情報を読み出すテーブルＲＯＭ１５と、カウンタｌ４の
カウント値とＲＯＭ１５から読み出した蓄積パケット数
のコードとを比較して一致検出信号を発生するコンバレ
ータｌ６と、高速受信ＦＩＦＯ部３の蓄積データ量が一
杯になったときに発生されるフル信号とコンバレータ１
６からの一致検出信号とを入力してフル信号の方を優先
的に出力する優先回路１７とで構威されている．尚、優
先回路１７はフル信号を反転するインバータ１７ａと、
コンパレータｌ６の出力とインバータ１７ａの出力との
ＮＡＮＤゲートｉ７ｂと、フル信号とＮＡＮＤゲート１
７ｂの出力とのＯＲゲート１７Ｃとを含んでいる． このようなディープ制御部５の動作においては、低速受
信ＦＩＦＯ部２がパケットを受信する度にパケソトパル
ス信号をカウンタ１４に与えてそのカウント値（チャネ
ル対応のカウント値）をコンバレータｌ６に送り、パケ
ノトヘッダ処理部１２からのチャネル番号がテーブルＲ
ＯＭ１５に与えられてこのテーフ゛ノレＲＯＭ１５から
は当該チャネルに対応した蓄積パケット数のコードと上
記のカウント値とを比較して一致したときに“Ｈ”レベ
ルの一致検出信号を出力する． このとき、高速受信ＦＩＦＯ部３が一杯になっておらず
フル信号が“Ｌ”レベルのときには、優先回路１７はＮ
ＡＮＤゲート１７ｂの出力が゛Ｌ″レベルとなり、低速
受信ＦＩＦＯ部２のパケットを出力するための切替信号
が送信パケットスインチ６に与えられる． 一方、高速受信ＦＩＦＯ部３からフル信号が出力された
ときには、コンパレータ１６の出力が何であろうとＮＡ
ＮＤゲート１７ｂの出力が’Ｈ″レベルとなるためＯＲ
ゲート１７ｃからは“″Ｈ”レベルの切替信号が発生さ
れて送信パケットスイッチ６を高速受信ＦＩＦＯ部３の
パケットを選択するように切り替える． 〔発明の効果〕 以上説明した様に、本発明に係る回線インタフェース装
置では、低速受信ＦＩＦＯ部が所定蓄積量に達したとき
低速受信ＦＩＦＯ部のパケットを選択するが、高速受信
ＦＩＦＯ部が一杯になった時点で高速受信ＦＩＦＯ部の
パケットを優先的に選択出力するように構威したので、
高速データは低速データが蓄積されてＴＤＭデータとし
て形威されるまで待つ必要が無く、ＴＤＭ上の様々な速
度の回線データを効率よく送信できる．置に用いるディ
ープ制御部の一実施例を示すブロック図、 第４図は、高速ＬＡＮ系統を示すブロック図、第５図は
、従来例を示すブロック図、である．第１図において、 ■・・・パケット分析部、 ２・・・低速受信ＦＩＦＯ部、 ３・・・高速受信ＦＩＦＯ部、 ４・・・受信パケットスイッチ、 ５・・・ディープ制御部、 ６・・・送信パケットスインチ． 図中、同一符号は同一又は相当部分を示す．
では、そのパケット単位に回線インタフェース装置１０
によりチャネル速度に合わせてＰＫＴ−ＴＤＭ変換部３
３へ送出し、ＰＫＴ−ＴＤＭ変換部３３では、各チャネ
ル速度に対応させてパケットを分離して各端末ＤＴＨに
送出する．このようなＬＡＮ系統においては、各ノード
装置内の回線インタフェース装置１０が、多重化された
様々な速度のパケットデータを効率よく受信することが
必要となる． 〔従来の技術〕 第５図はかかる回線インタフェース装置の従来構威例を
示したもので、図中、２１はパケットデータを受信パケ
ットスイッチ２２と受信制御部２３とに分離する分離部
（ＤＭＵＸ）、２４．２５は受信制御部２３の制御を受
ける受信パケットスイッチ２２からのチャネル毎のパケ
ットデータを格納するバッファ、２６は受信制御部２３
の制御を受けてバッファ２４．２５のパケットデータを
チャネル毎に切り替えてＰＫＴ−ＴＤＭ変換部ｌ３（第
５図参照）に送る送信パケットスイッチである． 動作においては、低速から高速まで各種の速度でチャネ
ル別のパケットデータを分離部２１を介して受信パケッ
トスイッチ２２が受信する．一方、受信制御部２３では
パケットデータの先頭のヘッダ情報によりチャネル番号
を識別してチャネル番号に対応したバッファ２４の領域
へ受信パケットスイッチ２２を切り替えるように指示す
ると共に、このとき、バッファ２５へのスイッチはディ
スエープル状態にしておく。尚、このときの書込クロソ
クは速度に関係無く伝送路クロックと同一である． また、受信制御部２３は、全（固定長）パケント分送信
が完了する一定周期で、送信バケ７｝スイッチ２６をバ
ッファ２４の側に切り替えてＰＫＴ−ＴＤＭ変換部へ送
出する． 次のパケットからはバッファ２５への書込が行われ、一
定周期で送信パケットスイッチ２６をバッファ２５側へ
切り替えてパケットデータの送出を行う． 〔発明が解決しようとする！！！！） このように従来の回線インタフェース装置では、高速デ
ータのパケットも、低速データのパケットも必ず一定の
周期でＰＫＴ−ＴＤＭ変換部へ送られてしまうので特に
高速データはバッファ内で待たされる確率が高くなる． 一方、これに対して、特開昭６３ − ２２９９４３号
公報等においては、パケット端末から送信されて来た順
に多重化して出力し、時分割多重化部によって所定のタ
イムスロットに割り当てて伝送路へ送出している． しかしながら、この方式においても、パケット端末から
のデータが低速のものであれば問題は無いが、高速デー
タを送信するパケット端末が存在していた場合には、先
に送信された低速端末のデータが多重化される速度と同
様の速度で多重化されるため、次の高速データはバッフ
ァ内でやはり待たされるという問題点がある． 従って、本発明は、回線速度毎にパケット化されたデー
タのうち、高速データは低速データより優先して転送す
ることができる回線インタフェース装置を提供すること
を目的とする． 〔課題を解決するための手段〕 第ｌ図は、本発明に係る回線インタフェース装置の原理
図であり、本発明では上記の目的を達或するため、人力
パケットデータがチャネル毎に高速パケットか低速パケ
ットかを分析するパケット分析部１と、高速データを受
信する高速受信ＦＩＦＯ部２と、低速データを受信する
低速受信ＦＩＦＯ部３と、該パケット分析部１の分析結
果によりチャネル毎に該入力パケットデータを該高速受
信ＦＩＦＯ部２又は該低速受信ＦＩＦＯ部３に格納する
受信パケットスイッチ４と、該パケット分析部１の分析
結果によりチャネル毎に、該低速受信ＦＩＦＯ部３が所
定蓄積量に達したとき咳低速受信ＦＩＦＯ部３のパケッ
トを選択するが、該高速受信ＦＩＦＯ部２が一杯になっ
た時点で該高速受信ＦＩＦＯ部２のパケットを優先的に
選択するディープ制御部５と、該ディープ制御部５の選
択信号により両ＦＩＦＯ部２．３のいずれかのパケット
を出力する送信パケットスイッチ６と、を備えている． 〔作 用〕 第１図に示す本発明では、伝送路より送信されて来た入
力パケットデータの回線速度をパケット分析部１でパケ
ットヘッダのチャネル番号を見て解析して受信パケット
スイッチ４を制御しすることにより、低速データは低速
受信ＦＩＦＯ部２へ、高速データは高速受信ＦＩＦＯ部
３へ送る．そして、ディープ制御部５では、やはりパヶ
ジト分析部１で分析されたチャネルに対応して、これら
低速受信ＦＩＦＯ部２及び高速受信ＦＩＦＯ部３のデー
タ蓄積量を監視し、低速受信ＦＩＦＯ部３が所定蓄積量
に達したときに低速受信ＦＩＦＯ部３のパケットを選択
出力するように送信パケットスイッチ６を制御する． 但し、ディープ制御部５では、この間に高速受信ＦＩＦ
Ｏ部２のデータ量が一杯になった時点で高速受信ＦＩＦ
Ｏ部２のパケットを優先的に選択し、送信パケットスイ
ッチ６を介してＰ ＫＴ−ＴＤＭ変換部（第４図参照）
へ送出する．これにより、高速パケットデータの受信・
転送を迅速に行うことができる． 〔実 施 例〕 第２図は、本発明に係る回線インタフェース装置に用い
るパケット分析部１の一実施例を示し、この実施例では
、入力パケットデータからパケットヘッダを分離し且つ
伝送路クロックを再生する分離部１１と、パケットヘッ
ダを受けてそのチャネル番号の情報を読み出してそのコ
ード情報を送出するパケットヘッダ処理部２２と、予め
チャネルに対応した通信速度の情報をテーブルＲＯＭに
記憶しておりヘッダ処理部２２からのコード情報をアド
レスとして入力しデータとして高速／低速・切替信号を
受信パケットスイッチ４へ与える受信Ｆ［ＦＯｉｌＪ御
部ｌ３とで構威されている．尚、高速データも低速デー
タも伝送路上でのパケットとしての伝送速度は同一であ
るため、ＦＩＦＯ部２．３への書込は伝送路クロックに
よって行われる． 第３図は、本発明に係る回線インタフェース装置に用い
るディープ制御部５の一実施例を示し、この実施例では
、低速受信ＦＩＦＯ部２がバケツトを受信する度に発生
ずるパケットパルス信号をクロックとして受けることに
よりパケット数をカウントするカウンタ１４と、パケッ
ト処理部１２からのチャネル番号識別コードをアドレス
として予めチャネルに対応した所定の蓄積パケット数の
情報を読み出すテーブルＲＯＭ１５と、カウンタｌ４の
カウント値とＲＯＭ１５から読み出した蓄積パケット数
のコードとを比較して一致検出信号を発生するコンバレ
ータｌ６と、高速受信ＦＩＦＯ部３の蓄積データ量が一
杯になったときに発生されるフル信号とコンバレータ１
６からの一致検出信号とを入力してフル信号の方を優先
的に出力する優先回路１７とで構威されている．尚、優
先回路１７はフル信号を反転するインバータ１７ａと、
コンパレータｌ６の出力とインバータ１７ａの出力との
ＮＡＮＤゲートｉ７ｂと、フル信号とＮＡＮＤゲート１
７ｂの出力とのＯＲゲート１７Ｃとを含んでいる． このようなディープ制御部５の動作においては、低速受
信ＦＩＦＯ部２がパケットを受信する度にパケソトパル
ス信号をカウンタ１４に与えてそのカウント値（チャネ
ル対応のカウント値）をコンバレータｌ６に送り、パケ
ノトヘッダ処理部１２からのチャネル番号がテーブルＲ
ＯＭ１５に与えられてこのテーフ゛ノレＲＯＭ１５から
は当該チャネルに対応した蓄積パケット数のコードと上
記のカウント値とを比較して一致したときに“Ｈ”レベ
ルの一致検出信号を出力する． このとき、高速受信ＦＩＦＯ部３が一杯になっておらず
フル信号が“Ｌ”レベルのときには、優先回路１７はＮ
ＡＮＤゲート１７ｂの出力が゛Ｌ″レベルとなり、低速
受信ＦＩＦＯ部２のパケットを出力するための切替信号
が送信パケットスインチ６に与えられる． 一方、高速受信ＦＩＦＯ部３からフル信号が出力された
ときには、コンパレータ１６の出力が何であろうとＮＡ
ＮＤゲート１７ｂの出力が’Ｈ″レベルとなるためＯＲ
ゲート１７ｃからは“″Ｈ”レベルの切替信号が発生さ
れて送信パケットスイッチ６を高速受信ＦＩＦＯ部３の
パケットを選択するように切り替える． 〔発明の効果〕 以上説明した様に、本発明に係る回線インタフェース装
置では、低速受信ＦＩＦＯ部が所定蓄積量に達したとき
低速受信ＦＩＦＯ部のパケットを選択するが、高速受信
ＦＩＦＯ部が一杯になった時点で高速受信ＦＩＦＯ部の
パケットを優先的に選択出力するように構威したので、
高速データは低速データが蓄積されてＴＤＭデータとし
て形威されるまで待つ必要が無く、ＴＤＭ上の様々な速
度の回線データを効率よく送信できる．置に用いるディ
ープ制御部の一実施例を示すブロック図、 第４図は、高速ＬＡＮ系統を示すブロック図、第５図は
、従来例を示すブロック図、である．第１図において、 ■・・・パケット分析部、 ２・・・低速受信ＦＩＦＯ部、 ３・・・高速受信ＦＩＦＯ部、 ４・・・受信パケットスイッチ、 ５・・・ディープ制御部、 ６・・・送信パケットスインチ． 図中、同一符号は同一又は相当部分を示す．
第１図は、本発明に係る回線インタフェース装置の原理
ブロック図 第２図は、本発明に係る回線インタフェース装置に用い
るパケット分析部の一実施例を示すブロック図、
ブロック図 第２図は、本発明に係る回線インタフェース装置に用い
るパケット分析部の一実施例を示すブロック図、
Claims (1)
- 【特許請求の範囲】 入力パケットデータがチャネル毎に高速パケットか低速
パケットかを分析するパケット分析部（１）と、 高速データを受信する高速受信ＦＩＦＯ部（２）と、低
速データを受信する低速受信ＦＩＦＯ部（３）と、該パ
ケット分析部（１）の分析結果によりチャネル毎に該入
力パケットデータを該高速受信ＦＩＦＯ部（２）又は該
低速受信ＦＩＦＯ部（３）に格納する受信パケットスイ
ッチ（４）と、 該パケット分析部（１）の分析結果によりチャネル毎に
、該低速受信ＦＩＦＯ部（３）が所定蓄積量に達したと
き該低速受信ＦＩＦＯ部（３）のパケットを選択するが
、該高速受信ＦＩＦＯ部（２）が一杯になった時点で該
高速受信ＦＩＦＯ部（２）のパケットを優先的に選択す
るディープ制御部（５）と、 該ディープ制御部（５）の選択信号により両ＦＩＦＯ部
（２）（３）のいずれかのパケットを出力する送信パケ
ットスイッチ（６）と、 を備えたことを特徴とする回線インタフェース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243055A JPH03104453A (ja) | 1989-09-19 | 1989-09-19 | 回線インタフェース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243055A JPH03104453A (ja) | 1989-09-19 | 1989-09-19 | 回線インタフェース装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104453A true JPH03104453A (ja) | 1991-05-01 |
Family
ID=17098137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243055A Pending JPH03104453A (ja) | 1989-09-19 | 1989-09-19 | 回線インタフェース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104453A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6347098B1 (en) | 1997-07-31 | 2002-02-12 | Nec Corporation | Packet multiplexing apparatus with less multiplexing delay |
| JP2005124210A (ja) * | 2003-10-17 | 2005-05-12 | Agilent Technol Inc | 高帯域幅チャネル内に低帯域幅チャネルを生成する方法および装置 |
-
1989
- 1989-09-19 JP JP1243055A patent/JPH03104453A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6347098B1 (en) | 1997-07-31 | 2002-02-12 | Nec Corporation | Packet multiplexing apparatus with less multiplexing delay |
| JP2005124210A (ja) * | 2003-10-17 | 2005-05-12 | Agilent Technol Inc | 高帯域幅チャネル内に低帯域幅チャネルを生成する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0276349B1 (en) | Apparatus for switching information between channels for synchronous information traffic and asynchronous data packets | |
| US6967924B1 (en) | Packet switching device and cell transfer control method | |
| US5343473A (en) | Method of determining whether to use preempt/resume or alternate protocol for data transmission | |
| EP0558234B1 (en) | Ethernet media access controller with external address detection interface | |
| JP3730471B2 (ja) | パケット転送装置 | |
| EP0329159A2 (en) | Congestion control method and apparatus for end-to-end packetcommunication | |
| EP0119105A2 (en) | Integrated circuit/packet switching system | |
| WO1988004870A1 (en) | Enhanced efficiency batcher-banyan packet switch | |
| JPS6323493A (ja) | 伝送装置及びその方法 | |
| JP3551894B2 (ja) | 多重化送受信装置 | |
| US7760625B2 (en) | Exchange node and exchange node control method | |
| GB2355619A (en) | Packet switching | |
| EP0083632A1 (en) | FACILITIES FOR ASSIGNING AND TRANSMITTING FREE TIME SLOTS FOR RING MESSAGE SYSTEM. | |
| JPH07202942A (ja) | パケット交換機 | |
| JPS63131698A (ja) | 多段相互接続ネットワークの制御方法 | |
| US5483521A (en) | Asynchronous transfer mode cell switching system | |
| JP2005124210A (ja) | 高帯域幅チャネル内に低帯域幅チャネルを生成する方法および装置 | |
| US7286570B2 (en) | High speed sequenced multi-channel bus | |
| JPH05260060A (ja) | 通信装置 | |
| US5638366A (en) | Data transport for internal messaging | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| JP2682434B2 (ja) | 出力バッファ型ａｔｍスイッチ | |
| JP3067368B2 (ja) | Ａｔｍ伝送用インタフェース回路 | |
| JP4387530B2 (ja) | 無線基地局装置 | |
| US6151303A (en) | Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment |