JPH03106236A - 同期検出回路の診断制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、受信信号の同期をとる同期検出回路の障害か
否かを切り分ける同期検出回路の診断制御方式に関する
ものである。

同期検出回路は、受信信号のフレーム同期信号等の同期
信号を継続して所定数検出した時に、同期確立とし、又
伝送誤り等により同期信号を継続して所定数検出できな
い時に、同期外れとして再同期引込みを行うものである
。このような同期外れの時に、同期検出回路が正常であ
るか否かを判定して、障害個所を特定することが要望さ
れている。

〔従来の技術〕

各種の送受信装置に於ける同期検出回路に於いては、同
期外れの場合に、単に同期外れアラーム信号を出力する
だけの構或が一般的であった。例えば、第５図は従来例
の多重変換装置３ｌのブロック図を示し、Ｓｉｎはチャ
ネル対応の送信入力信号、Ｓｏｕｔは多重化された送信
出力信号、Ｒｉｎは多重化された受信人力信号、Ｒｏｕ
ｔはチャネル対応の受信出力信号、３２はインタフェー
ス部、３３は多重化部、３４は送信インタフェース部、
３５はバイボーラ・ユニポーラ変換部（Ｂ／Ｕ）、３６
はユニボーラ・バイボーラ変換部（Ｕ／Ｂ）　、３　７
は受信インタフェース部、３８は同期検出部、３９は多
重分離部、４０はインタフェース部、４１はユニポーラ
・バイボーラ変換部（Ｕ／Ｂ）　、４　２はバイボーラ
・ユニボーラ変換部（Ｂ／Ｕ）である。

チャネル対応の送信人力信号Ｓｉｎは、インタフェース
部３２のバイボーラ・ユニボーラ変換部３５によりユニ
ボーラ信号に変換され、多重化部３３に於いて多重化さ
れると共に、同期信号が挿入され、送信インタフェース
部３４のユニボーラ・バイポーラ変換部３６によりバイ
ボーラ信号に変換されて、送信出力信号Ｓｏｕｔとなる
．受信人力信号Ｒｔｎは、受信インタフェース部３７の
バイボーラ・ユニボーラ変換部４２によりユニボーラ信
号に変換されて同期検出回路３８に加えられ、フレーム
同期信号等の同期信号が検出されて、受信入力信号Ｒｔ
ｎの同期がとられる。

その同期信号と共に受信入力信号Ｒｉｎは多重分離部３
９に加えられ、各チャネル対応の受信信号に分離され、
インタフェース部４０のユニボーラ・バイボーラ変換部
４１によりバイポーラ信号に変換され、受信出力信号Ｒ
ｏｕｔとして送出される。

又同期検出回路３８は、同期信号を継続して所定数検出
できた時に同期確立と判定し、多重分離部３９に於ける
多重分離を開始させる。又同期信号を継続して所定数検
出できない時に同期外れと判定して、多重分離部３９に
於ける多重分離を停止させ、又同期外れアラーム信号を
出力するものである。

〔発明が解決しようとする問題点〕

同期外れアラーム信号が送出された時に、同期検出回路
３８の障害によって同期検出ができない状態であるか、
或いは受信インタフェース部３７の障害により正常に信
号を受信できない状態であるか識別できないものであり
、受信断でない場合の同期外れアラーム信号により、障
害個所を突き止めるには、相当の時間を要することにな
り、迅速に復旧させることが困難であった。

本発明は、同期検出回路が正常であるか否かを簡単に診
断できるようにすることを目的とするものである。

〔課題を解決するための手段〕

本発明の同期検出回路の診断制御方式は、送信信号を利
用して同期検出回路が正常であるか否かを診断するもの
であり、第１図を参照して説明する。

受信信号の同期をとる同期検出回路１と、この同期検出
回路１に受信信号を加える為の受信インタフェース部２
と、送信信号を送出する為の送信インタフェース部３と
、予備インタフェース部４と、第１及び第２の折返回路
５，６とを備え、同期検出回路１からの同期外れアラー
ム信号により、送信インタフェース部３に加える送信信
号を第１の折返回路５を介して同期検出回路１に折返し
て加え、この同期検出回路１の正常性を診断した後に、
送信信号を予備インタフェース部４から第２の折返回路
６を介して受信インタフェース部２に加え、この受信イ
ンタフェース部２から第１の折返回路５を介して同期検
出回路１に折返して加えることにより、受信インタフェ
ース部２の正常性を診断するものである。

〔作用〕

通常は、同期検出回路１と受信インクフェース部２とは
第１の折返回路５を介して接続され、又受信インタフェ
ース部２と受信入力端子とは第２の折返回路６を介して
接続されている。

同期検出回路１からの同期外れアラーム信号が出力され
ると、第１の折返回路５が制御されて、送信信号が同期
検出回路１に加えられる。送信信号は正常であることを
前提としており、この送信信号により同期検出が行われ
て、同期確立となると、同期検出回路１は正常であると
判定される。

又同期確立とならない場合は、同期検出回路１は異常と
判定される。

次に、第１の折返回路５を元に戻し、第２の折返回路６
を介して、送信信号を予備インタフェース部４から受信
インタフェース部２に加え、この受信インタフェース部
２から同期検出回路１に加えて、送信信号により同期検
出が行われ、同期確立となれば、受信インタフェース部
２も正常であると判定される。この場合、同期検出回路
ｌと受信インタフェース部２とが共に正常であるから、
伝送路障害と判定される。又同期検出回路１が正常で、
同期確立とならない場合は、受信インタフェース部２の
異常と判定される。

従って、同期検出回路１と受信インタフェース部２とを
切り分けて、障害個所を特定することが可能となる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１１は同
期検出回路、１２は受信インタフェース部、１３は送信
インタフェース部、１４は予備インタフェース部、１５
．１６は第ｉ．第２の折返回路、１７は制御回路、２０
は伝送路障害等により受信信号が断となったことを検出
する受信断検出回路、２１．２２はタイマ、２３はフリ
ップフロップ、２４は排他的オア回路、２５．２６はナ
ンド回路、２７はアンド回路、２８．２９はインバータ
、３０はオア回路である。

第１．第２の折返回路１５．１６は、トランジスタ等に
より構威され、常時は図示の状態に切替えられており、
受信信号は第２の折返回路ｌ６から受信インタフェース
部１２に加えられ、バイボーラ・ユニボーラ変換等の処
理が行われて、第１の折返回路１５を介して同期検出回
路１１に加えられる。同期検出回路１１は、既に知られ
ている各種の構或を用いることができるものであり、同
期信号を継続して所定数検出できない時に、同期外れア
ラーム信号ａを出力することになる。なお、受信断検出
回路２０により受信信号の断を検出した場合は、同期外
れアラーム信号ａは送出されない。

制御回路１７は、“０”の同期外れアラーム信号ａによ
り動作を開始して、第ｌの折返回路ｌ５の切替制御を行
い、それによっても、同期外れアラーム信号ａが出力さ
れる場合は、第ｌの折返回路１５を元に戻して、第２の
折返回路１６の切替制御を行うものであり．マイクロプ
ロセッサ等により制御機能を実現することも可能である
。

第３図は第２図の各部の信号ａ　％　ｆの波形の一例を
（ａ）〜（ｆ）に示すものであり、同期外れアラーム信
号ａは、（ａ）に示すように同期外れを示す場合に“Ｏ
　＋＋となるものである。又第１及び第２の折返回路１
５．１６は、（Ｃ）．　（ｅ）に示す信号ｃ，ｅが“Ｏ
”の時に図示状態となり、“１　１１の時に切替えられ
る。又タイマ２１．２２のＱ端子出力信号は、常時は゛
″Ｏ　Ｉ＋であり、トリガ端子Ｔに“ｌ“の信号が加え
られると、その立上りでトリガされ、設定された時間ｔ
ｌ，ｔ２後に、Ｑ端子出力信号ｂ，　　ｆは“１”とな
る。又リセット端子Ｒにリセット信号が加えられると、
Ｑ端子出力信号ｂ，ｆは“′０”となる。

同期外れアラーム信号ａが、第３図の（ａ）に示すよう
に“０″となると、ナンド回路２５の出力信号が“１″
となり、その立上りによりタイマ２１はトリガされ、設
定時間１１後に、（ｂ）に示すように、Ｑ端子出力信号
ｂは“ｌ”となる。従って、排他的オア回路２４の出力
信号Ｃは（Ｃ）に示すように゜゛１゛゜となり、第１の
折返回路１５は図示状態から切替えられ、送信信号が同
期検出回路１１に加えられる。又インバータ２９の出力
信号ｄは、（ｄ）に示すように“Ｏ　ＩＩとなる。

同期検出回路１１は、この送信信号の同期信号を検出し
て同期をとるものであるが、同期がとれない場合は、同
期外れアラーム信号ａは“０゛のままとなるから、図示
を省略したタイマ等により所定時間後に同期検出回路１
１の故障表示を行わせることになる。又同期確立となれ
ば、同期外れアラーム信号ａは、（ａ）に示すように、
“０“から′“１”に立上るので、アンド回路２７の出
力信号が“１”となり、排他的オア回路２４の出力信号
Ｃが゜“０”となるから、第１の折返回路１５は元の状
態に戻り、同期検出回路１１と受信インタフェース部１
２とが接続される。又インバータ２９からフリップフロ
ップ２３のクロック端子Ｃに加えられる出力信号ｄが′
゜０”から“ｌ”゜に立上り、データ端子Ｄには常に“
′１“が加えられているから、フリップフロップ２３の
Ｑ端子出力信号ｅは（ｅ）に示すように１１　１　１１
となる。

このＱ端子出力信号ｅが“′１”となることにより、第
２の折返回路１６は、図示状態から切替えられて、予備
インタフェース部ｌ４と受信インタフェース部ｌ２とを
接続する。又タイマ２１はリセットされ、タイマ２２は
トリガされる。第２の折返回路１６が切替えられたこと
により、送信信号は予備インタフェース部１４から受信
インタフェース部１２に加えられ、受信インタフェース
部１２から同期検出回路１１に加えられて、同期検出が
行われる。この場合、予備インタフェース部１４を省略
して、送信インタフェース部１３からの送信信号を受信
インタフェース部１２に折返すことが考えられるが、送
信インタフェース部ｌ３に受信インタフェース部１２が
接続されることによるインピーダンス不整合が生じる場
合があり、安定に受信インタフェース部１２の正常性を
診断することが困難となる。

第２の折返回路１６による折返回路が形威されて同期検
出回路１１による同期検出が行われ、受信インタフェー
ス部ｌ２に障害がある場合は、同期検出回路１１からの
同期外れアラーム信号ａは“０”を継続するから、フリ
ップフロップ２３のリセットは行われないことになり、
第２の折返回路１６は切替えられたままとなる。従って
、図示を省略したタイマ等により所定時間後に受信イン
タフェース部１２の故障表示を行わせることになる。又
受信インタフェース部１２に障害がなければ、同期検出
回路１１に於ける同期検出が可能となり、同期確立によ
り同期外れアラーム信号ａは′“１゛′となる。

又起動されたタイマ２２の設定時間ｔ２後に、Ｑ端子出
力信号ｆは（ｆ）に示すように“１”となるから、ナン
ド回路２６の出力信号が“Ｏ”となり、フリップフロッ
プ２３及びタイマ２２はリセットされる。フリップフロ
ップ２３のリセットにより第２の折返回路１６は元の状
態に戻ることになる。

この場合は、同期検出回路１１と受信インタフェース部
１２とが正常であることが判るから、伝送路の障害と判
定することになる。

第４図は本発明の実施例のフローチャートであり、同期
外れアラーム発生■によりタイマ２１が起動される■。

このタイマ２ｌの設定時間ｔ１経過か否か判定し■、設
定時間ｔ１経過により第１の折返回路１５による折返回
路を形或し■、同期検出回路１ｌに於ける同期引込みを
行わせ■、同期外れか否か判定し■、同期外れの場合は
同期検出回路１１の障害と判定する■。

又同期外れでない場合は、第１の折返回路１５を復旧さ
せ■、第２の折返回路１６による折返回路を形戒し■、
再び同期検出回路１１に於ける同期引込みを行わせ［相
］、同期外れか否か判定し■、同期外れの場合は受信イ
ンタフェース部１２の障害と判定する＠。又同期外れで
ない場合は、第２の折返回路１６を復旧させ０、伝送路
障害と判定する［相］。

前述のような処理により、同期検出回路１１から同期外
れアラーム信号ａが出力された時に、同期検出回路１１
と、バイボーラ・ユニボーラ変換部等を含む受信インタ
フェース部１２との正常性を診断することができる。

本発明は、前述の実施例にのみ限定されるものではなく
、種々付加変更することができるものであり、第５図に
示すような多重変換装置に対しても適用することができ
るものである。

〔発明の効果〕

以上説明したように、本発明は、同期検出回路ｌからの
同期外れアラーム信号により、送信インタフェース部３
へ加える送信信号を、第１の折返回路５を介して同期検
出回路１に折返して加え、同期検出が可能か否かにより
同期検出回路１の正常性を診断し、又第２の折返回路６
を介して送信信号を予備インタフェース部４から受信イ
ンタフェース部２に折返し、この受信インタフェース部
２から第１の折返回路５を介して同期検出回路１に加え
て同期検出が可能か否か判定し、受信インタフェース部
２の正常性を診断するものである。

従って、同期外れアラーム信号により自動的に診断を開
始して、同期検出回路１と受信インタフェース部２と伝
送路との何れの障害であるかを切り分けることができる
ので、障害復旧を迅速に行うことが可能となる利点があ
る。

又予備インタフェース部４を設けることになるが、比較
的簡単な構或であるからコストアップとなることはなく
、送信インタフェース部３を介して送信信号を継続して
送信中に於いても、その送信動作に悪影響を及ぼすこと
なく、送信信号を受信インタフェース部２に折返すこと
ができるから、受信インタフェース部２の正常性を診断
することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は本発明の動作説明図、第４図は
本発明の実施例のフローチャート、第５図は従来例のブ
ロック図である。 １は同期検出回路、２は受信インタフェース部、３は送
信インタフェース部、４は予備インタフェース部、５．
６は第■及び第２の折返回路である。

Claims (1)

1. 【特許請求の範囲】 受信信号の同期をとる同期検出回路（１）と、該同期検
   出回路（１）に受信信号を加える為の受信インタフェー
   ス部（２）と、 送信信号を送出する為の送信インタフェース部（３）と
   、 予備インタフェース部（４）と、 第１及び第２の折返回路（５、６）とを備え、前記同期
   検出回路（１）からの同期外れアラーム信号により、前
   記送信インタフェース部（３）へ加える送信信号を前記
   第１の折返回路（５）を介して前記同期検出回路（１）
   に折返して加え、該同期検出回路（１）の正常性を診断
   した後、前記送信信号を前記予備インタフェース部（４
   ）から前記第２の折返回路（６）を介して前記受信イン
   タフェース部（２）に加え、該受信インタフェース部（
   ２）から前記第１の折返回路（５）を介して前記同期検
   出回路（１）に折返して加え、前記受信インタフェース
   部（２）の正常性を診断することを特徴とする同期検出
   回路の診断制御方式。