JPH03106564A - フラックスレスはんだ接合方法 - Google Patents
フラックスレスはんだ接合方法Info
- Publication number
- JPH03106564A JPH03106564A JP1240114A JP24011489A JPH03106564A JP H03106564 A JPH03106564 A JP H03106564A JP 1240114 A JP1240114 A JP 1240114A JP 24011489 A JP24011489 A JP 24011489A JP H03106564 A JPH03106564 A JP H03106564A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder bump
- brought
- pin
- joint part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
フラックスレスはんだ接合方法に関し、フラッグス残渣
によるはんだ部分の腐食を回避することを目的として、 表面にＧａ膜を形成した部材をＩｎはんだバンブに突き
当て不活性雰囲気下で加熱するように構或する。
によるはんだ部分の腐食を回避することを目的として、 表面にＧａ膜を形成した部材をＩｎはんだバンブに突き
当て不活性雰囲気下で加熱するように構或する。
本発明はフラックスを用いることなしにはんだ接合を行
なえる方法に関する。
なえる方法に関する。
従来のはんだ接合には酸化被膜を除去するために必ずフ
ラックスが使用されている。
ラックスが使用されている。
フラックスを用いないはんだ接合方法も提案されており
、例えばインジウム（Ｉｎ ）とガリウム（Ｇａ ）の
合金を用いる方法がある。これはＩｎ−Ｇａ合金を融点
が室温以下になるように共晶組戒とし、接合した装置は
室温以下で使用することを前提としている。
、例えばインジウム（Ｉｎ ）とガリウム（Ｇａ ）の
合金を用いる方法がある。これはＩｎ−Ｇａ合金を融点
が室温以下になるように共晶組戒とし、接合した装置は
室温以下で使用することを前提としている。
近年のコンピュータシステムの高速化の要求に伴い、Ｌ
ＳＩ素子の高密度実装が進められ、この結果、はんだ接
合部の大きさが縮小しつつある。
ＳＩ素子の高密度実装が進められ、この結果、はんだ接
合部の大きさが縮小しつつある。
したがって、フラックスの残渣によるはんだ接合部の腐
食の影響は、隣りのピンとの短絡等これまで以上に大き
くなる。この問題を抜本的に解決するためには、フラッ
クスを用いることなしに、はんだ接合を行うことが必要
となる。
食の影響は、隣りのピンとの短絡等これまで以上に大き
くなる。この問題を抜本的に解決するためには、フラッ
クスを用いることなしに、はんだ接合を行うことが必要
となる。
上記のＩｎ−Ｇａ共晶合金を用いる方法は、接合した装
置を室温以下の温度環境で稼動させなければＩｎ−Ｇａ
共晶合金が固体にならず、室温以下にするための付帯設
備が必要となる欠点がある。
置を室温以下の温度環境で稼動させなければＩｎ−Ｇａ
共晶合金が固体にならず、室温以下にするための付帯設
備が必要となる欠点がある。
そこで、本発明は、室温以上で稼動する装置に対して、
フラックスレスはんだ接合方法を提供することを目的と
する。
フラックスレスはんだ接合方法を提供することを目的と
する。
本発明は、上記目的を達戒するために、表面にガリウム
膜を形戊した部材を、被接合部材上に形戊したインジウ
ムはんだバンプに突き当て、不活性雰囲気中で加熱する
ことを特徴とするブラックスレスはんだ接合方法を提供
する。
膜を形戊した部材を、被接合部材上に形戊したインジウ
ムはんだバンプに突き当て、不活性雰囲気中で加熱する
ことを特徴とするブラックスレスはんだ接合方法を提供
する。
第１図は本発明の原理説明図である。図中、１はＧａで
あり、２はＩｎはんだバンプであり、３は表面にＧａ
１をコーティングしたピン、４は回路基板、５は合金化
したＩｎ−Ｇａはんだ接合部である。
あり、２はＩｎはんだバンプであり、３は表面にＧａ
１をコーティングしたピン、４は回路基板、５は合金化
したＩｎ−Ｇａはんだ接合部である。
Ｇａ １とＩｎはんだバンブ２の接合部分の重量比は１
／１９以下がよい。重量比がこれより大きくなると、合
金の固相温度が急激に低下するからである。Ｇａ／Ｉｎ
＝１／１９すなわちＩｎ−５％Ｇａの面相温度は１２
５℃である。
／１９以下がよい。重量比がこれより大きくなると、合
金の固相温度が急激に低下するからである。Ｇａ／Ｉｎ
＝１／１９すなわちＩｎ−５％Ｇａの面相温度は１２
５℃である。
本発明では、第一図（Ｂ）の如く、Ｉｎはんだバンプ２
に、Ｇａ １を表面にコーティングしたピン３をつきあ
てる。そして、これを不活性雰囲気中で１６０℃に加熱
する。一般的な物性として、ＩｎとＧａは、室温におい
て、両者を強く押しつけ、両者の表面に形成さている酸
化膜を破壊して、無酸化の面を接触させるだけで容易に
液相を生じる。
に、Ｇａ １を表面にコーティングしたピン３をつきあ
てる。そして、これを不活性雰囲気中で１６０℃に加熱
する。一般的な物性として、ＩｎとＧａは、室温におい
て、両者を強く押しつけ、両者の表面に形成さている酸
化膜を破壊して、無酸化の面を接触させるだけで容易に
液相を生じる。
このように、ＩｎとＧａは、非常に反応性（拡散）に富
んでいることから、フラックスを用いなくても、容易に
はんだ接合が行なえる。
んでいることから、フラックスを用いなくても、容易に
はんだ接合が行なえる。
Ｉｎの融点は１５６℃、Ｇａの融点は２９℃、そしてＩ
ｎ”−５％Ｇａの融点は１２５℃であり、固相温度とし
てはこの１２５℃以上が好ましい。
ｎ”−５％Ｇａの融点は１２５℃であり、固相温度とし
てはこの１２５℃以上が好ましい。
第２図は、本発明の一実施例構戒図であり、回路配線基
板４上にＬＳＩパッケージ６をはんだ接合する過程を示
している。
板４上にＬＳＩパッケージ６をはんだ接合する過程を示
している。
図中、第１図で示したものと同一のものは同一の記号で
示してあり、１ａは、ＬＳＩパッケージ６から出ている
ピン３ａに予備はんだしてあるＧａである。２ａは、回
路配線基板４ａ上に形戒したＩｎはんだバンプである。
示してあり、１ａは、ＬＳＩパッケージ６から出ている
ピン３ａに予備はんだしてあるＧａである。２ａは、回
路配線基板４ａ上に形戒したＩｎはんだバンプである。
回路配線基板４ａ上のＩｎはんだバンプ２ａは、例えば
、Ｉｎをメタルマスクを用いて蒸着法で堆積して形戒す
る。この例では、厚さＩＯＯＪ− ，直径３００Ｊ−の
円形パターンである。一方、ＬＳＩパフケージ６のピン
３ａの予備はんだＧａ膜１ａは、例えば、フラックス塗
布した直径１００Ｊ−の銅製ピンを１２０℃溶融Ｇａに
浸漬してＩＭはどＧａを付着させ、引き上げて冷却（５
℃）した後、クロ゛ロセン（１・１・１−トリクロロエ
タン）の６０℃温浴で洗浄後、再び冷却（５℃〉して形
戒する。
、Ｉｎをメタルマスクを用いて蒸着法で堆積して形戒す
る。この例では、厚さＩＯＯＪ− ，直径３００Ｊ−の
円形パターンである。一方、ＬＳＩパフケージ６のピン
３ａの予備はんだＧａ膜１ａは、例えば、フラックス塗
布した直径１００Ｊ−の銅製ピンを１２０℃溶融Ｇａに
浸漬してＩＭはどＧａを付着させ、引き上げて冷却（５
℃）した後、クロ゛ロセン（１・１・１−トリクロロエ
タン）の６０℃温浴で洗浄後、再び冷却（５℃〉して形
戒する。
ＧａはＩｎと比較してフラックスに強く、またはんだ接
合前にビンのフラックスを除去するために洗浄すること
は容易である。従って、この予備工程で７ラックスを用
いることは装置にフラックス残渣を生じる原因にはなら
ないので問題ない。
合前にビンのフラックスを除去するために洗浄すること
は容易である。従って、この予備工程で７ラックスを用
いることは装置にフラックス残渣を生じる原因にはなら
ないので問題ない。
再び、第２図を参照すると、回路配線基板４ａ上のＩｎ
はんだバンプ２ａにＬＳＩパッケージ６のピン３ａに予
備はんだしたＧａ膜１ａが接触するように位置合せし、
この状態で酸素（０２）を含まない不活性雰囲気、例え
ばＮ２雰囲気のりフロー炉ではんだ接合部がＩｎの融点
以上、例えば１８０℃になるように加熱する。このとき
、いずれのはんだ接合部においてもＩｎはんだバンプ２
ａの酸化膜が、ＬＳＩパッケージの重さで破壊され、溶
融Ｉｎと溶融Ｇａが溶け合った状態となる（第２図（Ｃ
〉）。この時治具を用いてＬＳＩパッケージを押さえ付
けてもよい。そして、これを冷却するとはんだ接合部は
、１２５℃以上で液相の部分がなくなり凝固を、完了す
る。
はんだバンプ２ａにＬＳＩパッケージ６のピン３ａに予
備はんだしたＧａ膜１ａが接触するように位置合せし、
この状態で酸素（０２）を含まない不活性雰囲気、例え
ばＮ２雰囲気のりフロー炉ではんだ接合部がＩｎの融点
以上、例えば１８０℃になるように加熱する。このとき
、いずれのはんだ接合部においてもＩｎはんだバンプ２
ａの酸化膜が、ＬＳＩパッケージの重さで破壊され、溶
融Ｉｎと溶融Ｇａが溶け合った状態となる（第２図（Ｃ
〉）。この時治具を用いてＬＳＩパッケージを押さえ付
けてもよい。そして、これを冷却するとはんだ接合部は
、１２５℃以上で液相の部分がなくなり凝固を、完了す
る。
以上説明した様に、本発明によれば稼動時の温度が室温
以上となる装置に対して、フラックスを用いることなし
に、はんだ接合を行なうことができるため、フラックス
残渣によるはんだ接合部の腐食を回避することができ、
ＬＳＩ素子を高密度実装するときの信頼性向上に寄与す
るところが大きい。
以上となる装置に対して、フラックスを用いることなし
に、はんだ接合を行なうことができるため、フラックス
残渣によるはんだ接合部の腐食を回避することができ、
ＬＳＩ素子を高密度実装するときの信頼性向上に寄与す
るところが大きい。
第１図（Ａ）〜（Ｃ）は本発明の原理説明図、第２図（
Ａ）〜（Ｃ）は本発明の一実施例構戒図である。 図中、 １ ， ｌ ａ−Ｇａ ， ２，２ａ・・・Ｉｎはんだバンブ、 ３．３ａ・・・ピン、 ４，４ａ・・・回路配線基板、 ５．５ａ・・・Ｉｎ−Ｇａ合金はんだ接合部、６・・・
ＬＳＩパッケージ。 （Ａ）
Ａ）〜（Ｃ）は本発明の一実施例構戒図である。 図中、 １ ， ｌ ａ−Ｇａ ， ２，２ａ・・・Ｉｎはんだバンブ、 ３．３ａ・・・ピン、 ４，４ａ・・・回路配線基板、 ５．５ａ・・・Ｉｎ−Ｇａ合金はんだ接合部、６・・・
ＬＳＩパッケージ。 （Ａ）
Claims (1)
- １、表面にガリウム膜を形成した部材を、被接合部材上
に形成したインジウムはんだバンプに突き当て、不活性
雰囲気中で加熱することを特徴とするフラックスレスは
んだ接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240114A JPH03106564A (ja) | 1989-09-18 | 1989-09-18 | フラックスレスはんだ接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240114A JPH03106564A (ja) | 1989-09-18 | 1989-09-18 | フラックスレスはんだ接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03106564A true JPH03106564A (ja) | 1991-05-07 |
Family
ID=17054699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240114A Pending JPH03106564A (ja) | 1989-09-18 | 1989-09-18 | フラックスレスはんだ接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03106564A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH059313U (ja) * | 1991-07-24 | 1993-02-09 | 株式会社三浦製作所 | 装身具用のピン |
| WO2014088966A3 (en) * | 2012-12-03 | 2015-01-15 | Invensas Corporation | Bonding structure for a microelectronic assembly comprising a high melting point alloy formed by bonding two bond components each comprising a non-low melting point material layer covering a low melting point material layer and corresponding manufacturing method |
| US20180021892A1 (en) * | 2016-02-19 | 2018-01-25 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Method and device for reversibly attaching a phase changing metal to an object |
-
1989
- 1989-09-18 JP JP1240114A patent/JPH03106564A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH059313U (ja) * | 1991-07-24 | 1993-02-09 | 株式会社三浦製作所 | 装身具用のピン |
| WO2014088966A3 (en) * | 2012-12-03 | 2015-01-15 | Invensas Corporation | Bonding structure for a microelectronic assembly comprising a high melting point alloy formed by bonding two bond components each comprising a non-low melting point material layer covering a low melting point material layer and corresponding manufacturing method |
| US9024205B2 (en) | 2012-12-03 | 2015-05-05 | Invensas Corporation | Advanced device assembly structures and methods |
| KR20150085098A (ko) * | 2012-12-03 | 2015-07-22 | 인벤사스 코포레이션 | 저-용융점 소재 층을 덮는 비-저-용융점 소재 층을 각각 포함하는 두 개의 본딩 구성요소들을 본딩시킴으로써 형성되는 고-용융점 합금을 포함하는 마이크로전자 조립체용 본딩 구조, 및 이에 대응되는 제조방법 |
| CN105122447A (zh) * | 2012-12-03 | 2015-12-02 | 伊文萨思公司 | 用于包括通过接合包含覆盖低熔点材料层的非低熔点材料层的两个接合部件而形成的高熔点合金的微电子组件的接合结构以及对应制造方法 |
| CN105122447B (zh) * | 2012-12-03 | 2017-07-04 | 伊文萨思公司 | 用于包括通过接合包含覆盖低熔点材料层的非低熔点材料层的两个接合部件而形成的高熔点合金的微电子组件的接合结构以及对应制造方法 |
| US11999001B2 (en) | 2012-12-03 | 2024-06-04 | Adeia Semiconductor Technologies Llc | Advanced device assembly structures and methods |
| US20180021892A1 (en) * | 2016-02-19 | 2018-01-25 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Method and device for reversibly attaching a phase changing metal to an object |
| US10675718B2 (en) * | 2016-02-19 | 2020-06-09 | Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften E.V. | Method and device for reversibly attaching a phase changing metal to an object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2527278B2 (ja) | 無融剤はんだ付け方法 | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| JP2960017B2 (ja) | はんだペースト組成物 | |
| US7344061B2 (en) | Multi-functional solder and articles made therewith, such as microelectronic components | |
| JPH04273453A (ja) | 直接チップ取り付け方法 | |
| JP3565047B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| US6209196B1 (en) | Method of mounting bumped electronic components | |
| KR20020085752A (ko) | 범프 형성 방법 | |
| US6214131B1 (en) | Mixed solder pastes for low-temperature soldering process | |
| TW202027899A (zh) | 混合合金焊膏、其製造方法以及焊接方法 | |
| JP2001332583A (ja) | 半導体チップの実装方法 | |
| JP3400408B2 (ja) | フリップチップ実装方法 | |
| WO1994017551A1 (en) | Intermediate-temperature diffusion welding | |
| JP2626001B2 (ja) | フラックスレス接合方法 | |
| CN101119827B (zh) | 用于具有不同基板的热可靠封装的方法和配置 | |
| JP2865770B2 (ja) | 電子回路装置の製造方法 | |
| US5361971A (en) | Intermediate-temperature diffusion welding | |
| JPH02144821A (ja) | ヒューズ形成方法 | |
| JP3596445B2 (ja) | 半田接合方法ならびに実装構造 | |
| CN100556238C (zh) | 焊接电子零件在基板上的方法 | |
| JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
| JP2007067145A (ja) | Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法 | |
| JP2007149846A (ja) | 半導体装置の製造方法 | |
| JPS60206195A (ja) | 半田層の形成方法 | |
| JPS5868945A (ja) | フリツプチツプボンデイング法 |