JPH03106609A - 半導体ウエーハ - Google Patents
半導体ウエーハInfo
- Publication number
- JPH03106609A JPH03106609A JP1243298A JP24329889A JPH03106609A JP H03106609 A JPH03106609 A JP H03106609A JP 1243298 A JP1243298 A JP 1243298A JP 24329889 A JP24329889 A JP 24329889A JP H03106609 A JPH03106609 A JP H03106609A
- Authority
- JP
- Japan
- Prior art keywords
- depth
- channel
- semiconductor
- semiconductor wafer
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000005520 cutting process Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 20
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体ウエー八に関するもので、特にウエー
ハを半導体チップに分割分離するダイシングを容易にす
るためのものである． 〔従来の技術〕 不純物拡散後、電極付けをした半導体ウエーハは、目的
、用途に応じてグイシングソー、レーザ等の各種の方法
によって個々のチップに分割分離される。
ハを半導体チップに分割分離するダイシングを容易にす
るためのものである． 〔従来の技術〕 不純物拡散後、電極付けをした半導体ウエーハは、目的
、用途に応じてグイシングソー、レーザ等の各種の方法
によって個々のチップに分割分離される。
第４図は、上記チップに分割分離する以前の所定の処理
をした半導体ウエーハを示したものである。このように
、半導体ウエーハはスクライブライン２によって碁盤目
状に仕切ってあり、個々の半導体チップｌが形成される
。第５図は、第４図の一部拡大断面図である。シリコン
基板８の所要個所にＰ，Ｎ形拡散層３を形成してあり、
シリコン基板８表面の所要個所には絶縁等のための酸化
膜４を形成し、さらに前記Ｐ，Ｎ形拡散層３に連続させ
ることにより外部へ導出させるように電極５を設けてい
る。
をした半導体ウエーハを示したものである。このように
、半導体ウエーハはスクライブライン２によって碁盤目
状に仕切ってあり、個々の半導体チップｌが形成される
。第５図は、第４図の一部拡大断面図である。シリコン
基板８の所要個所にＰ，Ｎ形拡散層３を形成してあり、
シリコン基板８表面の所要個所には絶縁等のための酸化
膜４を形成し、さらに前記Ｐ，Ｎ形拡散層３に連続させ
ることにより外部へ導出させるように電極５を設けてい
る。
第６図は、半導体ウエー八を個々の半導体チップ１に分
割分離するためにグイシングソーによりスクライブライ
ンを介して切断用溝６を形成した状態の平面図である。
割分離するためにグイシングソーによりスクライブライ
ンを介して切断用溝６を形成した状態の平面図である。
このように半導体チップ製造過程で、半導体ウエー八を
個々の半導体チップ１に分割分離するにあたり、チップ
境界部であるスクライブラインに沿ってグイシングソー
等で切削する工程がある。
個々の半導体チップ１に分割分離するにあたり、チップ
境界部であるスクライブラインに沿ってグイシングソー
等で切削する工程がある。
ところが、この工程作業においては以下のような不都合
が生じるのである。つまり第７図は、第６図の断面図で
あるが、切断用溝６をグイシングソーにより形或するこ
とによって半導体チップの一部に欠落部７が生じてしま
っている。これはウエーハ切削刃で通常ダイヤモンド砥
粒を施したダイシングブレードの状態、あるいは切削速
度が不適当な場合に生じる半導体チップの一部の割れや
欠落部である。この割れや欠落部は、酸化膜や拡散層に
まで及ぶと半導体チップの特性劣化、信頼性欠如を招い
てしまうので問題となっている．こうした事態に対処す
るためにはグイシングエ程後に全半導体チップを検査し
て不良品を除かなければならず、コストアップを招いて
いた．また割れ、欠落が生じても素子部分に影響が及ば
ないようにスクライブラインの幅を充分大きくとってお
いて切断溝を形或するという方法があるが、この場合は
半導体ウエハ１枚当たりの半導体チップ数が少なくなり
歩留り低下を招くという問題がある。
が生じるのである。つまり第７図は、第６図の断面図で
あるが、切断用溝６をグイシングソーにより形或するこ
とによって半導体チップの一部に欠落部７が生じてしま
っている。これはウエーハ切削刃で通常ダイヤモンド砥
粒を施したダイシングブレードの状態、あるいは切削速
度が不適当な場合に生じる半導体チップの一部の割れや
欠落部である。この割れや欠落部は、酸化膜や拡散層に
まで及ぶと半導体チップの特性劣化、信頼性欠如を招い
てしまうので問題となっている．こうした事態に対処す
るためにはグイシングエ程後に全半導体チップを検査し
て不良品を除かなければならず、コストアップを招いて
いた．また割れ、欠落が生じても素子部分に影響が及ば
ないようにスクライブラインの幅を充分大きくとってお
いて切断溝を形或するという方法があるが、この場合は
半導体ウエハ１枚当たりの半導体チップ数が少なくなり
歩留り低下を招くという問題がある。
本発明は、上記問題点を解決すべく提案されるもので、
グイシング工程時に半導体素子部に悪影響を生じさせず
に、効率よく半導体チップを形戒できるようにした半導
体ウエーハを提供することを目的としたものである。
グイシング工程時に半導体素子部に悪影響を生じさせず
に、効率よく半導体チップを形戒できるようにした半導
体ウエーハを提供することを目的としたものである。
本発明は、上記目的を達或するために所要のウェーハプ
ロセスを行った半導体基板表面に形成された分割用のス
クライブラインに、半導体基板表面下に形成された半導
体素子部の厚みと同程度以上の切断誘導用溝を形成した
ものである。
ロセスを行った半導体基板表面に形成された分割用のス
クライブラインに、半導体基板表面下に形成された半導
体素子部の厚みと同程度以上の切断誘導用溝を形成した
ものである。
このように、スクライプラインに切断用誘導溝を形成し
ているので、切断時の割れ、欠落の影響を半導体素子部
に与えずに半導体チップを分割分離形成できる． 〔実施例〕 以下、本発明の一実施例を説明する。シリコン等の半導
体結晶のインゴットをダイヤモンドカッタ等で輪切りに
して、薄い円板状の半導体ウエー八を作或するのは従来
と同様である。“次に、半導体ウエー八に酸化膜を形成
し、不純物拡散を施し、さらに電極付けを行うがこれも
従来と同様である．第１図は、以上の工程を経た半導体
ウエーハの一部平面図である．このような工程を経るこ
とによって、同時にスクライプラインも形成されるわけ
だが、このスクライブラインにＲＩＥ（反応性イオンエ
ッチング）等の異方性エッチングにより、所要の深さを
有する溝を形成する．第２図は第１図の拡大断面図であ
るが、溝２ａの深さを拡散層３の深さとほぼ同様に形成
したものである．なお溝２ａの形成方法は異方性エッチ
ングに限らず適宜他の方法を用いてもよいことはいうま
でもない．次に、上記の溝２８に沿ってグイシングソー
等により半導体ウエーハを個々の半導体チップ１に分割
分離することとなる。第３図Ａ，Ｂは、切断時に発生す
る割れ、欠落の状況を示したものである。
ているので、切断時の割れ、欠落の影響を半導体素子部
に与えずに半導体チップを分割分離形成できる． 〔実施例〕 以下、本発明の一実施例を説明する。シリコン等の半導
体結晶のインゴットをダイヤモンドカッタ等で輪切りに
して、薄い円板状の半導体ウエー八を作或するのは従来
と同様である。“次に、半導体ウエー八に酸化膜を形成
し、不純物拡散を施し、さらに電極付けを行うがこれも
従来と同様である．第１図は、以上の工程を経た半導体
ウエーハの一部平面図である．このような工程を経るこ
とによって、同時にスクライプラインも形成されるわけ
だが、このスクライブラインにＲＩＥ（反応性イオンエ
ッチング）等の異方性エッチングにより、所要の深さを
有する溝を形成する．第２図は第１図の拡大断面図であ
るが、溝２ａの深さを拡散層３の深さとほぼ同様に形成
したものである．なお溝２ａの形成方法は異方性エッチ
ングに限らず適宜他の方法を用いてもよいことはいうま
でもない．次に、上記の溝２８に沿ってグイシングソー
等により半導体ウエーハを個々の半導体チップ１に分割
分離することとなる。第３図Ａ，Ｂは、切断時に発生す
る割れ、欠落の状況を示したものである。
これによると溝２８の深さをａとすると、切削溝６を形
或することによる割れ７は、深さａより深い部位に生じ
ていることが明らかである。
或することによる割れ７は、深さａより深い部位に生じ
ていることが明らかである。
ダイシング時に生じるスクライブライン２近傍の割れ、
欠落は半導体ウエーハの結晶軸に沿って威長していくの
で、溝２８の深さａは少なくともシリコン基板８に形成
されている素子、例えば拡散層３と同程度以上に形戒す
る必要がある。ここでシリコンウエーハ径６インチ、半
導体チップサイズＩＯＸＩＯ”’ ，スクライブライン
幅１００μｍ１半導体素子の拡散層深さ４μ−、グイシ
ングソーの幅３０μｍという条件で、スクライプライン
２へ溝２ａを０，１，２、４μ一の４種形成してダイシ
ングを実施してみた．その結果、０μ−、１μｍの場合
は割れ、欠落が半導体素子部へ影響する場合が生じた。
欠落は半導体ウエーハの結晶軸に沿って威長していくの
で、溝２８の深さａは少なくともシリコン基板８に形成
されている素子、例えば拡散層３と同程度以上に形戒す
る必要がある。ここでシリコンウエーハ径６インチ、半
導体チップサイズＩＯＸＩＯ”’ ，スクライブライン
幅１００μｍ１半導体素子の拡散層深さ４μ−、グイシ
ングソーの幅３０μｍという条件で、スクライプライン
２へ溝２ａを０，１，２、４μ一の４種形成してダイシ
ングを実施してみた．その結果、０μ−、１μｍの場合
は割れ、欠落が半導体素子部へ影響する場合が生じた。
これはシリコン基板表面が平坦なため、或いは平坦に近
いため、戒長した割れ、欠落が半導体素子部領域にまで
及んだのである。一方、２μ園、４μｍの場合は割れ、
欠落が生じても半導体素子部への影響はほとんどなかっ
た。なお溝２８の深さａは、半導体素子部層の幾何学的
寸法、スクライプライン幅等の相対的関係によって定め
られるが、概ねｌＤＩ１以上は必要である。
いため、戒長した割れ、欠落が半導体素子部領域にまで
及んだのである。一方、２μ園、４μｍの場合は割れ、
欠落が生じても半導体素子部への影響はほとんどなかっ
た。なお溝２８の深さａは、半導体素子部層の幾何学的
寸法、スクライプライン幅等の相対的関係によって定め
られるが、概ねｌＤＩ１以上は必要である。
以上のごとく、本発明によれば予めスクライプラインに
所要の深さを有する切断用誘導溝を形成しているため、
ダイシング時に仮に割れ、欠落が生じても半導体素子部
への影響を無くすことができる．したがって、半導体チ
ップの信頼性を向上させることができる。
所要の深さを有する切断用誘導溝を形成しているため、
ダイシング時に仮に割れ、欠落が生じても半導体素子部
への影響を無くすことができる．したがって、半導体チ
ップの信頼性を向上させることができる。
また、スクライブラインの幅を狭くしても適正な半導体
チップを形或するための、ダイシング作業を行うことが
できる。したがって、半導体ウエーハ１枚当たりの半導
体チップ数の増加を図ることができ、歩留り向上を実現
できる。
チップを形或するための、ダイシング作業を行うことが
できる。したがって、半導体ウエーハ１枚当たりの半導
体チップ数の増加を図ることができ、歩留り向上を実現
できる。
第１図は、本発明に係る半導体ウエニハの一部平面図、
第２図は、同拡大断面図、
第３図Ａ，Ｂは、同切断状況を示す説明図、第４図は、
従来の半導体ウエーハを示す平面図第５図は、同拡大断
面図、 第６図は、第４図の一部拡大平面図、 第７図は、切断状況を示す断面図である。 ２．．．スクライプライン ２ａ．．．溝 ３．．．拡散層 ４．．．酸化膜 ５．．．電極
従来の半導体ウエーハを示す平面図第５図は、同拡大断
面図、 第６図は、第４図の一部拡大平面図、 第７図は、切断状況を示す断面図である。 ２．．．スクライプライン ２ａ．．．溝 ３．．．拡散層 ４．．．酸化膜 ５．．．電極
Claims (1)
- １、所要のウェーハプロセスを行った半導体基板表面に
形成された分割用のスクライブラインに、半導体基板表
面下に形成された半導体素子部の厚みと同程度以上の切
断誘導用溝を形成してなることを特徴とする半導体ウェ
ーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243298A JPH03106609A (ja) | 1989-09-21 | 1989-09-21 | 半導体ウエーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243298A JPH03106609A (ja) | 1989-09-21 | 1989-09-21 | 半導体ウエーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03106609A true JPH03106609A (ja) | 1991-05-07 |
Family
ID=17101757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243298A Pending JPH03106609A (ja) | 1989-09-21 | 1989-09-21 | 半導体ウエーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03106609A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100965863B1 (ko) * | 2007-09-27 | 2010-06-24 | 에이피엘시스템(주) | 유도로 안내판 |
-
1989
- 1989-09-21 JP JP1243298A patent/JPH03106609A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100965863B1 (ko) * | 2007-09-27 | 2010-06-24 | 에이피엘시스템(주) | 유도로 안내판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04276645A (ja) | 化合物半導体ウエーハのダイシング方法 | |
| TWI239885B (en) | Method for dicing semiconductor wafers | |
| EP0678904A1 (en) | Multicut wafer saw process | |
| US3997964A (en) | Premature breakage resistant semiconductor wafer and method for the manufacture thereof | |
| CN103021962B (zh) | 半导体晶片及其处理方法 | |
| JPH0888201A (ja) | サファイアを基板とする半導体素子 | |
| JP2009152245A (ja) | 半導体装置の製造方法 | |
| US4097310A (en) | Method of forming silicon solar energy cells | |
| US20180015569A1 (en) | Chip and method of manufacturing chips | |
| JP3395620B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
| US6326676B1 (en) | Semiconductor device | |
| US20060261445A1 (en) | Integrated circuit device with treated perimeter edge | |
| JPH03106609A (ja) | 半導体ウエーハ | |
| JPS62105446A (ja) | 半導体装置の製造方法 | |
| JPS6226839A (ja) | 半導体基板 | |
| JPH08279479A (ja) | 発光ダイオードアレイのダイシング方法 | |
| US20060214266A1 (en) | Bevel dicing semiconductor components | |
| JPH0689936A (ja) | 半導体装置の製造方法 | |
| US12506036B2 (en) | Dicing and wafer thinning to form semiconductor dies | |
| JPS60253241A (ja) | 半導体ウエハ−のスクライブ方法 | |
| JPS60149151A (ja) | 半導体ウエハのダイシング方法 | |
| KR20040080274A (ko) | 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법 | |
| KR100201912B1 (ko) | 대전된 금속 날을 이용한 웨이퍼 절단 방법 | |
| JPH04282852A (ja) | 半導体ウエハ |