JPH03108396A - 多層電子回路基板 - Google Patents

多層電子回路基板

Info

Publication number
JPH03108396A
JPH03108396A JP1245952A JP24595289A JPH03108396A JP H03108396 A JPH03108396 A JP H03108396A JP 1245952 A JP1245952 A JP 1245952A JP 24595289 A JP24595289 A JP 24595289A JP H03108396 A JPH03108396 A JP H03108396A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit board
film
porous
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1245952A
Other languages
English (en)
Other versions
JP2803754B2 (ja
Inventor
Kiyotaka Tsukada
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1201757A priority Critical patent/JP2787953B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1245952A priority patent/JP2803754B2/ja
Priority to US07/556,521 priority patent/US5144536A/en
Priority to KR1019900011819A priority patent/KR100211852B1/ko
Priority to DE69008963T priority patent/DE69008963T2/de
Priority to EP90114875A priority patent/EP0411639B1/en
Publication of JPH03108396A publication Critical patent/JPH03108396A/ja
Application granted granted Critical
Publication of JP2803754B2 publication Critical patent/JP2803754B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は1表面に導電性回路等の膜状素子を形成した。
信鯨性に優れた多層状の電子回路基板に関する。
〔従来技術〕
近年、電子回路基板としては種々のものが知られ、かつ
実用化されており1例えばガラス・エポキシ複合体、ア
ルミナ質焼結体およびムライト質焼結体等を基板材料と
する電子回路基板が提案され使用されている。そして、
高集積化を促進する1つの方法として、シリコン集積回
路などを直接基板に搭載する実装方法が検討されている
しかしながら、ガラス・エポキシ複合体はシリコン集積
回路と熱膨張率が大きく異なるため、該基板に直接搭載
することのできるシリコン集積回路は極めて小さいもの
に限られている。そればかりでなく、ガラス・エポキシ
複合体のみからなる基板は9回路形成工程において寸法
が変化し易いため、特に微細で精密な回路が要求される
基板には適用が困難である。
また、アルミナ質焼結体やムライト質焼結体は硬度が高
く機械加工性に劣る。そのため9例えばスルーホール等
を設けるような機械加工が必要な場合には、生成形体の
段階で加工した後焼成する方法が行われている。しかし
、焼成時の収縮を均一に生じさせることは困難であり、
特に高い寸法精度を要求されるものや寸法の大きなもの
を製造することは困難であった。
そこで、これらの問題に対処するため、特開昭61−2
87190号あるいは特開昭64−82689号には、
多孔質セラミック焼結体の気孔に樹脂を含浸した基板が
提案されている。
この基板は、セラミックの気孔率を種々変化させること
で、実装する部品1例えばシリコン集積回路等の熱膨張
に合わせたもので、低膨張で寸法安定性に優れている。
また9機械加工が容易で大型化及び軽量化に対応できる
一方、近年は、高集積化のために、1を子回路基板を複
数枚重ねて多層電子回路基板とすることが多用されてい
る。
また、チップ抵抗、コンデンサー等のチップ部品に代わ
り、これら素子を膜状に回路上に形成した膜状素子を有
する電子回路基板が開発されている。
このように、膜状の導電性回路、抵抗体、コンデンサー
等の膜状素子を形成することにより、電子回路基板の小
型化、軽量化が図られる。
〔解決しようとする課題〕
しかしながら、上記の多孔質セラミックー樹脂含浸基板
に膜状素子を形成した電子回路基板は。
使用上の信頼性に乏しい。
即ち、上記の樹脂含浸多孔質セラミック基板では、その
表面に形成した膜状素子が樹脂上に形成されるため、樹
脂の挙動により膜状素子が著しく影響を受ける0例えば
、高湿度、高温度により。
上記樹脂と接触している膜状素子の初期特性1例えば、
抵抗値、コンデンサー容量が大きく変動するという大き
な欠点がある。
また、複数枚の電子回路基板を積層してなる多層電子回
路基板においては、各電子回路基板の電子回路から発生
する熱を効率良く外部へ放出させる必要がある。
本発明は、かかる従来の問題点に鑑み、上記の樹脂含浸
多孔質セラミック焼結体基板の長所を生かした。耐高温
度性、耐高温度性及び放熱性に優れた。信頼性の高い多
層電子回路基板を提供しようとするものである。
〔課題の解決手段〕
本発明は、多孔質セラミック焼結体の表面に膜状の導電
性回路、抵抗体、コンデンサー等の膜状素子を直接形成
して電子回路基板を作製し、その後該電子回路基板を積
層すると共に該電子回路基板の間に無機質又は金属の多
孔質中間層を介在させて接着し2次いで上記多孔質セラ
ミック焼結体の気孔内に樹脂を充填してなることを特徴
とする多層電子回路基板にある。
本発明において最も注目すべきことは、多孔質セラミッ
ク焼結体の表面に直接膜状素子を形成した電子回路基板
を複数枚用い、これらを前記多孔質中間層を介在させて
積層、接着し9次いで前記焼結体の気孔内に樹脂を含浸
したことである。
即ち1本発明の電子回路基板においては、多孔質セラミ
ック焼結体の表面の気孔及び凹凸に、導電性回路等の膜
状素子がくさび状に入り込んで直接密着している。一方
、膜状素子形成部分以外の気孔内には、電子回路基板を
積層した後に樹脂が充填される。
多孔質セラミック焼結体の表面に導電性回路等の膜状素
子を形成する方法としては、まずセラミックの生成形体
に膜状素子を形成する粒子を含んだペーストを、印刷な
どの方法により塗布し1次いでセラミックの生成形体を
焼結体が形成される温度で焼成する方法がある。
また、他の方法としては、まず多孔質セラミック焼結体
を作成しておいた後、その表面に前記ペーストを塗布し
1次いで焼つける方法がある。
更に、多孔質セラミック焼結体の表面に回路となる部分
以外をマスクして、蒸着、スパッター等により導電性回
路等の膜状素子を形成し、その後前記マスクを除去する
方法がある。
いずれの方法においても、多孔質セラミック焼結体と膜
状素子が、直接密着していることが重要である。
上述のように多孔質セラミックと膜状素子が直接密着し
ていることで、膜状素子は温度、湿度などの環境変化に
対して極めて安定になる。
ここに膜状素子とは、前記のごとき導電性回路。
膜状抵抗体、膜状コンデンサーなど、基板上に膜状に形
成する電子部品をいう、また、これらの膜状素子は、電
子回路基板の片面又は両面に形成する。
また、上記多孔質セラミック焼結体の材質としては、コ
ージェライト、アルミナ、窒化アルミニウム、ムライト
チタン酸マグネシウム、チタン酸アルミニウム、二酸化
ケイ素、酸化鉛、酸化亜鉛、酸化ベリリウム、酸化錫、
酸化バリウム、酸化マグネシウム、酸化カルシウムのい
ずれか少なくとも1種を主成分とするセラミックスなど
がある。この中、コージェライトは、熱膨張率がシリコ
ン集積回路のそれに近く、好ましい材料である。
本発明において、前記多孔質セラミック焼結体は、平均
気孔径が0.2〜15μmであることが好ましい、この
理由は、平均気孔径が0.2よりも小さいと、前記膜状
素子と多孔質セラミック焼結体との密着力が低下するか
らである。即ち、密着力向上のための楔効果が低下する
ためである。
一方、平均気孔径が15μmよりも大きいと、多孔質セ
ラミック焼結体の表面よりかなり深く膜状素子が入り込
み、精度の高い電子回路基板の形成が困難となるからで
ある。
また1本発明においては、気孔率が10%(容量比)以
上であることが好ましい、この理由は9気孔率が10%
より小さいと、前記楔効果が低下するからである。
しかして、上記のごと(構成した電子回路基板は、その
複数枚を積層状に接合して、多層体とし。
その後多孔質セラミック焼結体の多孔質部に樹脂を含浸
させて、多層電子回路基板とする(第1図参照)。
上記積層体は、上記電子回路基板の間に多孔質中間層を
介在させて、接着することにより形成する。
上記多孔質中間層としては、ガラス等の無機質又は金属
の多孔質体を用いる。かかる多孔質中間層としては、比
較的融点の低いガラス、或いはセラミック、アルミニウ
ム、金、l!、銅、タングステンなどがある。また、上
記のごとく多孔質状とするためには、粉末状の粒子を基
板面に塗布して。
基板を重ね合せた後融点以下の温度で加熱焼結する手段
を用いる。
また、かかる多孔質中間層は、電子回路基板の生成形体
を積層して高温に焼成することにより。
形成することもできる。つまり、各電子回路基板はセラ
ミックでできているため、この焼成により両電子回路基
板間が焼結し合って多孔質中間層を形成し1両者を接着
するのである(第1実施例参照)。
なお、上記多孔質層中間層として金属を用いる場合、該
中間層に面する基板面上に前記膜状素子がある場合には
、該膜状素子と多孔質中間層との間には電気絶縁層を設
ける。また、該多孔質中間層の気孔内にも後述のごとく
樹脂が含浸されることとなる。
上記焼結体中に含浸させる樹脂としては、エポキシ樹脂
、ポリイミド樹脂、トリアジン樹脂、ポリパラバン酸樹
脂、ポリアミドイミド樹脂、シリコン樹脂、エポキシシ
リコン樹脂、アクリル酸樹脂、メタクリル酸樹脂、アニ
リン酸樹脂、フェノール樹脂、ウレタン系樹脂、フラン
系樹脂、フッ素樹脂などがある。
また、これら樹脂を多孔質焼結体中に含浸させる方法と
しては、樹脂を加熱溶融しておき、この中に電子回路基
板の積層体を浸漬する方法がある。
また、樹脂を溶媒に溶かして含浸させる方法、モノマー
状態の樹脂を含浸させた後ポリマー化する方法などがあ
る。この含浸の際には、上記樹脂は多孔質焼結体の中へ
直接に、または上記多孔質中間層内を経て多孔質焼結体
内に含浸される。その結果、多孔質中間層の気孔にも樹
脂が含浸する。
また、積層体の接着は、実施例に示すごとく。
加圧焼成、中間層の焼付は等により行なう。
また、上記のごとくして得た多層電子回路基板の表面に
は、絶縁層を設け、その上に更に導体層を形成すること
もできる(第4図参照)。
上記絶縁層としては、樹脂又は樹脂と無機材料との複合
材を用いる。該樹脂としては、エポキシ樹脂、フェノー
ル樹脂、ポリイミド樹脂などを用いる。樹脂と無機材料
との複合材としては、ガラスファイバーとエポキシ樹脂
、ガラスファイバーとポリイミド樹脂などを用いる。
上記導体層とは、電子回路用の導体をいう、該導体層の
形成法としては1例えば金属箔をラミネートする方法、
蒸着、スパッタリングなどの方法がある。
なお9上記のごとく形成した多層電子回路基板に対して
は、樹脂を充填した後にスルーホールを形成し、無電解
銅メツキ等で回路間の導通を取ることができる。
〔作用及び効果〕
本発明の多層電子回路基板は、各電子回路基板が、多孔
質セラミック焼結体の表面に、直接膜状素子を密着させ
ているため、膜状素子が上記焼結体の粒子の間にくさび
状に強固に結合しており。
膜状素子が剥離することはない、また、膜状素子が形成
されていない部分は、気孔内に樹脂が充填されているの
で、耐高温度性、耐高温度性にも優れている。
また、樹脂を充填させることで基板全体の強度を増加さ
せ9割れにくくすると同時に機械加工を容易にし、カケ
、チッピング等の加工欠陥を防ぐことができる。また、
気体の透過を防ぎ使用環境からの影響を低減することに
効果的である。
また、積層されている各電子回路基板の間は前記多孔質
中間層が介在されている。そして、該多孔質中間層は、
無機質又は金属により構成されているので伝熱性が良い
、それ故、各電子回路基板で発生した熱は多孔質中間層
より外部へ効率良く放熱される。
したがって9本発明によれば、耐高温度性、耐高温度性
、放熱性及び機械加工性に優れた。信顛性の高い多層電
子回路基板を提供することができる。
〔実施例〕
第1実施例 本発明の実施例にかかる多層電子回路基板につき、第1
図〜第3図を用いて説明する。
該多層電子回路基板は、第1図に示すごとく。
中央の電子回路基板2の上下に電子回路基板1゜1を積
層し、これらを多孔質中間層6を介在させて一体的に接
着したものである。上記電子回路基板lは、第2図に示
すごとく、基板としての多孔質セラミック焼結体11の
表側面に、膜状導電性回路12と膜状抵抗体13を、ま
た裏側面には膜状導電性回路12を密着形成したもので
ある。
また、上記の密着状態は、第3図に示すごとく。
多孔質セラミック焼結体11を構成する多数のセラミッ
ク粒子IOの間の凹凸表面部分に、膜状導電性回路12
.膜状抵抗体13の下面がくさび状に喰い込んだ状態に
ある。また、多孔質セラミック焼結体11の内部におい
ては、セラミック粒子10の間に形成された気孔内に、
積層後において含浸された樹脂14が充填されている。
また、上記電子回路基板2においても、電子回路基板1
と同様である。なお、多孔質中間層の気孔内にも上記樹
脂が含浸されている。
上記のごと(2本例の多層電子回路基板は、電子回路基
板1.1の間に電子回路基板2を配置して、多孔質中間
層6により互いに接着したもので。
各電子回路基板1 1.2はその表裏両面に膜状素子を
有する。それ故1本例は6層回路の多層電子回路基板で
ある。上記多孔質中間層としては。
ガラスを用いた。
また、該多層電子回路基板は、積層体とした後に、その
全体を溶融樹脂中に浸漬して該樹脂を含浸させているの
で、その表面が該樹脂により被覆された状態にある。
第2実施例 本例は、第4図に示すごとく、8層回路の多層電子回路
基板であり、?&裏表面絶縁層を設けて。
その上に導体層を形成したものである。
即ち2本例の多層電子回路基板は、電子回路基板51,
52.53を積層接着してなり、また上下の最表面には
、絶縁層3を設け、その表面に導体層40を設けたもの
である。
上記の各電子回路基板51,52.53は、膜状導電性
回路512,522,532.膜状抵抗体513,52
3,533.を、その表面に形成している。また、電子
回路基板51,52.53における膜状導電性回路、膜
状抵抗体の間、更に最表面の導体層40との間には、基
板一基板導通スルーホール55.基板内スルーホール5
7がそれぞれ設けである。
また、各電子回路基板51,52.53の間には多孔質
中間層6が介在されて、これらの間が接着されている。
上記多孔質中間層は、セラミック系材料で構成されてい
る。
これら膜状導電性回路12.膜状抵抗体13と。
基板としての多孔質セラミック焼結体との密着状態、多
孔質セラミック焼結体、多孔質中間層内の樹脂充填状態
などは、第1実施例に示した電子回路基板1と同様であ
る。
しかして、上記第1及び第2実施例にかかる多層電子回
路基板は、それを構成する各電子回路基板が前記のごと
き構成を存し、また各電子回路基板の間には伝熱性の良
い多孔質中間層が配置されている。また、多孔質セラミ
ック焼結体の気孔内には樹脂が含浸されている。それ故
、該多層電子回路基板は、耐高温度性、耐高温度性、放
熱性及び機械加工性に優れ、信銀性が高い。
第3実施例 前記第2実施例に示した。8層回路の多層電子回路基板
(第4図参照)を作製し、テストを行った。
該多層電子回路基板は、まず電子回路基板Aと電子回路
基板Bとを作製しておき、電子回路基板A、Aの間に電
子回路基板Bを積層することにより作製した。
即ち、電子回路基板Aを作製するため、平均粒径が1.
8μmのコージェライト粉末100重量部に対してポリ
ビニールアルコール2重量部、ポリエチレングリコール
1重量部、ステアリン酸0゜5重量部及び水100重量
部を配合し、ボールミル中で3時間混合した後、噴霧乾
燥した。
この乾燥物を適量採取し、金属製押し型を用いて1.O
L/cdの圧力で成形し、大きさが220mX250■
×1.2閣、密度1. 5 g/cd (6Qvo 1
%)のセラミックス生成形体を得た。
この生成形体に穴明けをした後5300″Cで仮焼して
、有機系バインダーを除去した後、成形体表面にスパッ
タリングにより、厚み0.5μmの金パターンを配線し
た。
以上により、電子回路基板Aを作製した。
次に、電子回路基板Bを作製するため、平均粒径が0.
68μmのアルミナ粉末50重量部に対して、平均粒径
が0.32μmのアルミナ粉末50重量部とポリアクリ
ル酸エステル12重量部。
ポリエステル分散剤1重量部、ジブチルフタレート2重
量部及び酢酸エチル50重量部を配合し。
ボールミル中で3時間混合した後、シート成形した。
この生成形体に穴明けをした後、300°Cで仮焼して
、有機系バインダーを除去した後、成形体表面にスパッ
タリングにより、厚み0.5μmの金パターンを配線し
た。
以上により、電子回路基板Bを作製した。
次に、前記多孔質コージェライト成形体からなる電子回
路基板A(第1,3層)と、前記多孔質アルミナ成形体
からなる電子回路基板B(第2層)を前記第4図のよう
に3層に積層した。そして、10kg/cjで加圧しな
がら、空気中で1350°Cで焼成した。これにより、
焼結体とした。
ここで、得られた焼結体基板につき、物性測定を行った
その結果、それぞれの層の平均気孔径、密度。
気孔率は、コージェライト層では3.0層m、1゜8 
g /d、  32%(vol)であり、一方アルミナ
層では0.52μm、  2. 54 g/c4. 3
5%であった。
また、前記コージェライト層とアルミナ層との間には、
Alt Os  S i Ox  MgO系の中間層が
0.5μm形成されていた。この多孔質中間層の平均気
孔径、気孔率は1.5μm、42%の多孔質層であった
。また、眉間の密着性は1. 8kg/mum”で良好
な密着性を有していた。
次いで、この積層体の表裏面に、平均粒径16μmの酸
化ルテニウム粒子を38%含んだ、粘度170Pa−s
のペーストを325メツシユのスクリーンで印刷を行い
、前記導体上に薄膜の抵抗体を形成した。乾燥した後、
空気中、850°Cで焼付た。この時の抵抗値は59Ω
/口であった。
この段階で、この基板を85°C・85%RH(相対湿
度)で1000時間、高温、高温寿命試験を行ったとこ
ろ、抵抗値の変化率は、0.12%であり、優れた安定
性を有していた。
次に、該積層体に二液性のエポキシ樹脂を含浸。
硬化させて、多層電子回路基板を得た。この含浸は、基
板を真空下におき、脱泡したエポキシ樹脂を真空下で含
浸し1次いで熱硬化させることにより行った。
次いで、この樹脂含浸した積層体の表裏に、絶縁層とし
ての0.05閣のBTレジン系プリプレグと、更にその
上に18μmの銅箔を配置し真空プレスを行って2表裏
面にそれぞれ導体層を形成した。
次いで、該積層体に、φ0.40閣のダイヤモンドドリ
ルで表裏及び中間層まで穴明けし、15μmの無電解銅
メツキを施して導通をとった後。
表裏面の導体層をエツチングして回路形成を行った。
このようして得られた多層電子回路基板は8層回路であ
り、総厚みは0.86g*で極めて薄いものであった。
しかも、この多層電子回路基板は。
14当たり膜状の抵抗体が26個、コンデンサー素子が
14個内蔵された極めて実装密度の高いものであった。
この多層電子回路基板につき、20℃で30秒。
260℃で30秒のオイルデイツプ繰り返し耐熱試験を
実施した。その結果、500サイクルでも断線、基板間
剥離などの不良は何ら発生しなかった。
また、この多層電子回路基板を85°C・85%RHで
1ooo時間、高温、高温寿命試験を行ったところ、抵
抗値の変化率は、0.18%で極めて安定であった。
また、該多層電子回路基板について、真空下におけるレ
ーザーフラッシュ試験により、熱伝導率を測定した。そ
の結果、3.6W/m−にと放熱性が高かった。なお、
多孔質中間層を設けることなく、有機系接着フィルムで
接着したものは、0゜9W/m−にであった。
なお、上記電子回路基@A、Bは、前記第2図。
第3図に示すごとく、多孔質セラミック焼結体11の表
裏両面に膜状の導電性回路12と、膜状抵抗体13とを
強固に密着形成したものである(詳細は第1実施例参照
)。
一方、比較のために、同様にして、多孔質コージェライ
ト焼結体を製作した後、すぐに同様の二液性のエポキシ
樹脂を含浸し、同時に銅箔を積層して基板を得た0次い
で、エツチングにより回路形成を行った。この時のビー
ル強度は1.8kg/lで、低かった。
また、前記の多層電子回路基板においては、それぞれ長
さ350mm、輻250■の基板に、12万六以上の穴
明を行うことができた。このように。
本発明の電子回路基板は強度が高く1機械加工性に優れ
ている。
第4実施例 第3実施例と同様のコージェライト成形体(基板A)と
アルミナ成形体(基板B)を用いて、その表面に導体回
路形成のためタングステン粉末からなるペーストをスク
リーン印刷で形成した。つまり、第3実施例における金
パターンに変えてタングステンパターンを形成した。そ
の他は、第3実施例と同様である。
その結果、第4図において、スルホール内のタングステ
ン粒子は未焼結ながら導通しており接続信顧性、抵抗安
定性等が良好であった。
第5実施例 第3実施例と同様のセラミック成形体を使用し。
多層電子回路基板を作製した。
即ち、第3実施例で示したコージェライト成形体を、空
気中、1400°Cで焼成して多孔質コージェライト焼
結体を形成した。この焼結体は、厚みが0.25mで、
密度が1.8g/ej、気孔率が30%、平均気孔径が
3.2μmの焼結体であった。
次に、上記多孔質コージェライト焼結体の表面に、平均
粒径IIμmの銀−パラジウム粒子を48%含んだ粘度
80Pa−sのペーストを、325メツシユのスクリー
ンで印刷を行い、導体回路を形成した0次いで、平均粒
径16μmの酸化ルテニウム粒子を38%含んだ粘度1
70Pa−sのペーストを、325メツシユのスクリー
ンで印刷を行い、前記導体上に膜状の抵抗体を形成した
一方、第3実施例と同様のアルミナ成形体を。
大気中、1550°Cで1時間焼成して、多孔質アルミ
ナ焼結体とした。該焼結体は、厚み0.25閣、密度2
.gg/c+1.気孔率25%、平均気孔径0.29μ
mであった。
この多孔質アルミナ焼結体の表面に、前記多孔質コージ
ェライト焼結体の表面に印刷したと同様の銀−パラジウ
ム粒子を塗布し2回路を形成した。
次いで、平均粒径16μmの酸化ルテニウム粒子を38
%含んだ粘度170Pa−sのペーストを。
325メツシユのスクリーンで印刷し、前記導体上に膜
状の抵抗体を形成した。
次に、前記第1図のように、第1.3層を多孔質コージ
ェライト焼結体、第2層を多孔質アルミナ焼結体として
積層した。このとき、多孔質中間層形成のために、各層
間に平均粒径13μmのA1、O,−3in、−TiO
オ系セラミック粉末を約100μm塗布し、張り合わせ
た。その後。
これらを空気中で850℃で焼き付けた。
この時点での代表的抵抗値は、350Ω/口であった。
また、中間層の平均気孔径、気孔率は5゜5μm、33
%の多孔質層であった。また9層間の密着性は4. 5
kg/sm”で良好な密着性を有していた。
次に、第3実施例と同様にして、二液性のエポキシ樹脂
を含浸し、硬化して多層電子回路基板を得た。
こうして得られた多層電子回路基板は、6層であり、総
厚は0.93mmで極めて薄いものであった。しかも、
  1cii当たり、膜状の抵抗体が56個。
コンデンサー素子が11個内蔵された極めて実装密度の
高いものであった。
この基板について、20°Cで30秒、260℃で30
秒のオイルデイツプ繰り返し耐熱試験を実施した。その
結果、500サイクルでも断線、基板間剥離などの不良
は何ら発生しなかった。
また、この多層電子回路基板を85°C・85%RHで
1000時間、高温、高温寿命試験を行ったところ、抵
抗値の変化率は、0.25%で極めて安定であった。
また、放熱性に関しては、2.9W/m−にであった。
第6実施例 第5実施例と同様に2回路と膜状抵抗素子とが形成され
た多孔質コージェライト焼結体を、空気中で850°C
で焼き付けた。
得られた回路の密着強度は3kgであり、この時点での
代表的抵抗値は、300Ω/口であった。
一方、第5実施例と同様に多孔質アルミナ焼結体を形成
し、この表面に平均粒径18μmのランタンポライド−
酸化錫粒子を41%含んだ粘度110Pa−sのペース
トを、250メツシユのスクリーンで印刷した。そして
、乾燥した後、窒素中で900°Cで焼き付け、膜状の
抵抗体を形成した。
次いで、この抵抗体の上に、平均粒径8μmの銅粒子を
50%含んだ粘度120Pa−sのペーストを、250
メツシユのスクリーンで印刷を行い、導体回路を形成し
た。
更に、前記多孔質コージェライト焼結体を第2層に、多
孔質アルミナ焼結体を第1.第3層として積層した。こ
のとき、多孔質中間層形成のため。
各層間に平均粒径18μmのBzOs  SiO□−Z
nO系ガラス粉末を、約5011ml布し、その後窒素
中で600°Cで焼付けた。
こうして得られた中間層の平均気孔系、気孔率は7.1
μm、21%の多孔層であった。また。
眉間の密着性は6. 9kg/ma”で良好な密着性を
有していた。
次に、第3実施例と同様に、二液性のエポキシ樹脂を含
浸し、硬化して多層電子回路基板を得た。
該多層電子回路基板は6層回路であっり、総厚は0.8
3mmで橿めて薄いものであった。しかも。
11当たり膜状の抵抗体が61個、コンデンサー素子が
26個内蔵された極めて実装密度の高いものであった。
この基板について、20℃で30秒、260°Cで30
秒のオイルデイツプ繰り返し耐熱試験を実施したところ
500サイクルでも断線、基板間剥離などの不良は何ら
発生しなかった。
また、この多層電子回路基板を85°C・85%RHで
1ooo時間、高温、高温寿命試験を行った。その結果
、抵抗値の変化率は、酸化ルテニウム系で0.41%、
ランタンポライド−酸化スズ系で1.18%で極めて安
定であった。また、放熱性は2.3W/m・kであった
【図面の簡単な説明】
第1図〜第3図は第1実施例の多層電子回路基板を示し
、第1図はその断面図、第2図は1つの電子回路基板の
断面図、第3図は要部拡大断面図。 第4図は第2実施例の多層電子回路基板の断面図である
。 1、2゜ l Oo。 11、。 l 2.。 13、。 14、。 3、。 40、。 6、。 51、 52. 53 電子回路基板。 セラミック粒子。 多孔質セラミック焼結体。 膜状導電性回路。 膜状抵抗体素子。 樹脂。 絶縁層。 導体層。 多孔質中間層。

Claims (2)

    【特許請求の範囲】
  1. (1)多孔質セラミック焼結体の表面に膜状の導電性回
    路、抵抗体、コンデンサー等の膜状素子を直接形成して
    電子回路基板を作製し、その後該電子回路基板を積層す
    ると共に該電子回路基板の間に無機質又は金属の多孔質
    中間層を介在させて接着し、次いで上記多孔質セラミッ
    ク焼結体の気孔内に樹脂を充填してなることを特徴とす
    る多層電子回路基板。
  2. (2)第1請求項において、多層電子回路基板は、その
    表面に樹脂又は樹脂と無機材料の複合材とからなる絶縁
    層を介して、導体層を形成していることを特徴とする多
    層電子回路基板。
JP1245952A 1989-08-03 1989-09-21 多層電子回路基板 Expired - Lifetime JP2803754B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1201757A JP2787953B2 (ja) 1989-08-03 1989-08-03 電子回路基板
JP1245952A JP2803754B2 (ja) 1989-09-21 1989-09-21 多層電子回路基板
US07/556,521 US5144536A (en) 1989-08-03 1990-07-24 Electronic circuit substrate
KR1019900011819A KR100211852B1 (ko) 1989-08-03 1990-08-01 전자회로기판 및 그 제조 방법
DE69008963T DE69008963T2 (de) 1989-08-03 1990-08-02 Elektronisches Schaltungssubstrat.
EP90114875A EP0411639B1 (en) 1989-08-03 1990-08-02 Electronic circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1245952A JP2803754B2 (ja) 1989-09-21 1989-09-21 多層電子回路基板

Publications (2)

Publication Number Publication Date
JPH03108396A true JPH03108396A (ja) 1991-05-08
JP2803754B2 JP2803754B2 (ja) 1998-09-24

Family

ID=17141295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1245952A Expired - Lifetime JP2803754B2 (ja) 1989-08-03 1989-09-21 多層電子回路基板

Country Status (1)

Country Link
JP (1) JP2803754B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223298A (ja) * 1999-12-01 2001-08-17 Ibiden Co Ltd パッケージ基板
JP2005340375A (ja) * 2004-05-25 2005-12-08 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US7172806B2 (en) 2003-07-14 2007-02-06 Murata Manufacturing Co. Monolithic ceramic electronic component
WO2022014358A1 (ja) * 2020-07-13 2022-01-20 不二製油グループ本社株式会社 組織状蛋白素材の製造方法及び組織状蛋白素材

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223298A (ja) * 1999-12-01 2001-08-17 Ibiden Co Ltd パッケージ基板
US7172806B2 (en) 2003-07-14 2007-02-06 Murata Manufacturing Co. Monolithic ceramic electronic component
JP2005340375A (ja) * 2004-05-25 2005-12-08 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
WO2022014358A1 (ja) * 2020-07-13 2022-01-20 不二製油グループ本社株式会社 組織状蛋白素材の製造方法及び組織状蛋白素材

Also Published As

Publication number Publication date
JP2803754B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
US5144536A (en) Electronic circuit substrate
US7198996B2 (en) Component built-in module and method for producing the same
CN101874429B (zh) 陶瓷复合多层基板及其制造方法以及电子元器件
US6245171B1 (en) Multi-thickness, multi-layer green sheet lamination and method thereof
JPS62126694A (ja) 電子回路用多層基板
WO2018163982A1 (ja) 多層基板
JP2002111219A (ja) 電気素子内蔵型配線基板およびその製造方法
JPH03108396A (ja) 多層電子回路基板
JP2955442B2 (ja) セラミックス回路基板の製造方法
JP2803755B2 (ja) 多層電子回路基板
JP2803752B2 (ja) 多層電子回路基板
JP2001015872A (ja) 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法
JP2803751B2 (ja) 多層電子回路基板
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
JP2006210536A (ja) 電子部品の製造方法、電子部品付き配線基板
JP2001160681A (ja) 多層セラミック基板およびその製造方法
JP2753744B2 (ja) 電子回路基板の製造方法
JP2753743B2 (ja) 電子回路基板の製造方法
JP2753741B2 (ja) 電子回路基板の製造方法
JP2003007367A (ja) 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
JP2515165B2 (ja) 多層配線基板の製造方法
JPH0590720A (ja) 複合プリント配線板
JP2006179741A (ja) 電子部品及びその製造方法、電子部品付き配線基板
JP3872339B2 (ja) 多層配線基板
JP2000269380A (ja) 多層セラミックチップサイズパッケージ及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12