JPH03108735A - 比較検査方法および装置 - Google Patents

比較検査方法および装置

Info

Publication number
JPH03108735A
JPH03108735A JP1245156A JP24515689A JPH03108735A JP H03108735 A JPH03108735 A JP H03108735A JP 1245156 A JP1245156 A JP 1245156A JP 24515689 A JP24515689 A JP 24515689A JP H03108735 A JPH03108735 A JP H03108735A
Authority
JP
Japan
Prior art keywords
image
chip
reference mark
detected
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1245156A
Other languages
English (en)
Other versions
JP3135063B2 (ja
Inventor
Nobuyuki Akiyama
秋山 伸幸
Toshihiko Nakada
俊彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP01245156A priority Critical patent/JP3135063B2/ja
Publication of JPH03108735A publication Critical patent/JPH03108735A/ja
Application granted granted Critical
Publication of JP3135063B2 publication Critical patent/JP3135063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、比較検査方法および装置に係り、特に基板で
あるウェハ上に、同一形状で多数形成されたチップ中の
異物やパターン欠陥を検査するために好適な比較検査方
法および装置に関する。
[従来の技術] この種の従来技術として、特開昭59−6536号公報
に記載の技術がある。この従来技術では、ウェハ上の異
物やパターン欠陥を検出するため、ウェハ上に斜方また
は上方から光を当てて、異物やパターン欠陥から生じる
散乱光を検出するが、この時パターンからも散乱光が生
しるため、ウェハ上の2つのチップ内の同一箇所を検出
し、両者を比較し、不一致部分を異物やパターン欠陥と
判定するようにしている。
ところが、ウェハ上のチップは1つずつ縮小投影露光装
置で露光するために、それぞれのチップに配置ずれがあ
る(第11図参照)。このままの状態で検出素子を用い
てチップ上を走査すると、チップ上の異なった位置を検
出してしまい同じ画像が得られない。
そこで、特開昭61−151410号公報に記載の従来
技術では、チップ間の位置ずれをそのままの状態とし、
検出素子の画素サイズを小さくして、画像をデジタル化
してメモリし、メモリ素子内で信号を少しずつずらして
、両者を一致させる方法を採っている。しかし、この方
法では画素サイズを極度に小さくする必要があるため、
検査時間が長くなり、実用上大きな問題になっていた。
そこで、画素サイズを大きくして検出時間を短縮し、こ
の画素を比較検査するため特開平1−59469号公報
に記載の従来技術では、画像を平滑化し、チップ同士の
位置ずれの影響を軽減する方法を採っている。
[発明が解決しようとする課題] 前記従来技術では、画素を小さくすると検査時3− 間が掛かりすぎ、画素を大きくするとチップ間の配列誤
差の影響を直接受け、1〜3μm以上の大異物または大
パターン欠陥しか検出できないという問題があった。
本発明の第1の目的は、画素を大きくしたままで、チッ
プ間の配列誤差の影響を受けずに0.3〜0.5μm程
度の微小異物または微小パターン欠陥をも検査可能な比
較検査方法を提供することにある。
また、本発明の第2の目的は、チップ間に位置ずれがあ
っても、多数のチップを連続的に、能率よく検査可能な
比較検査方法を提供することにある。
さらに、本発明の第3の目的は、より一層微小異物また
は微小パターン欠陥を検査可能な比較検査方法を提供す
ることにある。
そして、本発明の第4の目的は、前記方法を的確に実施
し得る比較検査装置を提供することにある。
[課題を解決するための手段] 前記第1の目的は、検査開始前と検査途中のいずれかに
おいて各チップの基準マークを検出することにより、各
チップの配列誤差を求め、異物またはパターン欠陥の検
査時には前記配列誤差の分だけ、チップの画像と検出素
子のいずれかをシフトしながら前記画像を検出したのち
、2つのチップの画像信号の差を求め、不一致信号が出
力された時、異物またはパターン欠陥ありと判断するこ
とにより、達成される。
また、前記第2の目的は、前記チップの走査中に、チッ
プ内の基準マークを、ストロボを使用して照明し、検出
画像を蓄積型の撮像素子で瞬時に検出するか、またはシ
ャッタ付きTVカメラを用いて瞬時に検出し、その後撮
像素子から画像信号を読み出し、基準マークの位置を求
めることにより、達成される。
さらに、前記第3の目的は、前記検出素子による異物ま
たはパターン欠陥の検査時に、基板上を垂直落射照明し
、正反射光を検出素子で検出することにより、達成され
る。
そして、前記第4の目的は、基板上の対物レンズと検出
素子との間に、チップの画像をシフトさせる検出画像シ
フト手段を設けたことにより、達成される。
さらに、前記第4の目的は、前記検出画像シフト手段に
代えて、検出素子自体に、チップの画像の位置ずれ方向
に検出素子をシフトする駆動手段を設けたことによって
も、達成される。
[作用コ 本発明比較検査方法では、検査開始前と検査途中のいず
れかにおいて各チップの基準マークを検出することによ
り、各チップの配列誤差を求める。
次に、異物またはパターン欠陥の検査時には前記配列誤
差の分だけ、チップの画像と検出素子のいずれかをシフ
トしながら前記画像を検出する。ついで、2つのチップ
の画像信号の差を求め、不一致信号が出力された時、異
物またはパターン欠陥ありと判断するようにしている。
これにより、画素を大きくしたままの状態で、チップ間
の配列誤差の影響を受けずに0.3〜0.5μm程度の
小異物または小パターン欠陥をも検査することができる
また、本発明比較検査方法では、前記チップの走査中に
、チップ内の基準マークを、ストロボを使用して照明し
、検出画像を蓄積型の撮像素子で瞬時に検出するか、ま
たはシャッタ付きTVカメラを用いて瞬時に検出する。
その後、撮像素子から画像信号を読み出し、基準マーク
の位置を求めるようにしている。これにより、チップ間
に位置ずれがあっても、多数のチップを連続的に能率よ
く検査することができる。
さらに、本発明比較検査方法では、前記検出素子による
異物またはパターン欠陥の検査時に、基板上を垂直落射
照明し、正反射光を検出素子で検出するようにしている
。その結果、より一層微小異物または微小パターン欠陥
を検査することが可能である。
また1本発明比較検査装置では、基板上の対物レンズと
検出素子との間に、チップの画像をシフトさせる検出画
像シフト手段を設けている。これにより、前記本発明方
法を的確に実施することができる。
8− そして、本発明比較検査装置では、検出素子自体に、チ
ップの画像の位置ずれ方向に検出素子をシフトする駆動
手段を設けている。したがって、この装置によっても、
前記本発明方法を的確に実施することができる。
[実施例] 以下、本発明の実施例を図面により説明する。
第1図は本発明比較検査方法を実施するための装置の一
例を示す。
この第1図に示す比較検査装置は、ウェハステージ16
と、これをX、Y方向に駆動するX、Y方向駆動モータ
42.43と、X、Y方向位置検出器17゜18と、前
記ウェハステージ16上のウェハ1を照明する半導体レ
ーザ3a、3b、3c、3dと、ウェハステージ16上
に載置されたウェハ1の対物レンズ4と、これの光路上
に配置されたダイクロイックミラー14および空間フィ
ルタ6ならびに検出素子5と、この検出素子5の下方に
配置された画像シフト手段である画像シフト用平行平板
19と、ハーフミラ−12,13およびストロボ11な
らびに撮像素子であるTVカメラ15と、前記検出素子
15に接続された検査回路と、チップの基準マークの座
標検出用の検出顕微鏡30と、水銀灯203と、各部と
情報を交換しかつ各部を制御するマイコン(第3図。
第5図の符号36参照)を備えて構成されている。
前記ウェハステージ16上には、基板であるウェハ1が
搭載されている。また、ウェハステージ16はx、y方
向駆動モータ42.43ニより、X、Y方向に移動操作
されるようになっている。
前記x、Y方向位置検出器17.18は、マイコン36
の指令を受けて、ウェハステージ16のX、Y方向の移
動位置を検出し、その検出値をマイコン36に入力する
ようになっている。
前記半導体レーザ3a〜3dは、ウェハ1のチップの検
出領域8に斜め上方から照明するように配置されている
前記対物レンズ4は、チップの異物やパターン欠陥の散
乱光を検出素子5に集光するようになっている。
前記ダイクロイックミラー14は、半導体レーザ38〜
3dの光を透過し、ストロボ11およびキセノンランプ
の光を反射するようになっている。
前記空間フィルタ6は、部分的な遮光板で、チップの異
物やパターン欠陥を顕在化するようになっている。
前記入1へロボ11とTVカメラ15とは、マイコン3
6からの指令を受けてストロボ11が発光し、チップ2
0の基準マーク22を照明し、この基準マーク22を照
明している間に、TVカメラ15で前記基準マーク22
を撮像し、その像をマイコン36に入力し、マイコン3
6で各チップ20の基準マーク22の座標を求めるよう
になっている。
前記検査回路は、遅延メモリ201と、2値化回路20
2とを備え、現在検出している画像信号9bと、遅延メ
モリ201から出力された1つ前の遅延信号7bとの差
を求め、その差分信号を2値化回路202で2値化して
出力するようになっている。
前記水銀灯203は、半導体レーザ3a〜3dによる斜
方からの照明に代わって、チップの検出領域8を垂直落
射照明するようになっている。
第2図は検出素子の斜視図である。
この第2図に示す検出素子5には、−列に第」、。
第2.第3.第4.・・・の画素91.92.93.9
4.・・を配列した一次元リニアイメージセンサが使用
されている。この検出素子5では、前記第1.第2゜第
3.第4.・・・の画素91.92.93.94.・・
・の位置の明るさを電気信号に変換して出力するように
なっている。
第3図は画像シフト用平行平板の構造を示す図、第4図
は同作用説明図である。
検出画像シフト手段である画像シフト用平行平板19は
、検出素子5と対物レンズ4との間に平行板ガラス19
′を設けて構成されている。前記平行板ガラス19′の
一端部は板ばね60により弾力的に支えられ、他端部は
ピエゾ素子61で支持されている。そして、前記ピエゾ
素子61に電圧を印加し、伸縮させると、平行板ガラス
19′が傾斜し、光路がシフトし、実像62が左、右の
いずれかにシフトするようになっている。
第5図は画像の位置ずれに対するシフト手段の1 12− 他の実施例を示す斜視図である。
この実施例では、検出素子5自体に、駆動手段であるピ
エゾ素子63が取り付けられている。その結果、ピエゾ
素子63に電圧を印加し、伸縮させると、直接検出素子
5がチップの画像の位置ずれ方向にシフトする。
第6図は基準マークの座標検出装置を示す斜視図である
この第6図に示す座標検出装置では、検出顕微鏡30と
、前記X、Y方向位置検出器]、7.18に設けられた
出力カウンタ32と、キーボード34と、デイスプレー
35とを有して構成されている。そして、検出顕微鏡3
0の視野内にチップ20を入れ、このチップ20の座標
をx、y方向位置検出器17.18で検出し、出力カウ
ンタ32で読み取り、キーボード34でマイコン36に
入力し、マイコン36に記憶するとともに、チップ20
の長さを計算する。前記デイスプレー35には、ウェハ
1の全体形状と、各チップ20の形状2位置を表示し、
不要な部分を消去し、これらの形状9位置をマイコン3
6に入力するようになっている。また、これと同様の要
領で、各チップ20内の基準マーク22の距離を測定し
てマイコン36に入力し、マイコン36で各チップ20
の基準マーク22の位置を検出するようになっている。
第7図はパターン付きウェハ上の異物やパターン欠陥検
出装置の制御系の系統図、第8図はウェハのチップ上の
基準マークの説明図、第9図(a)。
(b) + (c) 、(d)は基準マーク座標の検出
法の説明図、第10図(a)、 (b)は基準マーク座
標の精検査法の説明図、第11図はチップの位置ずれお
よび検出位置シフトの説明図である。
これらの図に従って、前記実施例の比較検査装置の作用
と、本発明比較検査方法の一例を説明する。
ウェハ1のチップ20上の異物またはパターン欠陥の比
較検査に当たっては、まずウェハステージ】6上に検査
対象のウェハ1を搭載する。
そして、第1図に示すように、ウェハ1上の検出領域2
を半導体レーザ3a、ab、3c、3dで斜方から照射
し、異物またはパターンの散乱光を対物レンズ4で集光
し、検出素子5で検出する。その際、パターンの像を極
力除去し、異物またはパターン欠陥の像を顕在化するた
めに、対物レンズ4のフーリエ変換面の位置に空間フィ
ルタ6を設けている。しかし、これだけではパターンの
成分を完全に除去することができないので、1つ前のチ
ップ7aの検出領域の像の電気信号をメモリし、現在検
出しているチップ9aの画像との差を取り、差分信号を
生じた時はこれを異物またはパターン欠陥と判定する。
前記検査回路は、遅延メモリ201と、2値化回路20
2とを備えており、現在検出しているチップ9aの画像
信号9bと、遅延メモリ201から一定時間遅れて出力
される1つ前のチップ7aの遅延信号7bとの差を求め
、その差分信号を2値化回路202で2値化して、信号
「1」が出力された時に異物またはパターン欠陥ありと
判定する。
次に、チップの配列誤差を求めるための基準マークにつ
いて説明する。
半導体チップでは、シリコンウェハの上に回路パターン
を何回も露光して形成する。この時、1つ前に露光した
回路パターンの上に、今回露光する回路パターンを正確
に位置合わせして露光する必要がある。これには、第8
図に示すように、チップ20の一部分に基準マーク22
を設けておき、1つ前の露光でウェハ1上に焼き付けた
基準マーク22の上に今回の基準マーク22を正確に位
置合わせして、回路パターン21を基準マーク22と共
に露光する。したがって、この基準マーク22はすべて
のチップ20の中に形成されており、これの位置を求め
ればチップ20の位置が分かるようになっている。
本発明のこの実施例では、始めにこの基準マーク22の
位置を高速で検出して座標を求め、次にこの座標値を用
いてチップ比較による異物またはパターン欠陥の検査を
実現しようとするものである。
それには、まず基準マークの粗位置を求める。
前記基準マークの粗位置を求めるには、第6図に示す基
準マークの座標検出装置を用い、第9図(a)、 (b
)、 (c)および(d)に示す要領で行う。
すなわち、ウェハ1をウェハステージ16上にセ5− 6− ツトし、検出顕微鏡30で第9図(a)におけるチップ
20の左下端31を目視で求め、検出顕微鏡30の視野
の中心に位置決めする。この時の座標(xl。
yt)をX方向位置検出器17.X方向位置検出器18
の出力カウンタ32で読み取る。次に、チップ20の右
上端33を同様の方法で位置決めして座標(X、。
yt)を読み取る。これにより、点31の座標(xl。
yx)とチップ長さΔx(=Xt−x□)、Δy (=
’/a  Vl)が分かる。
ついで、キーボード34からX□、y□、ΔX、Δyお
よびウェハの直径dを入力し、デイスプレー35に第9
図(b)の形状を出力し、不要部分を消去して第9図(
c)の形状を出力する。次に、第9図(d)に示すチッ
プ20内における基準マーク22の距離nx、flyを
第6図の検出顕微鏡30を用いて前述の方法で求め、キ
ーボード34から入力する。
以上述べたXxr’/□rΔX、Δy+QX+Qyと第
9図(c)の情報を使用して、マイコン36が自動的に
ウェハ1上の全基準マーク22の粗位置座標(Xc++
 yct)  (1= 1 r 2t ”’)を計算す
る。
次に、基準マークの精位置座標を求める。
前記基準マーク22の精位置座標を求めるには、第7図
に示すように、マイコン36を含む制御系を動かし、第
10図(a)、 (b)に示す要領で行う。
すなわち、全基準マーク22の粗位置座標(xo(。
yct)41をマイコン36に入力する。第1図でY方
向駆動モータ43を、X方向位置検出器18の出力が第
10図(a)のyS□になるまで動かして停止させる。
この状態でウェハステージ16をX方向駆動モータ42
でX方向に動かし、右端で停止させる。次に、X方向位
置検出器18の出力がyStになるまでY方向駆動モー
タ43を動かして停止する。この状態でウェハステージ
16をX方向駆動モータ42で−X方向に動かして左端
で停止させる。この間の動きを第10図(a)に示す。
ウェハステージ16は、±X方向に150wn/sの速
度で移動する。
ウェハステージ16がX方向に動いている間に基準マー
ク22の上を通過するので、第7図でX方向位置出力4
5をマイコン36に入力し、これがX e t +XC
3+ xc4.・・・などと一致した時にストロボ発光
回路46に信号を送り、ストロボ11を発光させる。
これにより、基準マーク22をTVカメラ15で検出し
、第7図に示す2値化回路472位置認識回路48を経
て、TVカメラ15で写した基準マーク22の座標値(
ζ1.η、)を求める。具体的な求め方は特公昭56−
2284号公報に記載されている従来技術を使用する。
前記TVカメラ15で撮った基準マーク22の座標値を
第10図(b)にTVモニタ37で示す。
ストロボ11の発光時間は、0.2μsecであり、こ
の間にウェハ1は0.03μmだけ動くので、この分が
検出誤差になるが、目標とする±0.05μmの精度を
得るためには大きな問題にはならない。基準マーク22
は第10図(b)においてTVモニタ37で検出され、
配列誤差がなければ基準マーク22はTVモニタ37の
中央に来るが、実際には配列誤差があるため中央からζ
1.η、だけずれて検出される。
したがって、基準マーク22の精位置座標は(Xo。
+ζi+ ’jar+η、)となる。
次に、異物またはパターン欠陥の検出時のウェハステー
ジの駆動法を述へる。
異物またはパターン欠陥の検出時には、第1図に示すウ
ェハステージ16をX方向に一定速度で駆動し、検出顕
微鏡30で幅Wの中を検出し、ウェハステージ16が端
に来るとウェハステージ16をY方向に幅Wの距離だけ
送り、ウェハステージ16をX方向に再び一定速度で駆
動する。その間に、第1図に示すごとく現在検出してい
るチップ9aと1つ前に検出したチップ7aの信号の差
から異物またはパターン欠陥を検出している。したがっ
て、第11図に示すように、チップ20の配列間隔が不
規則な場合には、検出位置もチップ20の位置ずれ分だ
けずらす必要がある。
第11図において基準マークの座標を点50(x3□。
ysx)+点51 (XS21 ysJ r点52 (
Xs3+ ysa)とする。ウェハステージがX方向に
動いて、点53〜点54の間を走査したのちは点55〜
点56を走査し、その後は点57〜点58を走査しなけ
ればならない。
そのためには、点54で像を点54→点55に距離3’
S。
ys□だけシフトする必要がある。また、点56では点
56→点57に距離3’S3  Ysaだけシフトする
必9 0− 要がある。このシフト方法を次に説明する。
検出画像シフト手段の第1図、第3図および第4図に示
す画像シフト用平行平板19では、ピエゾ素子61に電
圧を印加し、伸長させると、平行板ガラス19′が第4
図に示すように、右上がりに傾斜し、実像62が左側に
シフトし、反対にピエゾ素子61を縮小させると、平行
板ガラス19′が右下がりに傾斜し、実像62が右側に
シフトする。
また、位置ずれ画像に対する検出素子のシフ1〜手段の
第5図に示す実施例では、検出素子5の駆動手段として
ピエゾ素子63を用いており、このピエゾ素子63に電
圧を印加し、ピエゾ素子63を伸縮させると、検出素子
5自体がシフ1〜し、画像をシフトした場合と同じよう
に作用する。
制御法としては、第7図に示すように、Y方向シフト量
信号70をピエゾ素子駆動回路71に送り、ピエゾ素子
61または63を駆動する。
前記検出素子5には、第2図に示すように、リニアイメ
ージセンサが使用されている。したがって、検出素子5
が画像を検出すると、検出信号90は画素91→92→
93→94の順番にそれぞれの位置の明るさが電気信号
に変換されて出力される。第11図における比較検査で
は点55の位置における第91の画素は、点53の位置
における第91の画素の検出信号と比較しなければなら
ない。そこで、ウェハステージ16の位置(第1図のX
方向位置検出器17の出力)がXS、−aとなった時に
検出素子5の走査をリセットし、第91の画素からスタ
ートするようにしている。つまり、第7図に示すX方向
走査スタート信号73が出されると、リセット信号発生
回路により検出素子5の走査をリセットし、第91の画
素からスタートさせる。
以上の操作によって高速にウェハステージ16を往復さ
せている時でも、第1図の遅延信号7bと現在検出して
いる画像信号9bは隣接するチップ7a、9a上の同一
箇所の画像信号になっているから、異物またはパターン
欠陥がなければ差分信号は零になる。この差分信号を検
出することにより、微小な異物またはパターン欠陥が検
出可能となる。
以上はウェハ−ヒの全チップの位置ずれを検出する場合
を説明したが、実際にはチップを形成する時の露光装置
の露光単位毎に補正すればよい。例えば、第1図の露光
面積が20 X 20mmの時には、X。
Y方向とも20II[1間隔で基準マークの位置を求め
ればよい。これにより、基準マークの位置検出時間を短
縮することができる。
続いて、第12図は本発明比較検査方法の他の実施例を
示す説明図である。
この実施例では、始めにウェハ1のすべてのチップ20
の基準マーク22の位置を求めるのではなく、A−+B
の時に基準マーク22の位置を求め、この座標値を用い
て画像位置をX、Y方向にシフトしながらC−+D−+
E−+F−+G−+H→■と走査し、次にI−)Jの走
査時に次の基準マーク22の位置を求め。
以下の走査を続けることも可能である。これにより、全
体としての検査時間を短縮することができる。
以上は半導体レーザを用いて斜方から照明する場合を説
明したが、他の実施例として、照明光源にキセノンラン
プ、水銀灯、ハロゲンランプ、タングステンランプを使
用し、周囲から一様に暗視野照明して、異物またはパタ
ーン欠陥の検出を行うようにしてもよい。
また、斜方照明、暗視野照明の代わりに、第1図におけ
る水銀灯203でウェハ1上を垂直落射照明して、その
正反射光を検出素子5で検出してもよい。照明光には、
水銀灯203の他に、ハロゲンランプ、キセノンランプ
、タングステンランプ。
レーザなどを使用してもよい。
[発明の効果] LSIウェハ上のチップの配列誤差は、通常±0.3〜
0.4μm存在するので、2つのチップを比較検査する
のが困難であった。本発明比較検査方法によれば、検査
開始前と検査途中のいずれかにおいて各チップの基準マ
ークを検出することにより、各チップの配列誤差を求め
、異物またはパターン欠陥の検査時には前記配列誤差の
分だけ、チップの画像と検出素子のいずれかをシフトし
ながら前記画像を検出したのち、2つのチップの画像信
号の差を求め、不一致信号が出力された時、異23 24 物またはパターン欠陥ありと判断するようにしているの
で、チップの配列誤差を±0.1μm精度で測定できる
ため、この精度での比較検査が可能である。そのため、
従来困難であった0、3〜0.4μm程度の微小異物ま
たは微小パターン欠陥をも検出し得る効果がある。
また1本発明比較検査方法によれば、前記チップの走査
中に、チップ内の基準マークを、ストロボを使用して照
明し、検出画像を蓄積型の撮像素子で瞬時に検出するか
、またはシャツ・り付きTVカメラを用いて瞬時に検出
し、その後撮像素子から画像信号を読み出し、基準マー
クの位置を求めるようにしているので、チップ間に位置
ずれがあっても、多数のチップを連続的に、能率よく検
査し得る効果がある。
さらに、本発明比較検査方法によれば、前記検出素子に
よる異物またはパターン欠陥の検査時に、基板上を垂直
落射照明し、正反射光を検出素子で検出するようにして
いるので、より一層微小異物または微小パターン欠陥を
検査し得る効果がある。
このように本発明比較検査方法により0.3〜0.5μ
mの異物またはパターン欠陥の検出が可能となるため、
次々期0.3μmLS I (64MDRAMなどに適
用)の開発および量産時の歩留まり向上に大きく貢献す
る。
また、本発明比較検査装置によれば、基板上の対物レン
ズと検出素子との間に、チップの画像をシフトさせる検
出画像シフト手段を設けているので、前記方法を的確に
実施し得る効果がある。
そして、本発明比較検査装置によれば、前記検出画像シ
フト手段に代えて、検出素子自体に、チップの画像の位
置ずれ方向に検出素子をシフトする駆動手段を設けてい
るので、この装置によっても前記方法を的確に実施し得
る効果がある。
【図面の簡単な説明】
第1図は本発明比較検査方法を実施するための装置の一
例を示す斜視図、第2図は検出素子の斜視図、第3図は
画像シフト用平行平板の正面図、第4図は同作用説明図
、第5図は画像シフト手段の他の実施例を示す斜視図、
第6図は基準マークの座標検出装置を示す斜視図、第7
図はパターン付きウェハ上の異物やパターン欠陥検出装
置の制御系の系統図、第8図はウェハのチップ上の基準
マークの説明図、第9図(a)、 (b)、 (c)、
 (d)は基準マーク座標の検出法の説明図、第10図
(a)、 (b)は基準マーク座標の精検査法の説明図
、第11図はチップの位置ずれおよび検出位置シフトの
説明図、第12図は本発明比較検査方法の他の実施例を
示す説明図である。 1・・・ウェハ、3a〜3d・・・半導体レーザ、4・
・・対物レンズ、5・・・検出素子、7a・・・1つ前
のチップ、8・・・チップ上の検出領域、9a・・・現
在検出しているチップ、11・・・ストロボ、14・・
・ダイクロイックミラー、15・・・TVカメラ、16
・・・ウェハステージ、17゜18・・X、Y方向位置
検出器、19・・・画像シフト用平行平板、201・・
・遅延メモリ、202・・・2値化回路、7b・・・遅
延信号、9b・・現在検出している画像信号、203・
・垂直落射照明用の水銀灯、20・・・チップ、22・
・・基準マーク、30・・・基準マークの検出顕微鏡、
36マイコン、37− ’I” Vモニタ、’J s2
  Y S1+ yS3’/Sa・・・チップの位置ず
れ、61・・・画像シフト用平行平板のピエゾ素子、6
3・・・検出素子駆動用のピエゾ素子。

Claims (1)

  1. 【特許請求の範囲】 1、1枚の基板上に、同一形状のチップを多数形成し、
    その2つのチップの画像を検出し、比較することにより
    異物またはパターン欠陥を検査する比較検査方法におい
    て、検査開始前と検査途中のいずれかにおいて各チップ
    の基準マークを検出することにより、各チップの配列誤
    差を求め、異物またはパターン欠陥の検査時には前記配
    列誤差の分だけ、チップの画像と検出素子のいずれかを
    シフトしながら前記画像を検出したのち、2つのチップ
    の画像信号の差を求め、不一致信号が出力された時、異
    物またはパターン欠陥ありと判断することを特徴とする
    比較検査方法。 2、前記チップの走査中に、チップ内の基準マークを、
    ストロボを使用して照明し、検出画像を蓄積型の撮像素
    子で瞬時に検出し、その後撮像素子から画像信号を読み
    出し、基準マークの位置を求めることを特徴とする請求
    項1記載の比較検査方法。 3、前記チップの走査中に、チップ内の基準マークをシ
    ャッタ付きTVカメラを用いて瞬時に検出し、その後T
    Vカメラからの画像信号を読み出し、基準マークの位置
    を求めることを特徴とする請求項1記載の比較検出方法
    。 4、前記検出素子による異物またはパターン欠陥の検査
    時に、基板上を垂直落射照明し、正反射光を検出素子で
    検出することを特徴とする請求項1記載の比較検査方法
    。 5、1枚の基板上に、同一形状のチップを多数形成し、
    その2つのチップの画像を検出し、比較することにより
    異物またはパターン欠陥を検査する比較検査装置におい
    て、前記基板上の対物レンズと検出素子との間に、チッ
    プの画像をシフトさせる検出画像シフト手段を設けたこ
    とを特徴とする比較検査装置。 6、前記検出画像シフト手段に代えて、検出素子自体に
    、チップの画像の位置ずれ方向に検出素子をシフトする
    駆動手段を設けたことを特徴とする請求項4記載の比較
    検査装置。
JP01245156A 1989-09-22 1989-09-22 比較検査方法および装置 Expired - Fee Related JP3135063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01245156A JP3135063B2 (ja) 1989-09-22 1989-09-22 比較検査方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01245156A JP3135063B2 (ja) 1989-09-22 1989-09-22 比較検査方法および装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP13595899A Division JP3223483B2 (ja) 1999-05-17 1999-05-17 欠陥検査方法とその装置
JP2000180723A Division JP3316829B2 (ja) 1989-09-22 2000-06-12 比較検査方法とその装置

Publications (2)

Publication Number Publication Date
JPH03108735A true JPH03108735A (ja) 1991-05-08
JP3135063B2 JP3135063B2 (ja) 2001-02-13

Family

ID=17129450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01245156A Expired - Fee Related JP3135063B2 (ja) 1989-09-22 1989-09-22 比較検査方法および装置

Country Status (1)

Country Link
JP (1) JP3135063B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177020B2 (en) 1991-04-02 2007-02-13 Renesas Technology Corp. Method and apparatus for analyzing the state of generation of foreign particles in semiconductor fabrication process
JP2008139024A (ja) * 2006-11-29 2008-06-19 Seiko Epson Corp Icハンドラ及びicハンドラ用のシャトル
JP2008261893A (ja) * 2008-08-08 2008-10-30 Hitachi Ltd 検査装置
JP2009109492A (ja) * 2007-10-29 2009-05-21 Boeing Co:The 複合構造の作製中に累積異物指標を求めるための方法およびシステム
JP2010175563A (ja) * 1998-07-15 2010-08-12 August Technology Corp 自動化ウェハ欠陥検査システムおよびこのような検査を実行する方法
US7952085B2 (en) 2000-03-08 2011-05-31 Hitachi, Ltd. Surface inspection apparatus and method thereof
CN113325294A (zh) * 2021-02-24 2021-08-31 上海先进半导体制造有限公司 芯片检测设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138135A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Method and apparatus for inspecting pattern
JPS57167651A (en) * 1981-04-07 1982-10-15 Mitsubishi Electric Corp Inspecting device for surface of semiconductor wafer
JPS57208441A (en) * 1981-06-19 1982-12-21 Hitachi Ltd Detection system of deviation in pattern position by 2-chip comparison
JPS5842232A (ja) * 1981-09-07 1983-03-11 Nec Corp フオトマスク重ね合せ検査装置
JPS58204344A (ja) * 1982-05-24 1983-11-29 Nippon Jido Seigyo Kk パタ−ンの欠陥検査装置
JPS6275302A (ja) * 1985-09-30 1987-04-07 Hitachi Electronics Eng Co Ltd ウエハ測定装置
JPS63122119A (ja) * 1986-11-11 1988-05-26 Ricoh Co Ltd 縮小投影露光装置用フオトマスクの検査方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138135A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Method and apparatus for inspecting pattern
JPS57167651A (en) * 1981-04-07 1982-10-15 Mitsubishi Electric Corp Inspecting device for surface of semiconductor wafer
JPS57208441A (en) * 1981-06-19 1982-12-21 Hitachi Ltd Detection system of deviation in pattern position by 2-chip comparison
JPS5842232A (ja) * 1981-09-07 1983-03-11 Nec Corp フオトマスク重ね合せ検査装置
JPS58204344A (ja) * 1982-05-24 1983-11-29 Nippon Jido Seigyo Kk パタ−ンの欠陥検査装置
JPS6275302A (ja) * 1985-09-30 1987-04-07 Hitachi Electronics Eng Co Ltd ウエハ測定装置
JPS63122119A (ja) * 1986-11-11 1988-05-26 Ricoh Co Ltd 縮小投影露光装置用フオトマスクの検査方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177020B2 (en) 1991-04-02 2007-02-13 Renesas Technology Corp. Method and apparatus for analyzing the state of generation of foreign particles in semiconductor fabrication process
JP2010175563A (ja) * 1998-07-15 2010-08-12 August Technology Corp 自動化ウェハ欠陥検査システムおよびこのような検査を実行する方法
US7952085B2 (en) 2000-03-08 2011-05-31 Hitachi, Ltd. Surface inspection apparatus and method thereof
US8729514B2 (en) 2000-03-08 2014-05-20 Hitachi High-Technologies Corporaation Surface inspection apparatus and method thereof
US9551670B2 (en) 2000-03-08 2017-01-24 Hitachi, Ltd. Surface inspection apparatus and method thereof
JP2008139024A (ja) * 2006-11-29 2008-06-19 Seiko Epson Corp Icハンドラ及びicハンドラ用のシャトル
JP2009109492A (ja) * 2007-10-29 2009-05-21 Boeing Co:The 複合構造の作製中に累積異物指標を求めるための方法およびシステム
JP2008261893A (ja) * 2008-08-08 2008-10-30 Hitachi Ltd 検査装置
CN113325294A (zh) * 2021-02-24 2021-08-31 上海先进半导体制造有限公司 芯片检测设备

Also Published As

Publication number Publication date
JP3135063B2 (ja) 2001-02-13

Similar Documents

Publication Publication Date Title
TW472132B (en) Focal point position control mechanism and method and apparatus and method for inspecting semiconductor wafer
JP3903889B2 (ja) 欠陥検査方法及びその装置並びに撮像方法及びその装置
US5694214A (en) Surface inspection method and apparatus
JP6499898B2 (ja) 検査方法、テンプレート基板およびフォーカスオフセット方法
JP3258385B2 (ja) 光学式基板検査装置
JPH0572961B2 (ja)
JP6415281B2 (ja) プローブ装置及びプローブ方法
JPWO2003028089A1 (ja) 半導体ウエハ検査装置
JPH09266169A (ja) 露光方法
KR20020054345A (ko) 광학식 센서
JP4207302B2 (ja) バンプ検査方法およびその検査装置
JP3135063B2 (ja) 比較検査方法および装置
JP3223483B2 (ja) 欠陥検査方法とその装置
JP3316829B2 (ja) 比較検査方法とその装置
JP3144632B2 (ja) 欠陥検出方法
JP2000193434A (ja) 異物検査装置
TWI917101B (zh) 表面形貌檢測系統
JP2002082065A (ja) 欠陥検査方法
JPH11194098A (ja) 欠陥検査装置
JPH05160223A (ja) 電子部品の外観検査装置
JP4038339B2 (ja) マクロ欠陥検査装置
JP3572545B2 (ja) 基板の良否判定方法
JP2701872B2 (ja) 面付パターンの欠陥検査装置
JPS63298105A (ja) スリット光源装置
JPS62213124A (ja) 位置検出法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees