JPH03110483A - ディジタル信号のスペクトル分析装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はディジタル信号のスペクトル分析装置に関連し
ている。

（背景技術） 米国特許第４，７８７，０５５号は「離散フーリエ変換
（Ｄｉｓｃｒｅｔｅ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏ
ｒｍ）　Ｊなる名称で知られている方法を使用するタイ
プの回路を開示している。この方法を実行することによ
り大きな周波数範囲を有するスペクトルを決定すること
が可能である。しかし、もしこのスペクトルの精密な分
析が所望されるなら、所望の精度が増大するにつれて長
くなる計算時間が予想される。このように計算時間は人
が大きな周波数範囲と精密なスペクトル分析を得ようと
試みるような特定の適用では打ち勝ちがたいものとなろ
う。

直面された適用の１つは線形周波数変調による無線高度
計により行われたディジタル信号分析である。このタイ
プの無線高度計の説明はフランス国特許明細書第２．６
００，７７８号に見いだされよう。

この適用分野では、数メートルから数キロメートルにわ
たる測定すべき高度の大きな変動である第１の問題と、
無線高度計が搭載されてし）る航空機の速度を考慮した
測定速度である第２の問題Ｇこ直面することになる。さ
らに、この測定は特に離陸相（ｔａｋｅ−ｏｆｆ　ｐｈ
ａｓｅ）におけるよう番こ、保証すべき信転性と両立で
きる精度をもって行われるべきである。

上記の装置はこの２重の問題（ｔｗｏｆｏｌｄ　ｐｒｏ
ｂｌｅｍ）を解決できない。

（発明の開示） 本発明の目的はこの２重の問題を解決するこのタイプの
装置を与え、かつ直面する適用にうまく調整されること
である。

この理由でスペクトル分析装置は該装置が分析方法に関
連する情報信号を受信する制御入力を具え、該信号が少
なくとも１つの分析回路の制御を意図していることを特
徴としている。

本発明の概念はスペクトル分析が環境に最も良く適応さ
れる方法に従って実行されるという事実に存している。

本発明の特徴によると、スペクトル分析装置は実行され
た方法の１つが離散フーリエ変換であり、そして他の方
法が傾斜アルゴリズム（ｇｒａｄｉｅｎｔａｌｇｏｒｉ
ｔｈｍ　）に関連し、第３の方法がレビンソンアルゴリ
ズム（Ｌｅｖｉｎｓｏｎ　ａ１ｇｏｒｉｔｈａ＋）に関
連することを特徴としている。このように、直面された
適用のケースでは、無線高度計に使用する場合、離散フ
ーリエ変換を実行する方法はスペクトルの粗い分析を行
うために使用され、そしてもし分析されたスペクトルが
高い高度の標識を示すなら、レビンソンアルゴリズムを
実行する方法が使用され、そしてもし高度が低いなら、
傾斜アルゴリズムを実行する方法となろう。

すべて限定しない実例として与えられた添付図面による
以下の説明はいかに本発明が実現できるかをよく理解さ
せるであろう。

（実施例） 第１図は本発明によるスペクトル分析装置を表している
。装置は入力端子１においてスペクトル分析しようとす
る信号のサンプルＸ（ｎ）をディジタル形で受信する（
ここでｎは出現の時点を示す）。端子３に印加された信
号ＥＤＢの制御の下でこの信号はレジスタ２に蓄積され
る。スペクトル成分がまた端子４にもディジタル形で現
れる。

本発明によると、この装置は分析回路６および７を制御
しようとする分析方法に基づいて情報を受信するアクセ
ス５を具えている。

説明された実例では、３つの方法が認識されているが、
しかしこれはともかく本発明を限定しない。

これらの方法は： 回路７によってのみ遂行された離散フーリエ変換法であ
り、回路６により遂行された傾斜アルゴリズムとレビン
ソンアルゴリズムの方法は分析回路７に予測子（ｐｒｅ
ｄｉｃｔｏｒ　）の係数を供給する。最後に、この回路
７はスペクトル成分を確定する。

レビンソンアルゴリズムと傾斜アルゴリズムの方法は予
測子多項式の係数ａ　（ｋ）を与え、これは前に受信さ
れたサンプルに応じて予測されたサンプルｘＰ （ｎ）を決定する。

ここでＭはモデリングのオーダーを規定する。

係数ａ　（ｐ）に基づいて、スペクトル成分５（ｋ）が
以下のように決定される。

Ｓ　（ｋ）　＝　１／　（［ＤＲ（ｋ）］”　＋［ＤＩ
（ｋ）］”　）　””（２） ここで １／Ｎはスペクトル成分を分離するスペースを規定する
。このスペースを規定するためにＰＲ＝１／Ｎ　　。

ｋ　＝　１　、　、、、、　ＮＢＲとし、ここでＮＢＲ
は可能なラインの数、そしてｋはそれらの階数（ｒａｎ
ｋ）を規定する。

離散フーリエ変換の方法はまた成分５（ｋ）を与え、 Ｓ　（ｋ）　＝　（［５Ｒ（ｋ）］”　＋［５Ｉ（ｋ）
］”　）　””ここで （５） である。

レビンソンアルゴリズムがサンプルシーケンスＸ（ｎ）
の相関係数を使用していることにも注意すべきであり、 ここで　ｊ＝ｏ、、、、、　　Ｍ＋１であり、そしてＮ
Ｎは長さあるいは累積範囲（ａｃｃｕｍｕｌａｔｉｏｎ
　ｈｏｒｉｚｏｎ）を表している。

自己相関係数Ｒ（Ｏ）を各サンプルＸ　（ｎ）に調整す
るために傾斜アルゴリズムで省略パラメータ（ｏｍｉｓ
ｓｉｏｎ　ｐａｒａｏ＋ｅｔｅｒ）　Ｌが使われる。

Ｒ（Ｏ）　＝　（１−Ｌ）、Ｒ（Ｏ）　＋Ｘ　（ｎ）”
　　　（９）ここで０≦（１−Ｌ）≦１である。

これらの演算を規定するパラメータ、すなわち値Ｍ、　
ＰＲ，ＮＢＲ，ＮＨ，Ｌは以下の態様でアクセス５に伝
達される。

アクセス５はデータライン１０とアドレシングライン１
３からなっている。パラメータレジスタ回路１５に接続
されているアドレシングラインはこの回路１５の一部分
を形成するレジスタ２１．２２．２３．２４゜２５、２
６の１つを選択でき、従ってライン１０上のデータがそ
こに記録される。

レジスタ２１と２２は傾斜アルゴリズム決とレビンソン
アルゴリズム法の実行を取り扱う情報、例えば省略パラ
メータＬとモデルＭを含んでいる。

レジスタ２３から２６は分析回路７の演算に関連する情
報、さらに特定するとパラメータＰＲ，ＮＢＲ，・・・
を含んでいる。

このことはこの文書の後の方で詳細に説明されよう。

分析装置はまた事象の時点（ｄａｔｅ）を生成するため
に使用された時点決定クロック（ｄａｔｉｎｇｃｌｏｃ
ｋ）３０を含み、一方、このクロックは目立った時点を
蓄積するために時点決定レジスタ（ｄａｔｉｎｇｒｅｇ
ｉｓｔｅｒ）　３１に連結されている。

出力回路３５は受信回路の増幅度レベル、レジスタ３１
の内容およびクロック３０により与えられた時点、そし
てまた装置の状態を規定するステータスの値の調整にし
ばしば有用な自己相関係数Ｒ（Ｏ）の値をスペクトル成
分の外に出力４にスイッチすることを許容する。３状態
増幅器３８と３９は単一共通ライン４０が回路３５の出
力情報信号と回路１５の入力情報信号をアクセス４を介
して伝送することを許容する。増幅器３９は外部回路か
ら信号ＲＷＢにより導通状態にされ、かつ情報信号が回
路１５に記録されるべきことを示すよう活性状態にされ
る。増幅器３８はアクセス５に印加された外部回路から
の要求に応じて回路１５から到来する信号ＴＳにより導
通状態にされる。外部から制御されたタイミングクロッ
ク４２は全装置のタイミングを決定するために信号Ｈを
生成する。

本発明によって次のような種々の信号が装置に印加され
る。

一全装置を開始する信号ＩＮＩ、 一回路６を開始する信号ＲＺＩ、 一回路７を開始する信号ＲＺ２、 一今後示すことになるある演算を許容する信号Ｉ　Ｎ　
ＩＩ　Ｂ　。

本発明によるスペクトル分析装置の構造と動作について
後で詳細な説明が与えられよう。

（ｉ）分所ｊ■ししλ礼叫（ブロック１）それは本質的
に順序回路５０と計算回路５１から構成されている。

この順序回路は種々の信号を生成し、従って計算回路５
１は割り当てられた種々の仕事を遂行する。

計算回路５１はその入力端子５５に印加されたディジタ
ルサンプルを処理し、かつそれはその出力５７と５８に
係数ａ　（ｐ）と相関係数Ｒ（Ｏ）を生成する。各レジ
スタ２１と２２に含まれた語ＭＯＴＩとＭＯＴ２の分析
はレビンソンアルゴリズムあるいは傾斜アルゴリズムが
実行されるように順序回路５０が計算回路を制御するこ
とを可能にする。計算回路は一組のメモリ６１．６２．
６３、乗算器６５および演算・論理ユニット６７、パイ
プライン機能を可能にする一組のレジスタ７０．７１．
７２．７３．７４．７５、回路５１を構成する種々の要
素に情報信号をスイッチできる一組のマルチプレクサ７
９．８０．８１．８２．８３、シフト要素８５およびユ
ニット６７と協働する付加分割回路８７により形成され
ている。これらの種々の要素は以下の態様で接続されて
いる。その入力の１つが入力５５を構成し、出力５７を
構成しているレジスタ７５の出力に別の入力が接続され
ている２つの入力を有するマルチプレクサ７９の出力は
メモリ６１のデータ入力に接続されている。レジスタ７
５の出力もまたメモリ６２と６３の入力に接続されてい
る。レジスタ７０と７１は増幅が乗算器６５によって実
行すべき増幅用のオペランドを含むことを意図している
。

多重化位置に対応する４つの入力を有するマルチプレク
サ８０と８１はこれらのオペランドを蓄積できる。マル
チプレクサ８０の第１多重化位置で、レジスタ７０はル
ープバックされ、第２位置でレジスタ７０は回路８７に
接続され、第３位置でそれはメモリ６１のデータ出力に
接続され、そして第４位置でメモリ６３のデータ出力に
接続されている。マルチプレクサ８１の多重化位置に関
して、それらは第１位置でレジスタ７１をメモリ６１の
データ出力に接続し、第２位置でメモリ６２のデータ出
力に接続し、第３位置でシフト要素８５によりユニット
６７の出力に接続し、第４位置でそれ自身に接続する。

マルチプレクサ８２は５つの位置を有し、第１位置でそ
れはユニット６７のオペランドレジスタであるレジスタ
７２をそれ自身に接続し、第２位置でユニット６７の出
力に接続されたレジスタ７４の出力に接続し、第３位置
で乗算器６５の出力に接続し、第４位置でメモリ６３の
データ出力に接続し、そして最後の位置すなわち第５位
置で要素８５の出力に接続している。

マルチプレクサ８３は４つの位置を有し、そしてその第
１位置でユニット６７の別のオペランドのレジスタであ
るレジスタ７３をメモリ６１のデータ出力に接続し、第
２位置でメモリ６３のデータ出力に接続し、第３位置で
その入力がシフト要素８５の出力に接続されているレジ
スタ７６に接続し、そして第４位置で要素８５のこの出
力に接続している。

順序回路５０はマルチプレクサ？９．８０．８１．８２
゜８３それぞれの内部で経路付け（ｒｏｕｔｉｎｇ　）
を与えるために種ｋＯ）信号ＳＸ１．　ＳＭＡ、　ＳＭ
Ｂ、　ＳＡＡ、　ＳＡＢを生成する。ユニット６７の指
令コード０ＰＡＬはレジスタ７２に含まれたオペランド
に影響するシフトコード５ＨＡＬを伴うであろう。この
順序回路５０はまたメモリ６１．６２．６３の読み取り
および書き込みアドレシングコードを生成する。コード
ＡＤＸＩＷと八ＤＸＩＲが書き込みおよび読み取りモー
ドでメモリ６１をアドレスし、コードＡＤＸ２Ｗ　と＾
ＤＸ２Ｒがメモリ６２を、そしてコード八ＤＲＷと八Ｄ
ＲＲがメモリ６３をアドレスするものと仮定する。これ
らの書き込みおよび読み取りアドレシングコードがアド
レシングマルチプレクサ９１．９２．９３に印加され、
これらのアドレシングマルチプレクサはメモリ６１から
６３のアドレシングコードＡＤＲＸＩ、　ＡＤＲＸ２．
　ＡＤＲを生成する。マルチプレクサ９１から９３内の
スイッチ指令は信号Ｈのタイミングで組織的に実行され
る。この信号の第１の半周期は書き込みに割り当てられ
、このようにしてコードＡＤＸ１．　ＡＤＸ２．　ＡＩ
）ＲはコードＡＤＸＩＷ。

ＡＤＸ２Ｗ、　ＡＤＲＷである。この第１の半周期の間
に、書き込み演算はもしメモリ６１．６２．６３に印加
された書き込み信号−ＸＩ、　ＷＸ２．　ＷＲが活性な
ら遂行できる。

（ｉｉ）分所ｌＩＩ瀉４肱作 レジスタ２１と２２に含まれた語ＭＯＴＩとＭＯＴ２の
組を８個の２進要素に復号することにより開始される。

これらの語の構造は第３図に表されている。２進要素Ａ
ＵＴＯＣＯ１すなわちこの２進要素の値「１」は自己相
関係数の計算を開始し、これはレビンソンアルゴリズム
が実行されることを意味している。

２進要素はモデルのオーダーを決定するＭを規定し、要
素りは傾斜アルゴリズムで使用された省略値（ｏｍｉｓ
ｓｉｏｎ　ｖａｌｕｅ）を決定する。２進要素が「０」
に等しい場合に活性であるＡＵＴＯ８は零への自動復帰
を制御し、そして２進要素が値「１」に等しい場合に活
性である傾斜法を考慮したＤＲＣは係数のアップデート
用の開始信号を与える。

（ｉｉ−ＡＩ）レビンソンアルゴリズム；自己相関係数
の計算 これは時間ダイヤグラムである第４図と、メモ１１６１
と６３へのアドレスコードに応じた種々の値の蓄積を示
す第５図を参照している。簡潔にするために、アドレス
コードの数は５に限定されているが、しかしランダムな
数の’ＰＪコードも容易に使用できる。

この文書に説明された時間ダイヤグラムにおいて、その
間隔がクロック信号期間Ｈに等しい動作サイクルが示さ
れている。上のことに従って、各動作サイクルは２つの
部分に分割される。第１部分の間に、種々のメモリは書
き込むことができ、そして第２の部分はメモリの読み取
りに専有される。

第４図において、時点ｔｏで開始され、ここで有効サン
プルｘ５が端子５５に現れる。第５図は各アドレスｒＱ
」、ｒｌ」、、、、　　「４」に配列されたメモリ６１
の以前のサンプ／Ｌ／Ｘ４．　Ｘ３．　、、、、　ＸＯ
の蓄積を示している。この時点でメモリ６１の読み取り
および書き込みアドレスコードは「４」であり、サンプ
ル×５はこのメモリに書き込まれ、次に読み出され、最
後に時点ｔ１で乗算器６５の２個のオペランドレジスタ
７０と７１に書き込まれ、従って丁度係数Ｒ（Ｏ）が再
びレジスタ７３に見いだされ、一方、前の時点でメモリ
のこの読み取りアドレスコードが「０」であるように、
積Ｘ５．Ｘ５は時点ｔ２でレジスタ７２に再び見いださ
れる。和ｘ５．ｘ５　＋Ｒ（Ｏ）は時点ｔ３でレジスタ
７５に再び見いだされ、メモリ６２の書き込みコード「
０」に関連する。相関係数Ｒ（Ｏ）はこのようにしてＸ
５．Ｘ５の寄与によりアップデートされる。サンプルｘ
４が読み取りモードでアドレスされる場合に係数Ｒ（１
）のアップデートは時点ｔ１で始まり、かつ時点ｔ２に
おいてレジスタ７１に再び置かれ、そしてレジスタ７０
がなおサンプルｘ５を含むという理由で積Ｘ５．Ｘ４は
時点ｔ３でレジスタ７２に形成される。係数Ｒ（１）は
そこでレジスタ７２の内容に追加されるようにレジスタ
７３で再び起こる。係数Ｒ（１）は時点ｔ４でメモリ６
３に再び書き込まれる。従ってこのようにして、残りの
種々の係数Ｒ（２）、　　Ｒ（３）、　　Ｒ（４）はサ
ンプル×５の寄与によりアップデートされる。このプロ
セスは時点ｔ７で終了する。時点ｔ８において、新しい
サンプルＸ６が現れる。このプロセスはサンプルｘ５と
同じ態様で起こる。しかし、メモリ６１の書き込みおよ
び読み取りアドレスコードのシフトが観察されよう。

自己相関プロセスはプログラムされた範囲に一度到達す
ると終了する。次にレビンソン法が遂行される。

（ｉｉ−Ａ２）レビンソン法；開始 この開始の第１部分の間に、ａ　（Ｏ）＝１を除いて予
測子の係数ａ（ｋ）は零にセットされる。

第６図はこの開始φＩＬＣを表す時間ダイヤグラムであ
る。アドレシングオーダーコードＡＤＲＸＩ（Ｒ”）と
ＡＤＲＸ２（Ｒ）は値「０」とｒＭ−Ｉ　Ｊ　（７）間
に展開され、値Ｍはレジスタ２１に含まれる。

このコードの展開はこの相では考慮されていない。ユニ
ット６７に印加されたコード０ＰＬＡが「ｏ」である時
点ｔｌｌを考慮する、すなわちその入力に印加されたオ
ペランドの値がどのようなものであってもその出力にお
ける結果が値「ｏＪを有することを考慮する。時点ｔ１
２の後でアドレス「４」においてこの値「０」はレジス
タ７５とメモリ６１と６２に記録される。この時点ｔ１
２において、コード０ＰＡＬは「１」であり、これはそ
の出力のコードが必然的に「１」であることを意味し、
従って時点ｔ１３においてデイジット「１」はメモリ６
１と６２のアドレス「３Ｊと「Ｏ」に記録されよう。こ
の時点ｔ１３の後で、コード０ＰＡＬは再びｒＱ、に等
しくなり、従って「０」がメモリ６１と６２の別の位置
に書き込まれよう、これは時点ｔ１５で終了する。メモ
リ６１．６２．６３の内容の分布は第７図に示されてい
る。

この開始の第２部分の間に、レビンソンアルゴリズムで
起こるパラメータにはある値の相φＤＩＶの間に開始さ
れ、従って に＝Ｒ（１）／Ｒ（Ｏ）、一般に　Ｋ＝Ｖ／Ｗである。

この細分はこの結果を構成する２進要素の連続蓄積によ
りこの分割の結果を含むシフトレジスタであるところの
追加分割回路８７を与える。この分割は時点ｔ１５で始
まる。被除数はレジスタ７２に含まれ、このレジスタで
値Ｒ（１）は時点ｔ１３で既に書き込まれ、除数は値Ｒ
（Ｏ）を時点ｔ１２以降含んでいるレジスタ７３に含ま
れる。レジスタ７２と７３の内容の比較は商のビット値
を与え、そしてレジスタ７２の内容は絶対値として除数
の値に帰属し、除数の値は分割プロセス全体で使用され
たものと同じままであるが、しかしレジスタ７２の内容
は２で乗算される。時点ｔ１５において、被除数と除数
の符号に従ってコード０ＰＡＬは−Ａ＋Ｂであるかある
いは−Ａ−Ｂであり、従ってｌ−Ｋが実際に計算される
。

この値は例えば１６ビツトに対応する１６クロツクパル
スに対して、継続した分割プロセスの後で時点ｔ１６に
位置される。

（ｉｉ−Ａ３）レビンソン法；係数のアップデート二の
相は３フの基本相をＭ回連続して遂行することを含んで
いる。それらの相はこれまで説明された相φＤｒＶと、
係数を修正する相φＡＣＬと、相φＡＣＬの一部分を形
成する相φ札であり、そしてパラメータＷと、次の相φ
ＡＣＬの係数の値を修正する相φＫＬとを変化させる。

値ａ（Ｏ）はレビンソンアルゴリズムの性能の全体で「
１」に等しいままである。

第８図はさらに特定すると相φＡＣＬを表す時間ダイヤ
グラムである。開始後、以下の演算が相φＡＣＬの間に
遂行される。

ａ（１）ｚ＝ａ（１）、＋に、ａ（Ｏ）＋＝Ｋ　　（Ａ
Ｉ）ａ　（２）ｚ＝　ａ　（２Ｌ　＋　Ｋ、　　ａ　（
４）＋＝　Ｏ（Ａ　２）ａ　（３）ｚ＝ａ　（３Ｌ　＋
　Ｋ、　　ａ　（３）＋＝Ｏ（Ａ３）ａ（４）ｚ＝ａ（
４）、＋に、ａ（２）＋＝Ｏ（Ａ４）ここでインデクス
ｌと２は各メモリ６１と６２を表している。最初にメモ
リ６１は係数ａ（ｉ）の始点（ｓｏｕｒｃｅ　）であり
、メモリ６２はこれらの同じ係数の終点（ｄｅｓｔｉｎ
ａｔｉｏｎ　）である。

時点ｔ１６において（第８図に注意）、コードＡＤ１７
Ｘ２（Ｒ）は「０」であり、これは時点ｔ１７で係数ａ
（Ｏ）が再びレジスタ７１で起こることを許容し、そし
てパラメータ　−Ｋがレジスタ７０に位置するから、積
ＰＯ＝に、ａ　（Ｏ）が時点ｔ１８でレジスタ７２に起
こり、一方、レジスタ７３において係数ａ（１）Ｉが起
こり、そしてコード０ＰＡＬが−Ａ＋Ｂであるから、結
果のＡ　（１）＋に、ａ　（Ｏ）がレジスタ７５を通過
した後で時点ｔ１９でメモリ６２に蓄積され、それに対
してコードＡＤＲＸ２（Ｗ）が「１」であるようにユニ
ット６７により生成される。このような態様で、演算（
Ａ１）が遂行される。この時点ｔ１９において、常にメ
モリ６２から到来する係数ａ（４）はレジスタ７１に位
置され、従って積Ｐ（４）＝に、ａ　（４）が形成され
る。この積は時点ｔ２０において係数ａ（２）に追加さ
れ、従って演算（Ａ２）が遂行され、そして新しい係数
ａ（２）が時点ｔ２１でメモリ６１に蓄積される。同様
な態様で、演算（Ａ３）、（Ａ４）が遂行されて、係数
ａ（３）とａ（４）は時点ｔ２３とｔ２５でメモリ６２
に蓄積される。

パイプラインのその機能のために、相φ札の存在（第８
図を見よ）が観察され、これは相φＤＩＶの終了前に始
まる。この相は時点ｔ１６とｔ１７の間に起こり、かつ
その目的は、式 ％式％ に従ってその先行値とパラメータＫに基づいて係数Ｗ′
をアップデートしなければならない。このパラメータＷ
の値はレジスタ７６に含まれている。

その初期値は Ｗ＝Ｒ（Ｏ） である。

時点ｔ１６において、値−にと、その初期値Ｒ（１）が
レジスタ７１に蓄積されている値■が得られるから、積
に、Ｖが形成され、かつレジスタ７６から到来する先行
値Ｗに追加するためにそれは時点ｔ１７においてレジス
タ７２で再び起こる。新しい値Ｗ′は時点ｔ１８で最終
的にレジスタ７６に蓄積される。

相φＡＣＬの最後で相φＫＬが存在し、その時間ダイヤ
グムは第９図に示されている。

この相の間に、以下の演算が実行される。

Ｖ＝Ｒ（２）、ａｚ（Ｏ）＋Ｒ（１）、ａｚ（１）＋Ｒ
（Ｏ）、ａｚ（２）＋Ｒ（５）、ａｚ（３）＋Ｒ（４）
、ａｚ（４） が実行され、実際には他の係数ａｘ（ｊ）がなお零であ
るから、 Ｖ　＝　Ｒ（２）　＋　Ｒ（１）　、　ａ　ｚ　（１）
となる。

コードＡＤＲＸ２（Ｒ）がコード「０」である場合にこ
の相は時点ｔ２４で始まり、かつコードＡＤＲＲ（Ｒ）
が既に２に等しいから、値Ｒ（２）とａｘ（Ｏ）は時点
ｔ２５でレジスタ７０と７１に蓄積できる。これらの値
の積ＰＲ（Ｏ）は時点ｔ２６でレジスタ７６に位置され
、次に時点ｔ２７において、ユニット６７を通過した後
でレジスタ７３に位置される。時点ｔ２７において、Ｒ
（１）とａｘ（１）の積であるＰＲ（１）はレジスタ７
２に位置され、従って和が形成でき、そして時点ｔ２９
において結果ＳＯＩが累算器の機能を仮定しているレジ
スタ７３に蓄積される。Ｒ（Ｏ）。

ａｘ（２）、Ｒ（５）、ａｚ（３）およびＲ（４）、　
ａ　ｔ（４）にそれぞれ等しい連続積ＰＲ（２）、　Ｐ
Ｒ（３）およびＰＲ（４）は時点ｔ２Ｂ、　ｔ２９．　
ｔ３０でレジスタ７２に連続して見いだされ、そしてレ
ジスタ７３に蓄積され、かつ最終結果は時点ｔ３１でレ
ジスタ７１と７２に蓄積できる。

時点ｔ３１の後で、予測子係数の展開に使用されるのに
適している係数に′を生成するＩＶ’　／　Ｗ’を評価
するために別の分割相が開始される。時点ｔ３２で継続
しかつ開始する相φＡＣＬを検査する前に、それぞれ（
１，０，３）であるメモリ６１．６２゜６３の読み取り
アドレスコードの値（書き込みアドレスコードは読み取
りアドレスコードに対して２クロック期間ＴＨだけ遅延
されている）を観察することは適当である。

次の相φＡＣＬにおいて、以下の演算が実行される。

ａ（ＩＬ＝ａ（１）ｚ＋に’　　、　　ａ（１）ｚ＝に
＋に’　　Ｋ（Ａ５） ａ　（２）＋＝　ａ　（２）ｚ＋に’　　、　　ａ　（
Ｏ）ｚ＝に’　　（Ａ　６）ａ　（３）＋＝　ａ　（３
）ｚ＋　Ｋ’　　、　　ａ　（４）ｚ＝　Ｏ（Ａ　７）
ａ（４Ｌ−ａ（４）ｚ＋に’、ａ（３）ｚ−０（Ａ８）
これらの演算に対してメモリ６１と６２の役割が変化さ
れ、メモリ６２はメモリ６１としてアドレスされるかあ
るいはその逆である。

このように、種々の連続相が終了した後、予測子係数の
値の展開は以下のように一組の式（Ａ９からＡ１２と、
Ａ１３からＡ１６）で与えられる。

ａ　（１）ｚ＝　ａ　（１）＋　十Ｋ”　、　　ａ　（
２）　　　　　（Ａ　９）ａ（２）ｚ−ａ（２）＋＋Ｋ
”　、ａ（１）　　　　　（ＡＩＯ）ａ（３）ｚ＝ａ（
３）＋＋Ｋ”、ａ（Ｏ）＝に″　（Ａｌｌ）ａ　（４）
！＝　ａ　（４Ｌ　＋　Ｋ”、ａ（Ｏ）　＝０　　　（
Ａ１２）ａ（１）ｔ＝ａ（１）ｚ＋Ｋ”’　、　　ａ　
（３）　　　　（Ａ１３）ａ　（２）＋−ａ　（２）ｚ
＋Ｋ”’　、　　ａ　（２）　　　　（Ａ１４）ａ　（
３）＋＝　ａ　（３）ｚ＋　Ｋ”’　、　　ａ　（１）
　　　　（Ａ１５）ａ　（４）＋　−ａ　（４）２＋　
Ｋ”’　、ａ（Ｏ）＝Ｋ”　’（Ａ１６） （ｉｉ−Ｂ）傾斜法 この方法は常に実例により５段階で説明されよう。

それは４つの相で実行される。すなわち、サンプルがφ
ＡＧを待機する相、計算相Ｒ（Ｏ）　、φＲＧ、エラー
計算相φＥＧおよび予測子孫数φＣＧのアップデーティ
ング相である。この方法は第１０図の時間ダイヤグラム
と第１１図に表されたメモリの実行との助けを借りて説
明されよう。

（ｉｉ−Ｂｌ）傾斜法；相φへＧ サンプルＸ（ｎ）が現れる時点ｔ５０を考慮しよう。待
機相φ＾Ｇはこのようにこの時点の前に位置している。

この相はアドレシングオーダーＡＤＲＸＩとＡＤＲＸ２
の展開が停止されるという事実により本質的に特徴付け
られている。

（ｉｉ−Ｂ２）傾斜法；Ｒ（Ｏ）のアップデーティング
（相φＲＧ） この相の間にレジスタ７４に含まれている値Ｒ（Ｏ）は
次の式に従ってアップデートされる。

Ｒ（Ｏ）　＝　（１−Ｌ）　Ｒ（Ｏ）　＋Ｘ”（ｎ）値
しはレジスタ２１から到来する。サンプルＸ（ｎ）がマ
ルチプレクサ７９を介してメモリ６１の入力に位置され
ることを示すために、信号ＥＤＩの下降遷移（ｄｅｓｃ
ｅｎｄｉｎｇ　ｔｒａｎｓｉｔｉｏｎ　）が行われる。

レジスタ７４に含まれた先行値Ｒ（Ｏ）はレジスタ７２
に蓄積される。ユニット６７に印加された演算コードは
２の倍数でレジスタＡに含まれたオペランドを分割する
オペランドシフトコードｒＡｓ４」であり、これは「Ｌ
」に依存する大きさによりそれをシフトするよう狭くす
る。このシフトされたコードはレジスタ７３で時点ｔ５
１において戻されることが見いだされている。レジスタ
７２では先行値Ｒ（Ｏ）がなお存在する。

時点ｔ５０において、サンプルＸ（ｎ）はアドレス「５
」でメモリ６１に記録され、このようにして最も古いサ
ンプルの場所を取り（第１１図ではサンプルＸ（ｎ−６
））かつレジスタ７０と７１に蓄積するために時点ｔ５
１で回復される。積Ｘ”（ｎ）が次に決定される。

時点ｔ５２において、一方では値Ｒ（Ｏ）は省略ファク
タの影響を受け、かつ参照記号Ｒ’（Ｏ）を取り（第１
０図ではこの値はレジスタ７４に蓄積される）、他方で
は結果の積Ｘ”（ｎ）はレジスタ７２に蓄積される。レ
ジスタ７２と７３に含まれた値の加算が実行され、その
結果がレジスタ７４に蓄積された場合に相φＲＧは時点
ｔ５３で終了する。

（ｉｉ　−８３）傾斜法；エラー計算（相φＥＧ）この
相の間に以下の計算が行われよう。

へ ここでｅ（ｎ）はエラーである。

この相は相φＲＧの間に既に開始された計算により始ま
る。このように、時点ｔ５１において、読み取りアドレ
スオーダーコード＾ＤＲＸＩ　（Ｒ）　　とＡＤＲＸ２
（Ｒ）はそれぞれ「５」と「０」であり、それは時点ｔ
５２で値Ｘ（ｎ）とａ（Ｏ）が乗算器の入力レジスタ７
０と７１に蓄積されることを許容し、従って最後の式に
より表現された和の第１要素は時点ｔ５３においてレジ
スタ７２に置かれ、そして時点ｔ５４において、この結
果は累算器の機能を仮定するレジスタ７３に蓄積される
。このように、時点ｔ５４゜ｔ５５．　ｔ５６．　ｔ５
７．　ｔ５８において、種々の積ａ、、Ｘ（ｎ−１）＋
ａｚ、Ｘ　（ｎ−２）、　　ａｓ、Ｘ　（ｎ−３）＋ａ
ａ、Ｘ　（ｎ−４）、　　ａｓ、Ｘ　（ｎ−５）は連続
してレジスタ７２に蓄積され、従って累積はレジスタ７
４で実行される。時点ｔ５９において、ｅ（ｎ）の計算
が終了し、そしてその結果はレジスタ７０に蓄積され、
以下の相が実行できる。

（ｉｉ−８４）傾斜法；係数φＣＧのアップデーティン
グ この相の間に以下の計算が行われる。

ａ’　　（Ｏ）＝ｌ　　　　　　　　　　　　（Ｂ２）
ａ’　　（Ｐ）　＝ａ　（ｐ）　−ＴＴＴ、ｅ　（ｎ）
、Ｘ　（ｎ−ｐ）（Ｂ３） ただし　ｐ＝ｔから５　である。

アクセントの付けられた値はアップデートされた値を表
し、値ＴＴＴは前の計算の間に値Ｒ（Ｏ）により正規化
され、固定され、かつレジスタ７２に含まれたオペラン
ドのシフトにより得られる。

ｒ−Ａｓｈ’＋ＢＪにより第１０図に表されたこのコー
ドは式（Ｂ３）の種々の係数を計算するために時点ｔ６
０から先で現れる０式（Ｂ２）は時点ｔ５９で計算され
るが、このユニットに印加されたオペランドコードはそ
の出力値を強制的に「１」にする。時点ｔ６６において
、メモリ６２に含まれたすべての係数はアップデートさ
れる。

（ｉｉ　−８５）傾斜法；新しいサンプルへの連結次の
サンプルＸ　（ｎ＋１）の待機組は相φＣＧに連結でき
る。この図ではこのサンプルが時点ｔ６６で起こること
は明らかであろう。このサンプルはメモリのアドレス「
４」に記録され、処理は上述の態様で起こるが、しかし
すべてのアドレスコードは１だけ増分され、生起する他
のサンプルもそうである。　この装置が特許出願第２，
６２２，０２１号に記載されたタイプの無線高度計に使
用される場合、係数の計算のコヒーレンスを保証するた
めに種々の手段が取られることは明らかであろう。

（ｉｉｉ　）　　　　　７　　ブロック２　のこの回路
は第１３図に示されている。この回路は本質的に順序回
路１００と計算回路１０１により構成されている。

回路５のように、レジスタ２３．２４．２５．２６　（
第１図のパラメータレジスタ回路１５に含まれている）
に含まれた情報に応じてそこに割り当てられた種々の仕
事を実行するために順序回路１００は計算回路１０１の
種々の制御信号を生成する。

分析回路は離散フーリエ変換を実行するサンプル、ある
いはスペクトル成分を復元する予測子孫数のいずれかの
処理を可能にする２つの入力１０２と１０３を有してい
る。

サンプルと係数はそれらがマルチプレクサ１０７を通過
した後でメモリ１０５に記録される０乗算器１１０はパ
イプラインレジスタ１１２と１１３に含まれた数の積を
形成するよう備えられている。これらのレジスタはこの
文書の後の方で説明されることになるように、メモリ１
０５の出力と、コサイン値とサイン値を生成するメモリ
１１５の出力に接続されている。演算・論理ユニット１
２０はオペランドコード０ＰＡ２に応じて種々の演算を
実行する。オペランドレジスタ１２２と１２３は各マル
チプレクサ１２４と１２５の出力に接続されている。マ
ルチプレクサ１２４は２つの入力を有している。その１
つはレジスタ１２２の内容を開始する開始コードを受信
し、そして他の入力はユニット１２０の出力コードを２
倍するかそうしない乗算器　１３０を介してユニット１
２０の出力に接続されている。マルチプレクサ１２５は
３つの入力を有している。第１入力は乗算器１１０の出
力に接続され、第２および第３入力はそれぞれシフト回
路１３２と１３３に接続されている。これらのシフト回
路はレジスタ１３６と１３７に含まれた数を右に８ビツ
トだけシフトするかシフトしないかである。

シフトレジスタ１４０はユニット１２０の出力のコード
の最上位ピッ）　（ＭＳＢ）の値を記録する。このレジ
スタの並列出力はマルチプレクサ１４７によりメモリ１
４５のデータ入力に接続され、ここでマルチプレクサ１
４７は２つの入力を有し、またユニット１２０の出力を
メモリ１４５に接続することを許容する。スペクトル成
分は回路７の出力を実際に構成しているメモリ１４５の
出力１５０で利用可能にされている。

メモリ１０５　と１４５はアドレスコード＾ＤＭとＡＤ
ＳＰによりメモリ６１．６３と同様にアドレスされる。

読み取り専用メモリであるメモリ１１５はコード八ＤＣ
Ｓによりアドレスされる。信号５１２．　ＳＡ２．　Ｓ
Ｂ２．　ＳＳ２はマルチプレクサ１０７．１２４．１２
５．１４７をセットする。信号Ｄ８と０８’を２だけ乗
算することをオーソライズするかあるいはそうしないた
めに乗算器１３０に印加された信号Ｍ２はユニット１３
２と１３３を強制的に８で分割するかあるいはそうせず
、それらはこの分割に応じてシフトを行う。コード０Ｐ
Ａ２はユニット１２０により実行されるように演算を制
御する０回路１００はこれまで説明されたこの回路７の
演算に従ってこれらの異なる信号とコードＡＤＭ、　　
八ＤＣ３，ＡＤＳＰ、　　Ｓへ２．　　ＳＢ２．　０Ｐ
Ａ２．ＳＳ２．　　Ｄ８．　　Ｄ８’ｈ２およびＳＩ２
を発生する。

（ｉｖ）公訴ｊＵ［し椙阪作 （ｉｖ−Ａ）ｉ９敗フーリエ変換（ＯＦＴ）（ｉｖ−Ａ
Ｉ）　ＤＦＴ　　；成分の計算（相ＣＦ）この相の間に
、その実成分５Ｒ（ｋ）と虚成分ｓ■（ｋ）の別々のラ
インについて計算が行われる。

ｌ＝υ メモ１月０５には異なるサンプルが既に蓄積されている
。成分５Ｒ（ｋ）の計算は時点ｔ１００で始まる（第１
５図を見よ）。各クロックパルスにおいて、サンプルＸ
　（Ｏ）、　　Ｘ　（１）、　、、、、　　Ｘ　（Ｎ−
１）はレジスタ１１２を占有し、同時にコサインの異な
る値、すなわち１　＋　ｃｏｓ２πに／Ｎ、　、、、＋
　ｃｏｓ２π（Ｎ−１）／Ｎはレジスタ１１３を占有し
、従って式（ＤＩ）により表された積が実行できる。結
果の積は各クロックパルスでレジスタ１２３に蓄積され
る。レジスタ１２２は累算器として使用され、かつ前辺
て零にセットされる（ＩＮＩＴ）。

５Ｒ（ｋ）の計算が終わると、その結果がレジスタ１３
６に蓄積される（ｔ１０７）、時点ｔ１０７はまた５ｔ
（ｋ）の計算の開始をマークし、その計算は５Ｒ（ｋ）
　と同様に起こるが、しかしサンプルＸ（１）により始
まり、かつサイン値は式（Ｄ２）により与えられる。

その結果は時点ｔｉｌｌでレジスタ１３７に蓄積される
。

（ｉＶ−Ａ　２　）　ＤＦＴ　；成分Ｓの計算本発明の
特徴によると、量 ５ｎ）＝（Ｖ語７］η５ｌ（ｋ）］”　　（Ｄ３）が以
下の態様で評価される。

Ｓ　（ｋ）　＝ＭＡＸ［１ＳＲ（ｋ）　　１．　　Ｉｓ
Ｉ　（ｋ）　　ＩＩ＋（３／８ＥＩＮ（ｌ　ＳＲ（ｋ）
　　ｌ　、　　Ｉ　５Ｉ（ｋ）ここで 門ＡＸ［Ａ、　　Ｂｌ　　＝Ａ　　もしＡ＞Ｂなら＝Ｂ
　もしＢＡＡなら 旧Ｎ［Ａ、　　Ｂｌ　＝Ａ　　もしＡ＜Ｂなら＝Ｂ　も
しＢＡＡなら この近似は５％しか不正確でない。従って、時点ｔｉｌ
ｌにおいて、値５Ｒ（ｋ）はレジスタ１３６からレジス
タ１２３に転送される。コード０ＰＡ２は、ユニット１
２０の出力でその絶対値ＩＳＲｌが得られ、それが時点
ｔ１１２においてレジスタ１２２に転送されるようなも
のである。この時点ｔ１１２において、値Ｓ！（ｋ）が
レジスタ１２３に書き込まれ、従って時点ｔ１１３でそ
の絶対値１ｓＲ（ｋ）ｌがレジスタ１３７に書き込まれ
、そして次の時点ｔ１１４でレジスタ１２３に再び起こ
る。それ以降、これら２つの大きさＳＲＩとｌ　Ｓｒ　
＋のうち大きなものを決定してそれをＭＡＸと呼び、そ
の２つのうちの小さなものをＭＩＮと呼ぶことが可能で
ある。この比較の結果は順序回路１００に送られ、従っ
てレジスタ１３６と１３７の内容はレジスタ１２３と１
２２に適当に送ることができる。このように、時点ｔ１
５において、レジスタ１３６あるいは１３７の１つに含
まれている値ＭＩＮはレジスタ１２３に蓄積される。こ
の値はユニット１２０により分割され、その結果は時点
ｔ１１６でレジスタ１２２に蓄積され、一方、値ＭＡＸ
はレジスタ１２２に蓄積され、レジスタ１２２はシフタ
１３２と１３３の１つによって得られた値ＭＡＸを時点
ｔ１１７で、そして値ＭＩＮ／　８を時点ｔ１１８で連
続して累積する累算器として使用されている。時点ｔ１
１８で値ＭＩＮがレジスタ１３６と１３７に含まれるか
どうかに依存して、スペクトル成分はメモリ１４５に蓄
積できる。

（ｉｖ−Ｂ）予測子孫数に応じたスペクトルの計算この
計算は次のように実行される。

Ｄ　ａｃ）＝ｉ青省ｋ）”　　　　（Ｄ６）Ｓ　　（ｋ
）＝１／　　Ｄ　　（ｋ）　　　　　　　　　　　　　
（Ｄ７）計算（Ｄ４）、（Ｄ５）、（Ｄ６）が実際には
ＤＦＴの計算に等しく、かつ第１６図で時点ｔ２００か
らｔ２２８の間に表されていることに注意すべきである
。式（Ｄ７）により示された分割はレジスタ１４０で起
こるであろう。時点ｔ２１７で開始し、ここで式（Ｄ５
）が作用するが、しかしこの時点で結果はレジスタ１３
６に送られ、かつ次の時点ｔ２１８でそれ、は今後式（
Ｄ７）で示された分割の除数を含むレジスタ１２３に再
び置かれる。この同じ時点でデイジットｒｌ、は被除数
としてレジスタ１２２に送られる。このデイジット「１
」は前の時点で印加された指令０ＰＡ２に由来する。分
割演算はこのように開始され、かつレジスタ１４０に含
まれた最終結果は時点ｔ２２１でメモリ１４５に転送さ
れる。

（Ｖ）時点決定クロックとそのレジスタへのアクセス 適当なコードがライン１３にわたってアクセス５に印加
される。このコードはライン１０にわたって伝送された
特定データの時点決定クロック３０か、あるいは別のデ
ータの時点決定レジスタのいずれかにアクセス４を接続
することにより出力マルチプレクサ３５を助ける。

相対的に低い数のアクセスが本発明による装置を単一チ
ップ上に実現できることに注意すべきである。

【図面の簡単な説明】

第１図は本発明による装置の線図を表し、第２図は第１
図に示された装置の一部分の第１分析回路の線図を示し 第３図は第１分析回路の制御語の構成を示し、第４図は
相関係数の形成を説明する時間ダイヤグラムであり、 第５図は回路６のメモリの実行を表し、第６図はレビン
ソン法を説明する時間ダイヤグラムであり、 第７図はレビンソン法が実行される場合にいかにしてメ
モリが回路６に組み込まれるかを表し、第８図はレビン
ソン法に関連する時間ダイヤグラムであり、 第９図もまたレビンソン法に関連する時間ダイヤグラム
であり、 第１０図は傾斜法の動作を説明する時間ダイヤグラムで
あり、 第１１図は傾斜法が実行される場合にいかにしてメモリ
が組み込まれるかを示し、 第１２図は傾斜法の有効な開始を説明する時間ダイヤグ
ラムを示し、 第１３図は第２分析回路の構造を表し、第１４図はこの
第２分析回路に使用された制御語を表し、 第１５図は離散フーリエ変換を説明する時間ダイヤグラ
ムであり、 第１６図は予測子の係数により遂行された演算を説明す
る時間ダイヤグラムである。 １・・・入力端子 ２・・・レジスタ ３．４・・・端子あるいは出力あるいはアクセス５・・
・アクセス ６．７・・・分析回路 １０・・・データライン １３・・・アドレシングライン １５・・・パラメータレジスタ回路 ２１、２２．２３．２４．２５．２６・・・レジスタ３
０・・・時点決定クロック ３１・・・時点決定レジスタ ３５・・・出力回路あるいは出力マルチプレクサ３８、
３９・・・３状態増幅器 ４０・・・単一共通ライン ４２・・・タイミングクロック ５０・・・順序回路 ５１・・・計算回路 ５５・・・入力端子 ５７、５８・・・出力 ６１、６２．６３・・・メモリ ６５・・・乗算器 ６７・・・演算・論理ユニット ７０、７１．７２．７３．７４．７５．７６・・・レジ
スタ７９、８０．８１．８２．８３・・・マルチプレク
サ８５・・・シフト要素 ８７・・・分割回路 ９１、９２．９３・・・マルチプレクサ１００・・・順
序回路 １０１・・・計算回路 １０２、１０３・・・入力 １０５・・・メモリ １０７・・・マルチプレクサ １１０・・・乗算器 １１２、１１３・・・パイプラインレジスタ１１５・・
・メモリ １２０・・・演算・論理ユニット １２２、１２３・・・オペランドレジスタ１２４、１２
５・・・マルチプレクサ １３０・・・乗算器 １３２、１３３・・・シフト回路あるいはシフタ１３６
、１３７・・・レジスタ １４０・・・シフトレジスタ １４５　・・・メモリ １４７・・・マルチプレクサ １５０・・・出力 （６１） （６１） （６１） （６３１ （６２） （６３１ ＦＩＧ、７ （６２） ＲＣ Ｏｌ ＦＩＧ、１２ Ｒ

Claims (1)

1. 【特許請求の範囲】 １、ディジタル信号のスペクトル分析装置において、 該装置が分析方法に関連する情報信号を受信する制御入
   力を具え、該信号が少なくとも１つの分析回路の制御を
   意図していることを特徴とするスペクトル分析装置。 ２、第１の方法をディジタル信号に適用し、かつ少なく
   とも第２の方法を第２分析回路と協働して適用する第１
   分析回路を具える請求項１に記載のスペクトル分析装置
   。 ３、第１の方法が離散フーリエ変換を実行する方法であ
   り、それに対して第２の方法が第２分析回路により確立
   された係数予測方法であることを特徴とする請求項２に
   記載のスペクトル分析装置。 ４、この方法に基づく情報が第２分析回路により実現す
   べき係数を決定する方法を規定する係数副次情報を具え
   ることを特徴とする請求項３に記載のスペクトル分析装
   置。 ５、係数決定方法が以下の方法 レビンソンアルゴリズム傾斜アルゴリズムの第１の方法
   あるいは第２の方法もしくはその両方法であることを特
   徴とする請求項４に記載のスペクトル分析装置。 ６、本方法に基づく情報とそれに関連するパラメータを
   含む一組のレジスタを具える請求項１から５のいずれか
   １つに記載のスペクトル分析装置。 ７、上記の分析回路が、アドレス可能メモリ、計算ユニ
   ットおよびシーケンサーにより形成されたプロセッサ構
   造を有することを特徴とする請求項２から６のいずれか
   １つに記載のスペクトル分析装置。 ８、ディジタル信号の相関が実行され、かつ相関係数Ｒ
   （Ｏ）を生成する出力が備えら れていることを特徴とする請求項１から７のいずれか１
   つに記載のスペクトル分析装置。９、スペクトル分析が Ｄ（ｋ）＝√〔ＤＲ（ｋ）＾２＋ＤＩ（ｋ）＾２〕なる
   タイプの演算を示し、かつ 分析回路が｜ＯＲ（ｋ）｜と｜ＤＩ（ｋ）｜の最大値と
   、｜ＤＲ（ｋ）｜と｜ＤＩ（ｋ）｜の最小値を決定する
   第１手段と、以下の演算 Ｄ（ｋ）＝ＭＡＸ（｜ＤＲ｜、｜ＤＩ｜） ＋３／８ＭＩＮ（｜ＤＲ｜、｜ＤＩ｜） を遂行する第２手段、 を具えることを特徴とする請求項１から８のいずれか１
   つに記載のスペクトル分析装置。１０、単一チップ上に
   実現されることを特徴とする請求項１から９のいずれか
   １つに記載のスペクトル分析装置。 １１、特定データを時点決定するためにユーザーにアク
   セス可能な時点決定クロックを具える請求項１から１０
   のいずれか１つに記載のスペクトル分析装置。 １２、時点決定クロックにより生成された時点を蓄積す
   るレジスタを具える請求項１１に記載のスペクトル分析
   装置。