JPH03114068U - - Google Patents

Description

【図面の簡単な説明】

第１図は一実施例に係る電源瞬断試験機の回路
構成図、第２図は各リレー、電源試験端子のオン
オフ状態を示すタイミングチヤート、第３図は、
従来の電源瞬断試験機の電源遮断時間を示す交流
波形図である。 ＳＷ２……試験スタートスイツチ、Ｔ１……第
１のタイマーリレー、Ｔ２……第２のタイマーリ
レー、Ｔ３……第３のタイマーリレー、Ｔ２ＸＢ
，Ｔ３ＸＡ……リレー接点、ＴＣ……電源試験回
路、ＶＲ……可変抵抗器。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 試験スタートスイツチにより動作を開始する
   第１のタイマーリレーと、 第１のタイマーリレーのタイムアツプにより動
   作を開始する第２、第３のタイマーリレーと、 第２のタイマーリレーのタイムアツプによりテ
   スト電源を開き、第３のタイマーリレーのタイム
   アツプにより試験用電源を閉じる電源試験回路と
   、 第３のタイマーリレーのタイムアツプ後、第１
   のタイマーをリセツトするリセツト回路とを有し
   、 上記第３のタイマーリレーのタイムアツプ時間
   Ｔ３を第２のタイマーリレーのタイムアツプ時間
   Ｔ２よりも長く設定したことを特徴とする電源瞬
   断試験機。 ２ 上記電源試験回路が分圧素子を有し、第２の
   タイマーリレーのタイムアツプにより試験用電源
   を分圧素子に接続し、第３のタイマーリレーのタ
   イムアツプにより試験用電源を分圧素子から切り
   離すものである請求項１記載の電源瞬断試験機。