JPH03114391A - フィルタ自動調整回路 - Google Patents
フィルタ自動調整回路Info
- Publication number
- JPH03114391A JPH03114391A JP1250656A JP25065689A JPH03114391A JP H03114391 A JPH03114391 A JP H03114391A JP 1250656 A JP1250656 A JP 1250656A JP 25065689 A JP25065689 A JP 25065689A JP H03114391 A JPH03114391 A JP H03114391A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- circuit
- signal
- reference signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/73—Colour balance circuits, e.g. white balance circuits or colour temperature control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は例えばカラーテレビジョン受像機において、映
像信号の遅延に用いられるデイレイラインや、クロマ信
号の帯域制限に用いられるバンドパス・フィルタなどの
アクティブ・フィルタを。
像信号の遅延に用いられるデイレイラインや、クロマ信
号の帯域制限に用いられるバンドパス・フィルタなどの
アクティブ・フィルタを。
所望の伝達特性に自動調整するフィルター自動調整回路
に関する。
に関する。
近年、アクティブ・フィルタ技術の進歩及び半導体プロ
セスの進歩により従来、困難であったビデオ帯域（Ｏ〜
１０ＭＨｚ）のアクティブフィルタのＩＣ（集積回路）
への内蔵化が可能となった。
セスの進歩により従来、困難であったビデオ帯域（Ｏ〜
１０ＭＨｚ）のアクティブフィルタのＩＣ（集積回路）
への内蔵化が可能となった。
しかしながら、フィルタの伝達特性を決定する抵抗値や
容量値などは、ＩＣのバラツキにより。
容量値などは、ＩＣのバラツキにより。
それぞれ、±２０％程度の誤差を生じる。このため。
精度を必要とする１例えば、Ｙ信号（輝度信号）のデイ
レイ・ラインや、クロマ信号のバンドパス・フィルタと
いったものをＩＣ化するためには。
レイ・ラインや、クロマ信号のバンドパス・フィルタと
いったものをＩＣ化するためには。
ＩＣそれぞれに調整が必要であった。
しかし、各ＩＣ毎に調整することは、製造ラインの工程
が増えることや、調整精度や温度ドリフト特性など考え
ると必ずしも好ましくない。
が増えることや、調整精度や温度ドリフト特性など考え
ると必ずしも好ましくない。
そこで、各種の自動調整回路が提案されている。
第６図に、電圧制御型フィルタを用いたＰＬＬ方式によ
る自動調整回路を示す。
る自動調整回路を示す。
第６図において、入力端子１からの基準クロック信号が
位相比較器２と電圧制御型フィルタ３にそれぞれ供給さ
れる。位相比較器２は、入力クロック信号Ａと電圧制御
壓フィルタ３の出力信号Ｂとの位相比較を行い１位相差
に応じた電圧をループフィルタ４．直流アンプ５を通し
て得、この電圧を電圧制御型フィルタ３に供給してこの
フィルタ３を所望の特性となるように制御している。
位相比較器２と電圧制御型フィルタ３にそれぞれ供給さ
れる。位相比較器２は、入力クロック信号Ａと電圧制御
壓フィルタ３の出力信号Ｂとの位相比較を行い１位相差
に応じた電圧をループフィルタ４．直流アンプ５を通し
て得、この電圧を電圧制御型フィルタ３に供給してこの
フィルタ３を所望の特性となるように制御している。
位相比較器２とループフィルタ４は第７図のよ５に構成
されている。位相比較器２は平衡型差動アンプを形成す
るトランジスタＱＯＩ〜Ｑ０６ｍ カレントミラーの
トランジスタＱｏｒ 、 Ｑｏｓ ｔ 電流源Ｉ。
されている。位相比較器２は平衡型差動アンプを形成す
るトランジスタＱＯＩ〜Ｑ０６ｍ カレントミラーの
トランジスタＱｏｒ 、 Ｑｏｓ ｔ 電流源Ｉ。
かも成り、基準クロック信号人をトランジスタＱｏｓ〜
勉６のペースに供給し、電圧制御フィルタ３からの出力
信号Ｂをトランジスタ勉！、勉２０ベースに供給し、ト
ランジスタＱＯ４とＱｏｓのコレクタから位相比較出力
を取出し、これをループフィルタ４を構成するコンデン
サＣｘを介して直流アンプ５へ供給するようにしている
。
勉６のペースに供給し、電圧制御フィルタ３からの出力
信号Ｂをトランジスタ勉！、勉２０ベースに供給し、ト
ランジスタＱＯ４とＱｏｓのコレクタから位相比較出力
を取出し、これをループフィルタ４を構成するコンデン
サＣｘを介して直流アンプ５へ供給するようにしている
。
電圧制御型フィルタ３としては、基準クロック信号Ａを
入力したときに出力が９０°位相シフトされるような二
次の伝達特性を持ったロク・バス・フィルタ（ＬＰＦ）
や、デイレーラインなどが用いられる。
入力したときに出力が９０°位相シフトされるような二
次の伝達特性を持ったロク・バス・フィルタ（ＬＰＦ）
や、デイレーラインなどが用いられる。
この第６図、第７図の回路動作を第８図を参照して簡単
に説明する。位相比較器２への第１の入力人としては、
第８図ＡＫ示す波形を加え、第２の入力Ｂとしては、入
力Ａを電圧制御型フィルタ３を介して２位相シフト（図
では１３５°遅延）した信号Ｂを加える。
に説明する。位相比較器２への第１の入力人としては、
第８図ＡＫ示す波形を加え、第２の入力Ｂとしては、入
力Ａを電圧制御型フィルタ３を介して２位相シフト（図
では１３５°遅延）した信号Ｂを加える。
印加する信号振幅は十分大きいものとすると。
位相比較した出力電流工ｘは、第８図のＩｘに示すよう
な波形となり、これがループフィルタ４のコンデンサＣ
ｘに充放電される。
な波形となり、これがループフィルタ４のコンデンサＣ
ｘに充放電される。
第８回の状態では放電電荷が充電電荷よりも多いため、
ループフィルタ４の電圧は、下降する。
ループフィルタ４の電圧は、下降する。
この電圧は直流アンプ５を介して電圧制御型フィルタ３
に供給されるが２例えば、ループフィルタ電圧が下がる
と、電圧制御型フィルタ３０位相シフト量が減少するよ
うな特性であるとすれば、Ｃｘへの充放電電荷量が等し
くなる位相、つまり９０゜となるところでループは安定
する。
に供給されるが２例えば、ループフィルタ電圧が下がる
と、電圧制御型フィルタ３０位相シフト量が減少するよ
うな特性であるとすれば、Ｃｘへの充放電電荷量が等し
くなる位相、つまり９０゜となるところでループは安定
する。
例えば、基準クロック信号Ａとしてクロマ復調に用いら
れる３、５８ＭＨｚの発振回路からの信号を用い、フィ
ルタとしては、デイレイラインを用いた場合、デイレイ
ラインは、 ３５８ＭＨｚにおいて９０゜の位相シフ
ト量を持つように自動調整される。つまり、約７０ｎｓ
ｅｃ の遅延時間をもったデイレイラインとなる。
れる３、５８ＭＨｚの発振回路からの信号を用い、フィ
ルタとしては、デイレイラインを用いた場合、デイレイ
ラインは、 ３５８ＭＨｚにおいて９０゜の位相シフ
ト量を持つように自動調整される。つまり、約７０ｎｓ
ｅｃ の遅延時間をもったデイレイラインとなる。
この時の制御電圧により、他のフィルタも制御すれば、
他のフィルタも自動的に所望の特性に揃う。これは、同
−ＩＣ内での抵抗やコンデンサの相対精度が±１〜３％
と高いためである。
他のフィルタも自動的に所望の特性に揃う。これは、同
−ＩＣ内での抵抗やコンデンサの相対精度が±１〜３％
と高いためである。
しかしながら、この自動調整回路にも問題がある。
第９図に、Ｂｉｑｕａｄ タイプの電圧制御型フィル
タによるデイレイラインの回路例を示す。第９図の回路
は、トランジスタＱｌ−Ｑａｌ＋抵抗Ｒ１〜Ｒ１４コン
デンサＣ１，Ｃ２，電圧源ｖｃｃ ｌバイアス源ｖ１を
有し、トランジスタＱｌのベースに入力信号を加え。
タによるデイレイラインの回路例を示す。第９図の回路
は、トランジスタＱｌ−Ｑａｌ＋抵抗Ｒ１〜Ｒ１４コン
デンサＣ１，Ｃ２，電圧源ｖｃｃ ｌバイアス源ｖ１を
有し、トランジスタＱｌのベースに入力信号を加え。
Ｑｌ６のエミッタから出力信号を取出すようＫしている
。
。
またｖｘはフィルタ制御のための制御電圧、ｖｒｅｆは
基準電圧であり、制御電圧ｖｙＣをトランジスタＱｓ。
基準電圧であり、制御電圧ｖｙＣをトランジスタＱｓ。
ＱｌｔｐＱｔｙのベースに印加し、基準電圧Ｖｒｅｆを
トランジスタＱ４． Ｑｌ２． Ｑｌｇのベースに印
加するよ５にしている。
トランジスタＱ４． Ｑｌ２． Ｑｌｇのベースに印
加するよ５にしている。
この第９図のフィルタの伝達関数を求める〇今、抵抗Ｒ
１Ｏ値を、 Ｒ，２の２倍に選び、 Ｒ２の値をｒ
とおくと。
１Ｏ値を、 Ｒ，２の２倍に選び、 Ｒ２の値をｒ
とおくと。
となる。ただし、ａは、制御用トランジスタＱ３／４及
びＱｌ １／１２の伝達係数である。（ａ＜１）よって
、このフィルタがデイレイラインとなること（振幅特性
が一定である）は明白である。尚。
びＱｌ １／１２の伝達係数である。（ａ＜１）よって
、このフィルタがデイレイラインとなること（振幅特性
が一定である）は明白である。尚。
トランジスタＱｓ、 Ｑ４（Ｑｌｔ 、 Ｑｌ２ ）
の伝達係数Ｇｏｕｔ は第１０図のようにＩｉｎである。
の伝達係数Ｇｏｕｔ は第１０図のようにＩｉｎである。
また、制御電圧ｖｘを変えることで、伝達係数αを変え
ることができるので、デイレイラインの伝達関数（遅延
時間）を変えられることも明白である。
ることができるので、デイレイラインの伝達関数（遅延
時間）を変えられることも明白である。
次に制御電圧ラインへの信号のクロストークを考えると
、第１１図に示すようなものが考えられる。
、第１１図に示すようなものが考えられる。
制御電圧源ＶＸ、基準電圧源Ｖｒｅｆにつながる各ライ
ンの出力インピーダンスなＲｒ、 ａＸとし、それら各
ラインにベースが接続されたトランジスタをＱｈ ｐＱ
Ｂとし、トランジスタＱＡ、 ＱＢの電流源をＩｃとす
る。
ンの出力インピーダンスなＲｒ、 ａＸとし、それら各
ラインにベースが接続されたトランジスタをＱｈ ｐＱ
Ｂとし、トランジスタＱＡ、 ＱＢの電流源をＩｃとす
る。
まず、電流源ＩｃのＡＣ成分がデイレイラインに入力さ
れると、電圧源Ｖｘ＋ ＶｒｅｆＫ接続されているトラ
ンジスタＱＡ、 ＱＢのエミッタ電流が変化するため。
れると、電圧源Ｖｘ＋ ＶｒｅｆＫ接続されているトラ
ンジスタＱＡ、 ＱＢのエミッタ電流が変化するため。
ベース電流ＩＢも変化する。結果として、この電流工、
と抵抗Ｒｒ及び販による電圧降下が生じ、ＡＣ成分が電
圧ラインに現われる。
と抵抗Ｒｒ及び販による電圧降下が生じ、ＡＣ成分が電
圧ラインに現われる。
また、トランジスタＱＢのコレクタに信号成分が現われ
るため、 ＱＢのベース・コレクタ間容量ＣｃＢにより
＋ Ｖｒｅｆのバイアス・ラインには高域成分が漏れる
。
るため、 ＱＢのベース・コレクタ間容量ＣｃＢにより
＋ Ｖｒｅｆのバイアス・ラインには高域成分が漏れる
。
よって、デイレイラインの自動調整用の基準クロック信
号として例えばクロマ復調用の３．５８ ＭＨｚの発振
信号を用いた場合には２デイレイラインに。
号として例えばクロマ復調用の３．５８ ＭＨｚの発振
信号を用いた場合には２デイレイラインに。
この３５８ ＭＨｚ成分が漏れることになる。これは。
受像管画面では、斜めの縞となって見えるため好ましく
ない、また容ｆｋｃｃｍの影響は、他のバイアスライン
についても同様に生じる。
ない、また容ｆｋｃｃｍの影響は、他のバイアスライン
についても同様に生じる。
また２位相比較器２と直流アンプ５間のループフィルタ
４について考えると、フィルタの伝達特性などを外部で
変更できるようにするために、コンデンサＣｘはＩＣの
外付けとなることが多い。
４について考えると、フィルタの伝達特性などを外部で
変更できるようにするために、コンデンサＣｘはＩＣの
外付けとなることが多い。
これは第１２図に示すように１位相比較器２と直流アン
プ５間のＡｌ配線を端子ビンＰに出力することになるが
、ＩＣ内のＡｌ配線や、チップ・フレーム間のボンディ
ングワイヤーやフレーム自身のインピーダンスＦＬｚが
生じることＫなる。
プ５間のＡｌ配線を端子ビンＰに出力することになるが
、ＩＣ内のＡｌ配線や、チップ・フレーム間のボンディ
ングワイヤーやフレーム自身のインピーダンスＦＬｚが
生じることＫなる。
よって、直流アンプ５の入力には２位相比較している時
に、２倍の基準クロック成分が現われ。
に、２倍の基準クロック成分が現われ。
この２倍のクロック成分もデイレイラインに漏れる。こ
れも同様に画面に現われ防害となるため好ましくない。
れも同様に画面に現われ防害となるため好ましくない。
以上、述べたように従来技術では、基準クロック及び２
倍のクロック成分が、各フィルタに漏れるため２画面上
での防害が生じるという問題があった。
倍のクロック成分が、各フィルタに漏れるため２画面上
での防害が生じるという問題があった。
マタ、クロマ用のバンドパス・フィルタに適用し、基準
クロックを３５８■ｈの信号とした場合には、常時、
：３５８ＭＨｚが漏れていることになり、第１３図に
示すようにクロマバンドパス・フィルタＢＰＦからクロ
ストークしたＣＷ倍信号発生し１色復調回路（ＤＢＭＯ
）ではそのクロストークしたＣＷ倍信号復調してしまい
２色差出力ＤＣが変化し、ホワイトバランスがずれてし
まう。またカラーキラー回路が誤動作するという問題が
あった。
クロックを３５８■ｈの信号とした場合には、常時、
：３５８ＭＨｚが漏れていることになり、第１３図に
示すようにクロマバンドパス・フィルタＢＰＦからクロ
ストークしたＣＷ倍信号発生し１色復調回路（ＤＢＭＯ
）ではそのクロストークしたＣＷ倍信号復調してしまい
２色差出力ＤＣが変化し、ホワイトバランスがずれてし
まう。またカラーキラー回路が誤動作するという問題が
あった。
上記の如り、従来の回路では、カラーテレビ受像機の場
合に画面上に訪客が出たり、ホワイトバランスずれを生
じるなどの問題があった。
合に画面上に訪客が出たり、ホワイトバランスずれを生
じるなどの問題があった。
本発明は上記の問題を解決するためのもので。
画面上での訪客やホワイトバランスずれなどの生じない
フィルタ自動調整回路を提供することを目的とするもの
である。
フィルタ自動調整回路を提供することを目的とするもの
である。
本発明は、電圧制御もしくは電流制御により伝達関数を
変化可能なアクティブフィルタと。
変化可能なアクティブフィルタと。
第１の信号経路を介して前記位相比較回路の第１の基準
信号として供給する第１の手段と。
信号として供給する第１の手段と。
前記基準信号源からの信号を、前記アクティブフィルタ
を含む第２の信号経路を介して前記位相比較回路の第２
の基準信号として供給する第２の手段と。
を含む第２の信号経路を介して前記位相比較回路の第２
の基準信号として供給する第２の手段と。
前記位相比較回路の出力を平滑化するだめのループフィ
ルタと。
ルタと。
前記ループフィルタからの電圧を利用して、前記アクテ
ィブフィルタに伝達関数を制御するための電圧もしくは
電流を供給する直流アンプと。
ィブフィルタに伝達関数を制御するための電圧もしくは
電流を供給する直流アンプと。
前記位相比較回路の比較動作をテレビジョン信号の水平
および垂直帰線期間内に行わせる手段とを具備して成る
フィルタ自動調整回路。
および垂直帰線期間内に行わせる手段とを具備して成る
フィルタ自動調整回路。
本発明においては、自動調整用電圧（電流）制御型フィ
ルタに加える基準クロック信号の期間及び位相比較器の
動作期間を１例えば、Ｙ信号処理系にフィルタを用いた
時は、ブランキング期間のみ動作させれば、たとえ漏れ
成分が出力されたとしても、ブランキングされるため画
面上には現ゎれなくなる。クロマ信号処理系については
、ブランキング内でもバースト信号に影響を与えると色
相ずれなどの発生Ｏζあるので、このバースト期間を除
いたブランキング期間に動作させることで。
ルタに加える基準クロック信号の期間及び位相比較器の
動作期間を１例えば、Ｙ信号処理系にフィルタを用いた
時は、ブランキング期間のみ動作させれば、たとえ漏れ
成分が出力されたとしても、ブランキングされるため画
面上には現ゎれなくなる。クロマ信号処理系については
、ブランキング内でもバースト信号に影響を与えると色
相ずれなどの発生Ｏζあるので、このバースト期間を除
いたブランキング期間に動作させることで。
たとえ漏れ成分が出力されたとしても９画面上には現わ
れなくなるようにしている。
れなくなるようにしている。
以下１図面に示した実施例に基づいて本発明を説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
この図において、符号１１は、自動調整を行なうための
基準クロック信の入力端子であり２位相比較回路１３及
びスイッチ回路１６へ信号を供給する。
基準クロック信の入力端子であり２位相比較回路１３及
びスイッチ回路１６へ信号を供給する。
位相比較回路１３は、切換パルス発生回路１２からの切
換パルスに応じて２位相比較を行なったり、停止したり
する。
換パルスに応じて２位相比較を行なったり、停止したり
する。
スイッチ回路１６も、切換パルス発生回路１２からの切
換パルスに応じて、電圧制御型フィルタ１７へ基準クロ
ックを供給したり、停止したりする。
換パルスに応じて、電圧制御型フィルタ１７へ基準クロ
ックを供給したり、停止したりする。
電圧制御型フィルタ１７は、直流アンプ１５からの制御
電圧に応じてフィルタの伝達特性が変化するフィルタで
、この実施例では、二次の伝達関数を持つ１例えばデイ
レイラインもしくはローパスフィルタが考えられる。こ
こでは、従来回路例で説明したデイレイラインの場合を
述べる。
電圧に応じてフィルタの伝達特性が変化するフィルタで
、この実施例では、二次の伝達関数を持つ１例えばデイ
レイラインもしくはローパスフィルタが考えられる。こ
こでは、従来回路例で説明したデイレイラインの場合を
述べる。
今、電圧制御量フィルタ１７がＹ信号処理系に使われる
フィルタ、例えばデイレイ２インとすると。
フィルタ、例えばデイレイ２インとすると。
切換パルス発生回路１２は、水平ブランキング期間にパ
ルスを発生する回路２例えばフライバック・トランスで
良い。また入力端子１１に加える基準クロック信号は、
カラーテレビ受像機に存在する安定した発振信号３５８
ＭＨｚのクロマ復調用の発振信号とする。
ルスを発生する回路２例えばフライバック・トランスで
良い。また入力端子１１に加える基準クロック信号は、
カラーテレビ受像機に存在する安定した発振信号３５８
ＭＨｚのクロマ復調用の発振信号とする。
この入力端子１１に加わる３、５８ ＭＨｚの基準クロ
ックは１位相比較回路１３及びスイッチ回路１６へ供給
される。
ックは１位相比較回路１３及びスイッチ回路１６へ供給
される。
位相比較回路１３としては９例えば第２図に示すような
回路が用いられる。
回路が用いられる。
第２図の回路は平衡凰差動アンプを形成するトランジス
タＱ４１〜Ｑ４６．カレントミラーのトランジスタＱ４
７〜Ｑ４９．電流源用トランジスタＱｓｏ。
タＱ４１〜Ｑ４６．カレントミラーのトランジスタＱ４
７〜Ｑ４９．電流源用トランジスタＱｓｏ。
抵抗Ｒ２１−Ｒ２３，オヨヒハイアス源ｖ！１．ｖ１２
カら成っている。
カら成っている。
また、３１は入力端子１１からの基準クロック入力端子
、３２は位相比較回路１３の動作を制御するための切換
パルス入力端子、３３は電圧制御型フィルタ１７からの
出力信号が供給される入力端子、３４は出力端子である
。
、３２は位相比較回路１３の動作を制御するための切換
パルス入力端子、３３は電圧制御型フィルタ１７からの
出力信号が供給される入力端子、３４は出力端子である
。
この第２図の回路の基本動作については、従来例で説明
を行なったので省略するが、特徴は、端子３２への切換
パルスがハイレベルの時に、トランジスタＱｓｏが導通
してこの回路に電流が供給され位相比較を行ない、また
、切換パルスがロウレベル時には、電流が供給されなく
なるため２位相比較は行なわれない点にある。
を行なったので省略するが、特徴は、端子３２への切換
パルスがハイレベルの時に、トランジスタＱｓｏが導通
してこの回路に電流が供給され位相比較を行ない、また
、切換パルスがロウレベル時には、電流が供給されなく
なるため２位相比較は行なわれない点にある。
スイッチ回路１６としては２例えば第３図に示すような
回路が用いられる。第３図の回路は、差動アンプを形成
するトランジスタＱ５１〜Ｑｓ３とＱ５４〜Ｑ口とカレ
ントミラーのトランジスタＱ５７＃ Ｑｓａｙ出力ト
ランジスタＱ５９．および電流源Ｉ１１〜工、３゜基準
電圧源Ｖ１３．バイアス源ｖ１４．抵抗ル２４゜ａＺＳ
から成っている。また４１は、基準クロック信号が入力
される入力端子、端子４２は、切換パルスが入力される
パルス入力端子、４３はスイッチ出力端子である。
回路が用いられる。第３図の回路は、差動アンプを形成
するトランジスタＱ５１〜Ｑｓ３とＱ５４〜Ｑ口とカレ
ントミラーのトランジスタＱ５７＃ Ｑｓａｙ出力ト
ランジスタＱ５９．および電流源Ｉ１１〜工、３゜基準
電圧源Ｖ１３．バイアス源ｖ１４．抵抗ル２４゜ａＺＳ
から成っている。また４１は、基準クロック信号が入力
される入力端子、端子４２は、切換パルスが入力される
パルス入力端子、４３はスイッチ出力端子である。
端子４２に供給される切換パルスがハイレベルの時は、
スイッチ出力端子４３には、基準クロック信号が出力さ
れ、ローレベルの時は、基準電圧Ｖ１３が出力される。
スイッチ出力端子４３には、基準クロック信号が出力さ
れ、ローレベルの時は、基準電圧Ｖ１３が出力される。
その他の回路１４．１５．１７については、従来例と同
様である。
様である。
よっテ、切換パルスがノ・イレベルの期間、つまり水平
のブランキング期間には基準クロック信号（ここでは３
．５８ＭＨｚ ）が自動調整用電圧制御型フィルタ１７
に入力され、かつ位相比較回路１３が動作し、切換パル
スがロウレベルの期間、 つまり水平プランヤング以外
の期間には、 ３．５８ＭＨｚの信号は自動調整用電
圧制御型フィルタ１７に供給されず。
のブランキング期間には基準クロック信号（ここでは３
．５８ＭＨｚ ）が自動調整用電圧制御型フィルタ１７
に入力され、かつ位相比較回路１３が動作し、切換パル
スがロウレベルの期間、 つまり水平プランヤング以外
の期間には、 ３．５８ＭＨｚの信号は自動調整用電
圧制御型フィルタ１７に供給されず。
かつ位相比較回路１３も停止する。
したがって、電圧制御型フィルタ１７の特性を制御する
直流アンプ１５からの制御電圧ラインやその他フィルタ
との共通バイアスラインに３５８ ＭＨｚの信号、成分
が漏れても、水平ブランキング期間であるために１画面
上での妨害とはならない。
直流アンプ１５からの制御電圧ラインやその他フィルタ
との共通バイアスラインに３５８ ＭＨｚの信号、成分
が漏れても、水平ブランキング期間であるために１画面
上での妨害とはならない。
第４図は本発明の別の実施例を示す。
第１図の実施例と異なる点は、スイッチ回路１６がない
点と、自動調整用電圧制御フィルタ１７０入力側に基準
クロック信号を減衰する減衰回路１８が挿入されている
点と、自動調整用電圧制御型フィルタ１７の出力側に増
幅回路１９が挿入されている点である。
点と、自動調整用電圧制御フィルタ１７０入力側に基準
クロック信号を減衰する減衰回路１８が挿入されている
点と、自動調整用電圧制御型フィルタ１７の出力側に増
幅回路１９が挿入されている点である。
これは、基準クロック信号のフィルタ１７への入力部幅
を小さくすれば、当然他のフィルタへの漏れも小さくな
ることを利用したもので、他のフィルタへ漏れる量が検
知限以下の値となるまで入力振幅を下げれば問題なくな
る。しかし、小振幅のまま位相比較回路に入力すると、
十分な動作を行なわない可能性があり（差動回路がリニ
アな領域で動作していると効率が落ちる等の問題が出る
）。
を小さくすれば、当然他のフィルタへの漏れも小さくな
ることを利用したもので、他のフィルタへ漏れる量が検
知限以下の値となるまで入力振幅を下げれば問題なくな
る。しかし、小振幅のまま位相比較回路に入力すると、
十分な動作を行なわない可能性があり（差動回路がリニ
アな領域で動作していると効率が落ちる等の問題が出る
）。
位相比較回路１３との間に増幅回路１９を挿入している
。
。
また第５図はさらに別の実施例を示す。
この実施例は、第４図の変壓である。これは。
入力端子１１に加える基準クロック信号の振幅を。
他のフィルタへの漏れが問題ない値となる程度まで予め
小さくシ、さらに２位相比較回路１３への人力としては
回路１３が動作するのに十分な値となるまで、増幅回路
２０及び１９で増幅するようにしたものである。
小さくシ、さらに２位相比較回路１３への人力としては
回路１３が動作するのに十分な値となるまで、増幅回路
２０及び１９で増幅するようにしたものである。
以上述べたように本発明によれば１画面上に妨害やホワ
イトバランスずれなどの悪影響を生じることなく、フィ
ルタを所望のフィルタ特性に自動調整することができる
。
イトバランスずれなどの悪影響を生じることなく、フィ
ルタを所望のフィルタ特性に自動調整することができる
。
第１図は２本発明の一実施例を示すブロック図。
第２図は、第１図の位相比較回路の一実施例を示す回路
図。 第３図は、第１図のスイッチ回路の一実施例を示す回路
図。 第４図、及び第５図は本発明の他の実施例を示すブロッ
ク図。 第６図は、従来のフィルタ自動調整回路を示すブロック
図。 第７図は、従来の位相比較器の一例を示す回路図。 第８図は、第７図の回路動作を示す波形図。 第９図は、電圧制御型フィルタの一例を示す回路図。 第１０図は、第９図のフィルタの伝達特性を変化させる
制御部の動作を説明するだめの回路図。 第１１図は、第９図の制御回路部の等価回路図。 第１２図は、ＩＣ化した場合のループフィルタ端子の等
価回路図。 第１３図は、フィルタをクロマ用ＢＰＦに使用した時の
、基準クロックの漏れによる影響を示すためのクロマ回
路のブロック図である。 １２・・・・切換パルス発生回路。 １３・・・・位相比較回路、 １４・・・・ループフ
ィルタ。 １５・・・・直流アンプ、１６・・・・スイッチ回路。 １７・・・・ 電圧制御型フィルタ。 １８・・・・ 減衰回路。
図。 第３図は、第１図のスイッチ回路の一実施例を示す回路
図。 第４図、及び第５図は本発明の他の実施例を示すブロッ
ク図。 第６図は、従来のフィルタ自動調整回路を示すブロック
図。 第７図は、従来の位相比較器の一例を示す回路図。 第８図は、第７図の回路動作を示す波形図。 第９図は、電圧制御型フィルタの一例を示す回路図。 第１０図は、第９図のフィルタの伝達特性を変化させる
制御部の動作を説明するだめの回路図。 第１１図は、第９図の制御回路部の等価回路図。 第１２図は、ＩＣ化した場合のループフィルタ端子の等
価回路図。 第１３図は、フィルタをクロマ用ＢＰＦに使用した時の
、基準クロックの漏れによる影響を示すためのクロマ回
路のブロック図である。 １２・・・・切換パルス発生回路。 １３・・・・位相比較回路、 １４・・・・ループフ
ィルタ。 １５・・・・直流アンプ、１６・・・・スイッチ回路。 １７・・・・ 電圧制御型フィルタ。 １８・・・・ 減衰回路。
Claims (4)
- （１）電圧制御もしくは電流制御により伝達関数を変化
可能なアクティブフィルタと、 第１の基準信号と第２の基準信号との位相を比較する位
相比較回路と、 基準信号源からの信号を、第１の信号経路を介して前記
位相比較回路の第１の基準信号として供給する第１の手
段と、 前記基準信号源からの信号を、前記アクティブフィルタ
を含む第２の信号経路を介して前記位相比較回路の第２
の基準信号として供給する第２の手段と、 前記位相比較回路の出力を平滑化するためのループフィ
ルタと、 前記ループフィルタからの電圧を利用して、前記アクテ
ィブフィルタに伝達関数を制御するための電圧もしくは
電流を供給する直流アンプと、 前記位相比較回路の比較動作をテレビジョン信号の水平
および垂直帰線期間内に行わせる手段とを具備して成る
フィルタ自動調整回路。 - （２）前記第１の手段は、前記基準信号源からの信号を
前記位相比較回路に直接供給するものであり、 前記第２の手段は、前記基準信号源からの信号を減衰し
て前記アクティブフィルタに通した後、増幅して前記位
相比較回路に供給するものであることを特徴とする特許
請求の範囲第１項記載のフィルタ自動調整回路。 - （３）前記基準信号源は予め減衰した基準信号を発生し
、 前記第１の手段は、この減衰した基準信号を増幅して前
記位相比較回路に直接供給するものであり、 前記第２の手段は、上記減衰した基準信号を前記アクテ
ィブフィルタに通した後、増幅して前記位相比較回路に
供給するものであることを特徴とする特許請求の範囲第
１項記載のフィルタ自動調整回路。 - （４）前記第２の信号経路は、前記アクティブフィルタ
への基準信号の供給を前記位相比較回路の比較動作期間
のみに行う制限手段を有して成ることを特徴とする特許
請求の範囲第１項記載のフィルタ自動調整回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1250656A JPH03114391A (ja) | 1989-09-28 | 1989-09-28 | フィルタ自動調整回路 |
| CA002026345A CA2026345C (en) | 1989-09-28 | 1990-09-27 | Auto-tuning circuit for an active filter used in video signal processing |
| KR1019900015761A KR930009193B1 (ko) | 1989-09-28 | 1990-09-28 | 비디오 신호 처리에 사용되는 액티브 필터의 자동조정회로 |
| US07/589,611 US5072298A (en) | 1989-09-28 | 1990-09-28 | Auto-tuning circuit for an active filter used in video signal processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1250656A JPH03114391A (ja) | 1989-09-28 | 1989-09-28 | フィルタ自動調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03114391A true JPH03114391A (ja) | 1991-05-15 |
Family
ID=17211098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1250656A Pending JPH03114391A (ja) | 1989-09-28 | 1989-09-28 | フィルタ自動調整回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5072298A (ja) |
| JP (1) | JPH03114391A (ja) |
| KR (1) | KR930009193B1 (ja) |
| CA (1) | CA2026345C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2973491B2 (ja) * | 1990-08-22 | 1999-11-08 | ソニー株式会社 | Ｎｔｓｃ／ｐａｌ信号判別回路およびこの判別回路を用いたアクティブフィルタ |
| EP0560525B1 (en) * | 1992-03-11 | 1997-10-15 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| JP3140191B2 (ja) | 1992-08-26 | 2001-03-05 | ローム株式会社 | フィルタ回路の自動周波数調整回路 |
| US5281931A (en) * | 1992-10-08 | 1994-01-25 | International Business Machines Corporation | On-chip self-tuning filter system |
| US5943382A (en) * | 1996-08-21 | 1999-08-24 | Neomagic Corp. | Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop |
| DE60230972D1 (de) * | 2002-02-18 | 2009-03-12 | Freescale Semiconductor Inc | Vorrichtung und Verfahren zur Abstimmung eines Filters |
| US7051063B2 (en) * | 2002-05-03 | 2006-05-23 | Atheros Communications, Inc. | Integrated low power channel select filter having high dynamic range and bandwidth |
| US6917252B1 (en) | 2003-04-28 | 2005-07-12 | Adam S. Wyszynski | Fully integrated automatically-tuned RF and IF active bandpass filters |
| US7486338B1 (en) | 2003-04-28 | 2009-02-03 | Wyszynski Adam S | Fully integrated terrestrial TV tuner architecture |
| US7400212B1 (en) | 2005-06-07 | 2008-07-15 | Vishinsky Adam S | Self-tuned active bandpass filters |
| JP2007142755A (ja) * | 2005-11-17 | 2007-06-07 | Mitsumi Electric Co Ltd | フィルタ調整方法及びフィルタ調整装置並びにフィルタ回路 |
| TWI443492B (zh) * | 2010-05-17 | 2014-07-01 | Mstar Semiconductor Inc | 時脈產生電路與時脈產生方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3793594A (en) * | 1972-02-18 | 1974-02-19 | Rca Corp | Wide band phase-coherent self-calibrating translation loop |
| DE2648796C2 (de) * | 1976-10-27 | 1978-12-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltung zur Synchronisierung der Schwingung eines von einem Puls getasteten Oszillators mit einer Referenzschwingung |
| DE3785942T2 (de) * | 1986-01-10 | 1993-11-18 | Hitachi Ltd | Verstärkeranordnung für ein aktives Filter. |
| US4812783A (en) * | 1986-08-26 | 1989-03-14 | Matsushita Electric Industrial Co., Ltd. | Phase locked loop circuit with quickly recoverable stability |
| US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
| US4884040A (en) * | 1988-09-26 | 1989-11-28 | Rca Licensing Corporation | Sampled data phase locking system |
| JPH02109486A (ja) * | 1988-10-19 | 1990-04-23 | Matsushita Electric Ind Co Ltd | 自動周波数切替装置 |
-
1989
- 1989-09-28 JP JP1250656A patent/JPH03114391A/ja active Pending
-
1990
- 1990-09-27 CA CA002026345A patent/CA2026345C/en not_active Expired - Lifetime
- 1990-09-28 KR KR1019900015761A patent/KR930009193B1/ko not_active Expired - Fee Related
- 1990-09-28 US US07/589,611 patent/US5072298A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2026345A1 (en) | 1991-03-29 |
| CA2026345C (en) | 1995-07-04 |
| KR930009193B1 (ko) | 1993-09-23 |
| US5072298A (en) | 1991-12-10 |
| KR910007373A (ko) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03114391A (ja) | フィルタ自動調整回路 | |
| CA1070821A (en) | Controlled oscillator | |
| CA2154812C (en) | Fast acting control system | |
| US4243918A (en) | Signal integrator with time constant controlled by differentiating feedback | |
| US4561014A (en) | Method and circuit for frequency and phase locking a local oscillator for television | |
| US3743764A (en) | Electronic phase shifting apparatus | |
| CA1114462A (en) | Signal detector including sample and hold circuit with reduced offset error | |
| US4227205A (en) | Hue and saturation control circuitry requiring single coupling capacitor | |
| US3363194A (en) | Phase lock loop with extended capture range | |
| US3626089A (en) | Chroma signal processing circuit for a color television receiver | |
| US5124796A (en) | Charge coupled device having a circuit for handling a fundamental clock signal | |
| US5410222A (en) | Sample pulse generator for automatic kinescope bias system | |
| US3839649A (en) | Signal discriminating circuit | |
| US4489344A (en) | Signal processing unit | |
| US3730982A (en) | Burst level detectors and phase detectors utilizing the same | |
| US5402180A (en) | RGB encoder for producing a composite video signal for NTSC and PAL systems | |
| US5003391A (en) | Circuitry for processing a synchronizing signal | |
| US3595989A (en) | Dc-coupled chroma processing integrated circuit | |
| US3673505A (en) | Synchronous demodulator employing a common-base transistor amplifier | |
| US3833823A (en) | Signal processing circuit for a color television receiver | |
| US4942314A (en) | Peak holding circuit for a color television receiver | |
| JPS6151828B2 (ja) | ||
| FI109159B (fi) | Menetelmä integroidun piirin analogisten osien säätämiseksi | |
| US4173770A (en) | Manual tint control circuit in the color APFC loop mixes two subcarrier oscillator signals | |
| US3733562A (en) | Signal processing circuit for a color television receiver |