JPH03116448U - - Google Patents
Info
- Publication number
- JPH03116448U JPH03116448U JP2373990U JP2373990U JPH03116448U JP H03116448 U JPH03116448 U JP H03116448U JP 2373990 U JP2373990 U JP 2373990U JP 2373990 U JP2373990 U JP 2373990U JP H03116448 U JPH03116448 U JP H03116448U
- Authority
- JP
- Japan
- Prior art keywords
- priority processing
- selection circuit
- lsi
- circuit
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Description
第１図は、本考案の一実施例を示すシステムブ
ロツク図である。第２図は、第１図の可変優先度
処理回路７の一回路例である。第３図ａ，ｂは、
従来の優先度処理の順位を示した図である。 １……ＬＳＩ、７……可変優先度処理回路、１
３……ＣＰＵ、１０……外部信号。
ロツク図である。第２図は、第１図の可変優先度
処理回路７の一回路例である。第３図ａ，ｂは、
従来の優先度処理の順位を示した図である。 １……ＬＳＩ、７……可変優先度処理回路、１
３……ＣＰＵ、１０……外部信号。
Claims (1)
- 所定の条件を付加した形で優先度処理の順位付
けが与えられた選択回路と、前記選択回路を内蔵
した大規模集積回路（以下、ＬＳＩと呼ぶ）に於
いて、前記ＬＳＩの外部からの優先順位情報によ
つて前記選択回路の優先度処理の順位を変更でき
ることを特徴とする可変優先度処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2373990U JPH03116448U (ja) | 1990-03-12 | 1990-03-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2373990U JPH03116448U (ja) | 1990-03-12 | 1990-03-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116448U true JPH03116448U (ja) | 1991-12-03 |
Family
ID=31526722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2373990U Pending JPH03116448U (ja) | 1990-03-12 | 1990-03-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116448U (ja) |
-
1990
- 1990-03-12 JP JP2373990U patent/JPH03116448U/ja active Pending