JPH03118726A - インバータの並列制御装置 - Google Patents
インバータの並列制御装置Info
- Publication number
- JPH03118726A JPH03118726A JP1254910A JP25491089A JPH03118726A JP H03118726 A JPH03118726 A JP H03118726A JP 1254910 A JP1254910 A JP 1254910A JP 25491089 A JP25491089 A JP 25491089A JP H03118726 A JPH03118726 A JP H03118726A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- inverters
- inverter
- parallel
- steady
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的］
（産業上の利用分野）
本発明は高周波電源・等の周波数基準信号に同期し、且
つ複数台並列運転を行なうインバータの並列制御装置に
関する。
つ複数台並列運転を行なうインバータの並列制御装置に
関する。
（従来の技術）
インバータを用いる無停電電源では、システムとしての
信頼性を向上させる目的で、複数台のインバータの並列
運転システムとすることが多い。
信頼性を向上させる目的で、複数台のインバータの並列
運転システムとすることが多い。
また、このような並列運転インバータの出力と直送商用
電源とを切換スイッチで結合し、万一この並列運転イン
バータにシステムダウンが生じた場合あるいはインバー
タシステム全体を保守点検する場合に、この切換スイッ
チを無瞬断で直送商用電源に切換えて負荷へ連続給電す
るようにして電源システムとしての信頼性を更に向上さ
せる方式も広く用いられている。このようなシステムに
おいては、各インバータの出力位相が互いに一致してい
るとともに、インバータの出力位相は直送商用電源位相
にも一致していることが必要である。
電源とを切換スイッチで結合し、万一この並列運転イン
バータにシステムダウンが生じた場合あるいはインバー
タシステム全体を保守点検する場合に、この切換スイッ
チを無瞬断で直送商用電源に切換えて負荷へ連続給電す
るようにして電源システムとしての信頼性を更に向上さ
せる方式も広く用いられている。このようなシステムに
おいては、各インバータの出力位相が互いに一致してい
るとともに、インバータの出力位相は直送商用電源位相
にも一致していることが必要である。
第３図は従来のこの種の並列運転インバータの制御装置
を示すブロック図である。同図においては、２台のイン
バータを１号機と２号機として並列運転する場合を示し
、１号機には添字ａ、２号機には添字すを付して区別し
ている。ｌａ、ｌｂは直流母線であり、これらの母線１
ａ、ｌｂには図示していない交流を直流に変換する整流
器または蓄電池あるいはこれら両者を併用して得られる
直流電圧が供給されている。２ａ、２ｂは直流母線１ａ
、ｌｂを通して供給される電圧を交流に変換するインバ
ータ、３ｇ、３ｂはインバータ出力を正弦波に波形改善
する交流フィルタ、４ａ。
を示すブロック図である。同図においては、２台のイン
バータを１号機と２号機として並列運転する場合を示し
、１号機には添字ａ、２号機には添字すを付して区別し
ている。ｌａ、ｌｂは直流母線であり、これらの母線１
ａ、ｌｂには図示していない交流を直流に変換する整流
器または蓄電池あるいはこれら両者を併用して得られる
直流電圧が供給されている。２ａ、２ｂは直流母線１ａ
、ｌｂを通して供給される電圧を交流に変換するインバ
ータ、３ｇ、３ｂはインバータ出力を正弦波に波形改善
する交流フィルタ、４ａ。
４ｂは各インバータ２ａ、２ｂの並列投入あるいは解列
を行なうためのしゃ断器、５は直送商用電源、６，７は
インバータ２ａ、２ｂと直送商用電源５との切換を無瞬
断で行なうための静止形の切換スイッチ（半導体スイッ
チ）、８は負荷である。
を行なうためのしゃ断器、５は直送商用電源、６，７は
インバータ２ａ、２ｂと直送商用電源５との切換を無瞬
断で行なうための静止形の切換スイッチ（半導体スイッ
チ）、８は負荷である。
一方、制御回路は位相差検出器（ＰＨＤ）１１１ａ、１
ｌｌｂ、ｏ−パスフィルタ（Ｌ Ｐ Ｆ）１１２ａ、１
１２ｂ、電圧制御発振器（Ｖ Ｃ０）１１３ａ、１１３
ｂからなるフェーズロックループ（ＰＬＬ）［１ｌｉｌ
路１１ａ、ｌｌｂと、このＰＬＬ回路１１ａ、ｌｌｂの
出力を分周して各インバータ２ａ、２ｂのゲートパルス
を発生するリングカウンタ１２ａ、１２ｂと、各インバ
ータ２ａ。
ｌｌｂ、ｏ−パスフィルタ（Ｌ Ｐ Ｆ）１１２ａ、１
１２ｂ、電圧制御発振器（Ｖ Ｃ０）１１３ａ、１１３
ｂからなるフェーズロックループ（ＰＬＬ）［１ｌｉｌ
路１１ａ、ｌｌｂと、このＰＬＬ回路１１ａ、ｌｌｂの
出力を分周して各インバータ２ａ、２ｂのゲートパルス
を発生するリングカウンタ１２ａ、１２ｂと、各インバ
ータ２ａ。
２ｂが供給する有効電力の偏差を補正するための信号を
ＰＬＬ回路１１ａ、ｌｌｂのローパスフィルタ１１２ａ
、１１２ｂに与える有効電力偏差（ΔＰ）検出回路１３
ａ、１３ｂおよび位相補正回路１４ａ、１４ｂとで構成
される。
ＰＬＬ回路１１ａ、ｌｌｂのローパスフィルタ１１２ａ
、１１２ｂに与える有効電力偏差（ΔＰ）検出回路１３
ａ、１３ｂおよび位相補正回路１４ａ、１４ｂとで構成
される。
なお、実際にはインバータを並列運転するための制御と
しては、無効電力を補正するための電圧制御も必要であ
るが、ここではその説明を省略する。
しては、無効電力を補正するための電圧制御も必要であ
るが、ここではその説明を省略する。
ＰＬＬ回路は公知の技術であり、また上述のごとき各イ
ンバータの出力の有効電力偏差をＰＬＬ回路に帰還して
偏差を補正する構成の詳細動作については特許第１２１
５３３２号「インバータの並列運転装置」に示されてい
る。すなわち、各インバータの制御回路動作の不揃い、
主回路インピーダンスの不揃い等によって生ずる有効電
力の分担の偏差が零となるように電圧制御発振器１１３
ａ、１１３ｂの出力周波数、つまり位相を自動制御する
ものである。
ンバータの出力の有効電力偏差をＰＬＬ回路に帰還して
偏差を補正する構成の詳細動作については特許第１２１
５３３２号「インバータの並列運転装置」に示されてい
る。すなわち、各インバータの制御回路動作の不揃い、
主回路インピーダンスの不揃い等によって生ずる有効電
力の分担の偏差が零となるように電圧制御発振器１１３
ａ、１１３ｂの出力周波数、つまり位相を自動制御する
ものである。
ところで、このようなインバータの並列制御装置におい
て、通常用いられている位相差検出器（ＰＨＤ） １１
１ ａ、 １１ ｌ ｂは第４図に示すタイムチャー
トの一例からも分かるように、位相差を連続的に検出す
るものではなく１周期に１回程度の割合で検出するもの
であり、またＰＬＬ回路自体はもともとＰＨＤの出力に
応じて電圧制御発振器（ＶＣＯ）１１３ａ、１１３ｂの
出力周波数を変化させた状態を維持しながら位相を制御
する、いわゆる積分制御（ｅ−ｊｆｄｔ、ｅ；位相、ｆ
；周波数）を行なっている。
て、通常用いられている位相差検出器（ＰＨＤ） １１
１ ａ、 １１ ｌ ｂは第４図に示すタイムチャー
トの一例からも分かるように、位相差を連続的に検出す
るものではなく１周期に１回程度の割合で検出するもの
であり、またＰＬＬ回路自体はもともとＰＨＤの出力に
応じて電圧制御発振器（ＶＣＯ）１１３ａ、１１３ｂの
出力周波数を変化させた状態を維持しながら位相を制御
する、いわゆる積分制御（ｅ−ｊｆｄｔ、ｅ；位相、ｆ
；周波数）を行なっている。
従って、ＰＬＬ回路１１ａ、ｌｌｂの応答時間は通常電
圧制御系等に比べ遅く設定されている。
圧制御系等に比べ遅く設定されている。
この場合、ＰＬＬ回路１１ａ、ｌｌｂの応答は主にロー
パスフィルタ（ＬＰＦ）１１２ａ。
パスフィルタ（ＬＰＦ）１１２ａ。
１１２ｂの特性によって決定される。
（発明が解決しようとする課題）
しかし、前述したようにこのＰＬＬ回路１１ａ、ｌｌｂ
のローパスフィルタ１１２ａ。
のローパスフィルタ１１２ａ。
１１２ｂに位相補正回路１４ａ、１４ｂを通して有効電
力偏差（ΔＰ）を与えて位相補正制御を行なう場合、ロ
ーパスフィルタ１１２ｇ、１１２ｂの特性およびＰＬＬ
回路が積分制御であることにより、十分に高い位相補正
制御の応答を得ることができない。このため、並列投入
時等の位相偏差に起因してインバータ各号機間に発生す
る過渡的な横流に対しては、この横流を急速に抑制する
ための位相補正制御が十分行われず、また最悪の場合に
は横流過大でインバータがトリップ停止してしまうとい
う問題があった。
力偏差（ΔＰ）を与えて位相補正制御を行なう場合、ロ
ーパスフィルタ１１２ｇ、１１２ｂの特性およびＰＬＬ
回路が積分制御であることにより、十分に高い位相補正
制御の応答を得ることができない。このため、並列投入
時等の位相偏差に起因してインバータ各号機間に発生す
る過渡的な横流に対しては、この横流を急速に抑制する
ための位相補正制御が十分行われず、また最悪の場合に
は横流過大でインバータがトリップ停止してしまうとい
う問題があった。
本発明は並列投入時等の位相偏差に起因する過渡的な横
流に対し、十分に高い位相補正制御の応答をもって検流
を抑制することができるインバータの並列制御装置を提
供することを目的とする。
流に対し、十分に高い位相補正制御の応答をもって検流
を抑制することができるインバータの並列制御装置を提
供することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明は上記の目的を達成するため、所定の周波数基準
信号に同期し、且つ複数台並列運転するインバータの並
列運転制御装置において、前記各ンバータの出力周波数
および位相を前記周波数基準信号の周波数および位相に
定常的に同期させるように制御するフェーズロックルー
プ回路と、前記インバータの各号機間の有効電力偏差が
検出されると前記フェーズロックループ回路に位相補正
信号を与えて定常的な位相に補正する定常位相補正回路
と、前記フェーズロックループ回路より出力される前記
周波数基準信号の位相を前記インバータの各号機間の有
効電力偏差に応じて過渡的に変化させる移相器とを備え
た構成とするものである。
信号に同期し、且つ複数台並列運転するインバータの並
列運転制御装置において、前記各ンバータの出力周波数
および位相を前記周波数基準信号の周波数および位相に
定常的に同期させるように制御するフェーズロックルー
プ回路と、前記インバータの各号機間の有効電力偏差が
検出されると前記フェーズロックループ回路に位相補正
信号を与えて定常的な位相に補正する定常位相補正回路
と、前記フェーズロックループ回路より出力される前記
周波数基準信号の位相を前記インバータの各号機間の有
効電力偏差に応じて過渡的に変化させる移相器とを備え
た構成とするものである。
（作 用）
従って、このような構成のインバータの並列制御装置に
あっては、インバータ間の横流発生により有効電力偏差
ΔＰが検出されると、このΔＰに対する定常的な位相補
正はフェーズロックループ回路により行われ、過渡的な
位相補正はフェーズロックループ回路より出力される前
記周波数基準信号・の位相をΔＰに応じて変化させる移
相器により行われるので、位相補正制御の応答を高速化
することが可能となり、過渡的な横流を急速に抑制する
ことができる。
あっては、インバータ間の横流発生により有効電力偏差
ΔＰが検出されると、このΔＰに対する定常的な位相補
正はフェーズロックループ回路により行われ、過渡的な
位相補正はフェーズロックループ回路より出力される前
記周波数基準信号・の位相をΔＰに応じて変化させる移
相器により行われるので、位相補正制御の応答を高速化
することが可能となり、過渡的な横流を急速に抑制する
ことができる。
（実施例）
以下本発明の一実施例を図面を参照して説明する。
第１図は本発明によるインバータの並列制御装置の構成
例を示すブロック図で、第３図と同一部分には同一記号
を付してその説明を省略し、ここでは異なる点について
のみ述べる。本実施例では第１図に示すようにＰＬＬ回
路１１ａ、ｌｌｂより出力される周波数基準信号に対し
、有効電力偏差（ΔＰ）検出回路１３ａ、１３ｂより出
力されるΔＰ検出信号の大きさに応じて位相を変化させ
た信号をリングカウンタ１２ａ、１２ｂへ与える移相器
２１ａ、２１ｂを設けるようにしたものである。この場
合、有効電力偏差（ΔＰ）検出回路１３ａ、１３ｂより
出力されるΔＰ検出信号を過渡位相補正回路２２ａ、２
２ｂに与えて移相器２１ａ、２１ｂへ人力されるΔＰ検
出信号に対する位相変化の傾き（ゲイン）を調整するよ
うにしている。
例を示すブロック図で、第３図と同一部分には同一記号
を付してその説明を省略し、ここでは異なる点について
のみ述べる。本実施例では第１図に示すようにＰＬＬ回
路１１ａ、ｌｌｂより出力される周波数基準信号に対し
、有効電力偏差（ΔＰ）検出回路１３ａ、１３ｂより出
力されるΔＰ検出信号の大きさに応じて位相を変化させ
た信号をリングカウンタ１２ａ、１２ｂへ与える移相器
２１ａ、２１ｂを設けるようにしたものである。この場
合、有効電力偏差（ΔＰ）検出回路１３ａ、１３ｂより
出力されるΔＰ検出信号を過渡位相補正回路２２ａ、２
２ｂに与えて移相器２１ａ、２１ｂへ人力されるΔＰ検
出信号に対する位相変化の傾き（ゲイン）を調整するよ
うにしている。
なお、上記過渡位相補正回路２２ａ、２２ｂに対して位
相補正回路１４ａ、１４ｂを、ここでは定常位相補正回
路と呼ぶ。
相補正回路１４ａ、１４ｂを、ここでは定常位相補正回
路と呼ぶ。
次にこのように構成されたインバータの並列制御装置の
作用を第２図に示すタイムチャートを用いて説明する。
作用を第２図に示すタイムチャートを用いて説明する。
いま、過渡位相補正回路２２ａ、２２ｂのゲインＧと定
常位相補正回路１４ａ、１４ｂのゲインＫを調整して移
相器２１ａ、２１ｂによる過渡的な位相補正動作がＰＬ
Ｌ回路１１ａ、ｌｌｂの閉ループ制御としての安定性に
影響を与えないようにしであるものとする。
常位相補正回路１４ａ、１４ｂのゲインＫを調整して移
相器２１ａ、２１ｂによる過渡的な位相補正動作がＰＬ
Ｌ回路１１ａ、ｌｌｂの閉ループ制御としての安定性に
影響を与えないようにしであるものとする。
まず、インバータ２ａ、２ｂの有効電力分担が等しく、
有効電力偏差ΔＰが零の場合には第２図に示すように移
相器２１ａ、２１ｂの出力パルスは電圧制御発振器（Ｖ
ＣＯ）１１３ａ、１１３ｂの出力パルスに対し、Δｅ０
だけ遅れるように動作している。
有効電力偏差ΔＰが零の場合には第２図に示すように移
相器２１ａ、２１ｂの出力パルスは電圧制御発振器（Ｖ
ＣＯ）１１３ａ、１１３ｂの出力パルスに対し、Δｅ０
だけ遅れるように動作している。
このような状態にあるとき、例えば並列投入時等のよう
に過渡的にインバータ間に横流が発生し、１号機の有効
電力偏差検出回路１３ａで検出される有効電力偏差ΔＰ
が負のレベルとなると、ＶＣ０１１３Ｈの出力パルスに
対する移相器２１ａの出力パルスの位相遅れはΔθ１（
Δｅ１くΔｅｏ）となり、ΔＰが零の場合に比べ進み方
向に急速に変化し、リングカウンタ１２ａに与えられる
パルスの位相は横流を抑制する方向に補正される。逆に
２号機の有効電力偏差ΔＰは正のレベルとなり、ＶＣＯ
１１３ｂの出力パルスに対する移相器２１ｂの出カバ、
ルスの位相遅れはΔＰが零の場合に比べ遅れ方向に変化
する。
に過渡的にインバータ間に横流が発生し、１号機の有効
電力偏差検出回路１３ａで検出される有効電力偏差ΔＰ
が負のレベルとなると、ＶＣ０１１３Ｈの出力パルスに
対する移相器２１ａの出力パルスの位相遅れはΔθ１（
Δｅ１くΔｅｏ）となり、ΔＰが零の場合に比べ進み方
向に急速に変化し、リングカウンタ１２ａに与えられる
パルスの位相は横流を抑制する方向に補正される。逆に
２号機の有効電力偏差ΔＰは正のレベルとなり、ＶＣＯ
１１３ｂの出力パルスに対する移相器２１ｂの出カバ、
ルスの位相遅れはΔＰが零の場合に比べ遅れ方向に変化
する。
また、有効電力偏差ΔＰが正のレベルとなった場合には
ＶＣＯ１１３ａの出力パルスに対する移相器２１ａの出
力パルスの位相遅れはΔｅ２（Δｅ２〉Δθ０）となり
、ΔＰが零の場合に比べ、遅れ方向に急速に変化し、リ
ングカウンタ１２ａに与えられるパルスの位相は横流を
抑制する方向に補正される。逆に２号機の有効電力偏差
ΔＰは負のレベルとなり、ＶＣＯ１１３ｂの出力パルス
に対する移相器２１ｂの出力パルスの位相遅れはΔＰが
零の場合に比べ進み方向に変化する。
ＶＣＯ１１３ａの出力パルスに対する移相器２１ａの出
力パルスの位相遅れはΔｅ２（Δｅ２〉Δθ０）となり
、ΔＰが零の場合に比べ、遅れ方向に急速に変化し、リ
ングカウンタ１２ａに与えられるパルスの位相は横流を
抑制する方向に補正される。逆に２号機の有効電力偏差
ΔＰは負のレベルとなり、ＶＣＯ１１３ｂの出力パルス
に対する移相器２１ｂの出力パルスの位相遅れはΔＰが
零の場合に比べ進み方向に変化する。
なお、有効電力偏差ΔＰに対する定常的な位相補正はＰ
ＬＬ回路１１ａ、ｌｌｂで行なわれ、また定常的な安定
性はＰＬＬ回路の特性およびゲインにで決定される。
ＬＬ回路１１ａ、ｌｌｂで行なわれ、また定常的な安定
性はＰＬＬ回路の特性およびゲインにで決定される。
このように本実施例ではＰＬＬ回路１１ａ。
１１ｂの出力側に設けられた移相器２１ａ。
２１ｂにより有効電力偏差ΔＰに応じてＰＬＬ回路１１
ａ、ｌｌｂの出力パルス位相に対する位相遅れを急速に
変化させて過渡的な位相補正を行なうようにしたので、
並列投入時等に発生する過渡的なインバータ間の横流を
速やかに抑制することができる。また、過大横流でイン
バータがトリップ停止することもないので、精密な位相
調整を行なう必要もない。
ａ、ｌｌｂの出力パルス位相に対する位相遅れを急速に
変化させて過渡的な位相補正を行なうようにしたので、
並列投入時等に発生する過渡的なインバータ間の横流を
速やかに抑制することができる。また、過大横流でイン
バータがトリップ停止することもないので、精密な位相
調整を行なう必要もない。
なお、上記実施例では移相器２１ａ、２１ｂの特性をΔ
Ｐに応じて遅れ時間を変化させるようにしたが、ΔＰが
零で遅れ零とし、ΔＰの極性に応じて進み、遅れ方向に
変化させるようにした移相器を用いても前述と同様な効
果を得ることができる。
Ｐに応じて遅れ時間を変化させるようにしたが、ΔＰが
零で遅れ零とし、ΔＰの極性に応じて進み、遅れ方向に
変化させるようにした移相器を用いても前述と同様な効
果を得ることができる。
また、第１図では２台のインバータを並列運転する場合
について述べたが、並列運転台数としては３台以上の場
合でも前述同様に実施することができるものである。
について述べたが、並列運転台数としては３台以上の場
合でも前述同様に実施することができるものである。
［発明の効果］
以上述べたように本発明によれば、商用電源等の周波数
基準信号に同期し、且つ複数台並列運転を行なうインバ
ータの並列制御装置において、並列投入時等の位相偏差
に起因する過渡的な横流に対し十分に高い位相補正制御
応答を有し、定常的にも安定に位相制御を行なうことが
できるインバータの並列制御装置を提供できる。
基準信号に同期し、且つ複数台並列運転を行なうインバ
ータの並列制御装置において、並列投入時等の位相偏差
に起因する過渡的な横流に対し十分に高い位相補正制御
応答を有し、定常的にも安定に位相制御を行なうことが
できるインバータの並列制御装置を提供できる。
第１図は本発明によるインバータの並列制御装置の一実
施例を示すブロック回路図、第２図は同実施例の作用を
説明するためのタイムチャートを示す図、第３図は従来
のインバータの並列制御装置の一例を示すブロック回路
図である。 ｌａ、ｌｂ・・・直流母線、２ａ、２ｂ・・・インバー
タ、３ａ、３ｂ交流フイルタ、４ａ、４ｂ・・・しゃ断
器、５・・・直送商用電源、６．７・・・切換スイッチ
、１１ ａ、１１ ｂ−ＰＬＬ回路、１１１ ａ ＊１
１１ ｂ ・・・位相差検出回路、１１２ａ、１１２ｂ
・・・ローパスフィルタ、１１３ａ、１１３ｂ・・・電
圧制御発振器、１２ ａ、 １２ ｂ・・・リングカ
ウンタ、１３ｇ、１３ｂ・・・有効電力偏差検出回路、
１４ａ。 １４ｂ・・・定常位相補正回路、２１ａ、２１ｂ・・・
移相器、２２ａ、２２ｂ・・・過渡位相補正回路。
施例を示すブロック回路図、第２図は同実施例の作用を
説明するためのタイムチャートを示す図、第３図は従来
のインバータの並列制御装置の一例を示すブロック回路
図である。 ｌａ、ｌｂ・・・直流母線、２ａ、２ｂ・・・インバー
タ、３ａ、３ｂ交流フイルタ、４ａ、４ｂ・・・しゃ断
器、５・・・直送商用電源、６．７・・・切換スイッチ
、１１ ａ、１１ ｂ−ＰＬＬ回路、１１１ ａ ＊１
１１ ｂ ・・・位相差検出回路、１１２ａ、１１２ｂ
・・・ローパスフィルタ、１１３ａ、１１３ｂ・・・電
圧制御発振器、１２ ａ、 １２ ｂ・・・リングカ
ウンタ、１３ｇ、１３ｂ・・・有効電力偏差検出回路、
１４ａ。 １４ｂ・・・定常位相補正回路、２１ａ、２１ｂ・・・
移相器、２２ａ、２２ｂ・・・過渡位相補正回路。
Claims (1)
- 所定の周波数基準信号に同期し、且つ複数台並列運転す
るインバータの並列制御装置において、前記各ンバータ
の出力周波数および位相を前記周波数基準信号の周波数
および位相に定常的に同期させるように制御するフェー
ズロックループ回路と、前記インバータの各号機間の有
効電力偏差が検出されると前記フェーズロックループ回
路に位相補正信号を与えて定常的な位相に補正する定常
位相補正回路と、前記フェーズロックループ回路より出
力される前記周波数基準信号の位相を前記インバータの
各号機間の有効電力偏差に応じて過渡的に変化させる移
相器とを具備したことを特徴とするインバータの並列制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254910A JP2703367B2 (ja) | 1989-09-29 | 1989-09-29 | インバータの並列制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254910A JP2703367B2 (ja) | 1989-09-29 | 1989-09-29 | インバータの並列制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03118726A true JPH03118726A (ja) | 1991-05-21 |
| JP2703367B2 JP2703367B2 (ja) | 1998-01-26 |
Family
ID=17271548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254910A Expired - Lifetime JP2703367B2 (ja) | 1989-09-29 | 1989-09-29 | インバータの並列制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703367B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000074223A1 (en) * | 1999-05-28 | 2000-12-07 | Peco Ii, Inc. | Methods and apparatus for load sharing between parallel inverters in an ac power supply |
| JP2009254122A (ja) * | 2008-04-07 | 2009-10-29 | Fuji Electric Systems Co Ltd | 電力変換装置の制御回路 |
| JP2010110209A (ja) * | 2001-08-21 | 2010-05-13 | Inst Fuer Solare Energieversorgungstechnik Iset Verein An Der Univ Gesamthochschule Kassel Ev | 単相または三相電圧源を等定格で並列動作させるデバイス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140543A (ja) * | 1974-10-03 | 1976-04-05 | Fuji Electric Co Ltd | |
| JPS52103634A (en) * | 1976-02-27 | 1977-08-31 | Toshiba Corp | Parallel running device for invertor |
-
1989
- 1989-09-29 JP JP1254910A patent/JP2703367B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140543A (ja) * | 1974-10-03 | 1976-04-05 | Fuji Electric Co Ltd | |
| JPS52103634A (en) * | 1976-02-27 | 1977-08-31 | Toshiba Corp | Parallel running device for invertor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000074223A1 (en) * | 1999-05-28 | 2000-12-07 | Peco Ii, Inc. | Methods and apparatus for load sharing between parallel inverters in an ac power supply |
| JP2010110209A (ja) * | 2001-08-21 | 2010-05-13 | Inst Fuer Solare Energieversorgungstechnik Iset Verein An Der Univ Gesamthochschule Kassel Ev | 単相または三相電圧源を等定格で並列動作させるデバイス |
| JP2009254122A (ja) * | 2008-04-07 | 2009-10-29 | Fuji Electric Systems Co Ltd | 電力変換装置の制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2703367B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
| KR900005425B1 (ko) | 인버터 제어장치 | |
| JPH08126228A (ja) | 電源装置 | |
| JPS6277833A (ja) | 自励式変換装置の制御方法 | |
| JP6041250B2 (ja) | 系統連系装置 | |
| JP3186430B2 (ja) | 分散電源用系統連系装置 | |
| JP2703367B2 (ja) | インバータの並列制御装置 | |
| JP2703976B2 (ja) | インバータの並列運転制御装置 | |
| JPH08154348A (ja) | 電力変換装置の同期制御方式 | |
| JP2008172971A (ja) | 三相電圧型交直変換装置 | |
| JP3776275B2 (ja) | 無停電電源装置 | |
| EP3982530A1 (en) | Power conversion device | |
| JPH08223808A (ja) | インバータの並列運転装置 | |
| JP3036402B2 (ja) | Ｐｌｌ制御装置 | |
| Jiao et al. | A novel phase-locked loop based four-leg converter control for unbalanced load compensation under distorted and unbalanced grid condition | |
| JP6631311B2 (ja) | 発電システム | |
| JP2004266893A (ja) | 無停電電源装置 | |
| JP7024697B2 (ja) | 位相同期回路 | |
| JPH02228260A (ja) | インバータの位相同期制御装置 | |
| JP2957613B2 (ja) | インバータ装置 | |
| JPH0652975B2 (ja) | 無停電電源装置 | |
| JPH01255475A (ja) | 定電圧定周波電源装置の並列運転制御装置 | |
| JPH06189556A (ja) | インバータの並列制御装置 | |
| JP3266285B2 (ja) | インバータと回転式発電機電源の並列運転方式 | |
| JP2000020151A (ja) | Ｐｗｍ制御無効電力発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |