JPH03118768A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は高力率化を図った電源回路に関するものである
。

［従来の技術］ たとえばインバータの直流入力電源回路として、第２図
示のように、インバータトランスＴの入力巻線のセンタ
ータップを直流電源に接続するとともに入力巻線にコン
デンサＣ４、Ｃ５、スイッチングトランジスタＱ１、Ｃ
２、チョークコイル４を接続し、駆動回路１でトランジ
スタＱ１、Ｃ２を駆動して出力巻線側の放電灯２を点灯
するようにしたインバータにおいて、直流電源の整流回
路０１とコンデンサＣ１の出力端子間に、２個の直列の
コンデンサＣ２、Ｃ３と、この両コンデンサＣ２，０３
間のダイオードＤ２と、両コンデンサＣ２、Ｃ３にそれ
ぞれ並列の抵抗Ｒ１、Ｒ２と、この各抵抗に直列のダイ
オード０３、Ｄ４およびＤ５によるショットニー回路３
を接続した回路が知られている。

また、実開昭６０−１１２０９９号公報に示されている
放電灯点灯装置のように、整流回路の後段に設けられた
ショットニー回路を構成している２個の直列の平滑コン
デンサに対しサイリスタと抵抗の並列回路を直列に接続
し、電源投入時にこの抵抗により突入電流を低減するよ
うにし、サイリスタを制御するタイマー回路の動作用電
源はその電源用巻線をインバータトランスに別個に設け
た回路が知られている。

［発明が解決しようとする課題］ 前記の第２図示のようにショットニー回路３を設けただ
けの回路では電源投入時の突入電流が大きいために、電
源プレーカーが誤動作するという問題点がある。

また前記公報のような回路では、突入電流に対しては有
効であるが損失が大であり、サイリスタ制御回路用の電
源用巻線をインバータトランスに別個に設けなければな
らないので、ただでさえタップの多いトランスがさらに
複雑化し、かつ、小型化できずコスト高になる欠点があ
る。

本発明は、電源投入時の突入電流を低減するとともに、
正常負荷動作時の損失を小さくし、装置を簡単化、かつ
小型化できるようにした電源回路を提供することを目的
とするものである。

［課題を解決するための手段］ 前記の目的を達成するため本発明の電源回路は、交流電
圧を整流する整流装置と、この整流装置の出力端子間に
設けられたショットニー回路と、このショットニー回路
と直列に電源投入後一定時間挿入されるインピーダンス
素子と、このインピーダンス素子を一定時間後に短絡す
るスイッチ素子とを備え、このスイッチ素子の動作用電
源を前記ショットニー回路の出力側に設けられたインダ
クタの発生電圧からとるようにしたものである。

［作用］ 前記のショットニー回路と直列のインピーダンス素子は
、電源投入後の一定時間直列に挿入されることにより電
源投入時の突入電流が低減される。

またこのインピーダンス素子はスイッチ素子により一定
時間経過した後に短絡されるので、この一定時間経過し
た後の正常負荷動作時においてはインピーダンス素子に
よる損失が低減されることになる。。

前記のスイッチ素子の動作用電源は入力チョークの発生
電圧からとるようにしたので、電源巻線をインバータト
ランスに別個に設ける必要がなく装置が小型化される。

［実施例］ 以下本発明の実施例を第１図により説明する。

第２図と同一符号は同一部を示しており、０１、Ｃ１は
直流電源の整流回路とコンデンサ、３はショットニー回
路であり２個の直列のコンデンサＣ２、Ｃ３、この両コ
ンデンサＣ２，０３間のダイオード０２、両コンデンサ
Ｃ２、Ｃ３にそれぞれ並列の抵抗Ｒ１、Ｒ２、この各抵
抗Ｒ１、Ｒ２に直列のダイオード０３．０４およびダイ
オード０５を備える。

Ｔは入力巻線のセンタータップが直流電源に接続された
インバータトランス、Ｃ４、Ｃ５は入力巻線に並列のコ
ンデンサ、Ｑｌ、Ｑｌはスイッチングトランジスタ、１
はその駆動回路で自動形または他励形のいずれでもよく
、これらはいわやるプッシュプル形のインバータを構成
している。２はこのインバータの出力により点灯される
放電灯、４は前記プッシュプル形のインバータにとって
周知の入力定電流用のインダクタたとえばチョークコイ
ルである。

５はショットニー回路３のコンデンサｃ２、Ｃ３ニ直列
に接続されたインピーダンス素子、６はこのインピーダ
ンス素子５に並列に接続されたスイッチ素子、７はこの
スイッチ素子６を駆動するタイマー回路である。このス
イッチ素子６はタイマー回路７によって電源を投入して
から一定時間経過した後に駆動されて閉路することによ
りインピーダンス素子５を短絡する。

前記のスイッチ素子６およびタイマー回路７の動作用電
源にはショットニー回路の出力側に設けられたインダク
タすなわち入力チョークコイル４の発生電圧を用いる。

これには入力チョークコイル４の一部もしくは全部を利
用する。

前記のように構成された本発明のインバータ回路は、ス
イッチングトランジスタＱ１．０２の交互のオン、オフ
によるインバータトランスＴの出力により放電灯２が点
灯され、まず電源が投入されるとショットニー回路３の
コンデンサＣ２、Ｃ３に突入電流が流れるが、この時は
スイッチ素子６が開いており、コンデンサＣ２、Ｃ３に
はインピーダンス素子５が直列に挿入されているので、
コンデンサＣ２、Ｃ３には充電電流が徐々に流れること
になり突入電流が低減される。

電源投入後一定時間が経過するとタイマー回路７がスイ
ッチ素子６を駆動して閉路し、このスイッチ素子６の閉
路によって前記のコンデンサＣ２、Ｃ３に直列に挿入さ
れていたインピーダンス素子５が短絡される。これによ
り電源が投入されてから一定時間経過した後の正常負荷
動作時においてはインピーダンス素子６による損失が低
減されることになる。

なお、本発明はインバータ回路を設けるものの他、たと
えばチョ゛ヅバ回路を設けるものであってもよい、この
場合、インダクタとして、平滑用のインダクタを利用で
きる。

［発明の効果］ 前述のように本発明は、ショットニー回路と直列に電源
投入後一定時間挿入されるインピーダンス素子を設けた
ので、電源投入時の突入電流を低減することができ、ま
た電源投入後一定時間経過後の正常負荷動作時になると
インピーダンス素子がスイッチ素子により短絡されるの
で損失を低減することが可能となる。

また、スイッチ素子の動作用電源をショットニー回路の
出力側に設けられたインダクタの発生電圧からとるよう
にしたので装置を小型化することができるものである。

【図面の簡単な説明】

第１図は本発明の１実施例の回路図、第２図は従来例の
回路図である。 ４：入力チョーク ３ニジヨツトニ一回路 ５：インピーダンス素子 ６：スイッチ素子 ０１：整流装置

Claims (1)

【特許請求の範囲】
1. 交流電圧を整流する整流装置と、前記整流装置の出力端
   子間に設けられたショットニー回路と、前記ショットニ
   ー回路と直列に電源投入後一定時間挿入されるインピー
   ダンス素子と、前記インピーダンス素子を一定時間後に
   短絡するスイッチ素子とを備え、前記ショットニー回路
   の出力側に設けられたインダクタの発生電圧を前記スイ
   ッチ素子の動作用電源としたことを特徴とする電源回路
   。