JPH03120961A - ディジタル映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ（以下、ＶＴＲとする
。）の信号処理をディジタルで行う映像信号処理装置に
関するものである。

従来の技術 近年、ＶＴＲの映像信号処理にもディジタル信号処理技
術が広く取り入れられ、特に、マルチ画面や親子画面な
どの実現のためにアナログ映像信号処理の途中にＡ／Ｄ
変換器とＤ／Ａ変換器を設け、ゲートアレイ等でディジ
タル信号処理回路を接続する構成が主流となっている。

第５図は、従来のアナログ映像信号処理装置の構成を示
すブロック図である。以下、図面を参照しながら動作説
明を行う。

第５図において、５０．５６はアナログ信号を入力とす
る映像信号処理回路、５５はディジタル信号を入力とす
る映像信号処理回路であり、簡単のため映像信号処理回
路５０は色信号を復調する回路、映像信号処理回路５６
は色信号を変調する回路、映像信号処理回路５５はマル
チ画面等の特殊効果を実現する回路であるとして説明す
る。

入力５ａに与えられたアナログ映像信号のうち輝度信号
は同期信号分離回路５２にも与えられ、そこで水平同期
信号パルス（以下、Ｈ８とする。）を発生させる。タイ
ミング制御回路５１はＨ８の立ち上がりを基準としてパ
ーストゲート等の制御パルスを発生させ、映像信号処理
回路５０に渡す。

一方、色信号は映像信号処理回路５０に入力され、そこ
でタイミング制御回路５１からの各制御パルスをもとに
二つの色差信号に復調される。

復調された二つの色差信号はＡ／Ｄ変換器５３によりデ
ィジタルデータに変換され、映像信号処理回路５５で基
準信号としてＨ８を用いて色信号を処理し、Ｄ／Ａ変換
器５４でアナログに変換された後映像信号処理回路５６
に送られる。

映像信号処理回路５６は、例えばテープに記録する場合
は色差信号を直角二相変調して低域変換色信号とするわ
けであるが、その際ローテーションタイミングをタイミ
ング制御回路５７で発生させ、映像信号処理回路５６に
送る必要がある。

このとき、基準となるＨＳは映像信号処理回路５５で色
信号が遅れる、その遅延量を補正した信号として新たに
この回路から与えられる。

発明が解決しようとする課題 しかしながら、上記した従来の構成ではＤ／Ａ変換後の
映像信号に対するＨ８を所定の位置に出力する必要があ
るため、映像信号とＨ８の時間的な位置の異なった入力
に対しては、その時間差を補正する遅延回路をタイミン
グ制御回路５７の前につける必要があり、しかも上述の
構成をすべてディジタル信号処理に置き換えるとアナロ
グ回路に比べてさらに規模の大きな遅延回路が必要にな
るという問題点を有していた。

本発明は上記従来の問題点を解決するもので、信号処理
を全てディジタルで行うためタイミング制御の基準とな
る信号はＨＳの立ち上がりエツジでよいことに着目し、
各処理ブロックをシリアルバスで制御するマイコンを利
用することにより、映像信号と時間的な位置の異なった
Ｈ８が入力されても正確な制御パルスを発生させること
が可能な映像信号処理装置を提供することを目的とする
。

課題を解決するための手段 この目的を達成するために本発明の映像信号処理装置は
、ディジタル映像信号を処理する第１の映像信号処理回
路と、前記ディジタル映像信号から同期信号を分離する
同期信号分離回路と、前記同期信号分離回路の出力であ
る水平同期信号パルスで前記第１の映像信号処理回路を
制御するためのタイミングパルスを発生するタイミング
制御回路とより成る第１信号処理ブロックと、前記第１
の映像信号処理回路の出力を前記同期信号分離回路の出
力である水平同期信号パルスをもとに処理する第２の映
像信号処理回路と、前記第２の映像信号処理回路の出力
を処理する第３の映像信号処理回路と、前記水平同期信
号パルスを入力とし、所定の回数カウントを行うカウン
タ回路と、前記カウンタ回路の出力をデコードし、前記
第３の映像信号処理回路を制御するためのパルスを発生
するデコーダ回路とより成る第２信号処理ブロックと、
前記第１．第３の映像信号処理回路と前記デコーダ回路
および前記カウンタ回路との間をシリアルバスで結ぶマ
イコンとにより構成されている。

作用 本発明は上記した構成により、第１．第２の映像信号処
理回路で処理されたディジタル映像信号と同期信号分離
回路で分離されたＨ８との間の時間差を表す値をマイコ
ンからシリアルバスでデコーダ回路およびカウンタ回路
に転送することにより、入力信号の遅延時間がいくらで
あってもデコーダ回路は常に正しい制御パルスを第３の
映像信号処理回路に送ることができる。

実施例 以下、本発明の実施例のディジタル映像信号処理装置に
ついて、主に色信号の処理を具体的な例にあげ図面を参
照しながら説明する。

第１図は、本発明のディジタル映像信号処理装置の構成
を示したブロック図である。

第４図に示した輝度信号４１１色信号４２なるタイミン
グのディジタル映像信号が入力１ａに入力されると、映
像信号処理回路１０は色信号を同期検波して二つの色差
信号に復調する。その際、バースト信号をもとにしてＡ
ＰＣ（自動位相制御）やＡＣＣ（自動利得制御）等の処
理を行うために様々なタイミングのパーストゲートパル
スが必要となる。これらの制御信号を作るため同期信号
分離回路１４は輝度信号４１からＨ８４３なる水平同期
信号パルスを発生させ、このパルスを基準にしてタイミ
ング制御回路１３は上述したパーストゲートパルスを発
生させる。

第１信号処理ブロック１で処理されたディジタル映像信
号は、映像信号処理回路１１で特殊効果を実現する処理
を施され、第４図の輝度信号４４および色信号４５のよ
うに、それぞれの遅延時間が異なった映像信号が第２信
号処理ブロック２の映像信号処理回路１２に入力される
。

一方、水平同期信号パルスはＨ８４３に示すタイミング
で入力されるため輝度信号４４から得られる本来の基準
パルスであるＨ８４６に対しＮＤなる時間だけ早いこと
になり、カウンタ回路１６はその時間Ｎ１１を補正する
ように動作する。

カウンタ回路１６は第２図に示すように、バスデコーダ
２０．Ｄフリップフロップ２４とＡＮＤゲート２５から
なる微分回路２１．Ｎ−１検出回路２２およびＮ進カウ
ンタ２３から構成される。

バスデコーダ２０はマイコン１７よりシリアルバスを通
じて送られてくるアドレスとデータのシリアル値をデコ
ードし、パラレルデータとして出力する回路である。ア
ドレス情報はＬＳＩ回路内に複数個存在するバスデコー
ダを識別するもので、各ハスデコーダに割り振られたア
ドレスとシリアルバスを通じて送られてきたアドレスが
一致したとき、アドレス情報のあとに送られてくるデー
タ情報をバスデコーダは受は取ることができる。

時間ＮＤを補正する場合、入力２ａにはＮ　−Ｎ　ｎな
るシリアルデータが送られ、バスデコーダ２０でパラレ
ル変換されたのち微分回路２１で検出されたＨ８の立ち
上がりエツジのタイミングでこの値がＮ進カウンタ２３
に初期値として設定され、カウントが始まる。そして、
Ｎ−１までカウントアツプするとＮ−１検出回路２２が
動作し、Ｎ進カウンタ２３の出力がリセットされ、ゼロ
からカウントを始めることになる。

すなわち、Ｎ進カウンタ２３の出力がリセットされたと
きが輝度信号４４とＨ８４Ｂの関係となるため、輝度信
号に関してはＨ８とのタイミングにかかわらず、常に正
しいカウント値がデコーダ回路１５に送られることにな
る。

デコーダ回路１５は第３図に示すように輝度信号用デコ
ーダ部３と色信号用デコーダ部４とに分かれており、入
力端子３ａから入力されたカウンタ出力データが各デコ
ーダ部に与えられる。

輝度信号用デコーダ部３では、前述したように輝度信号
とＨ８のタイミングが必ず一致しているので、固定のデ
コード値Ｙｌｌ　　Ｙ２１　　Ｙ３１・・・を検出する
Ｙ１検出回路３５．Ｙ２検出回路３８．Ｙ＊検出回路３
７．・・・はゲート回路のみで実現でき、これでｌクロ
ック幅をもった所定のパルスを得ることができる。また
、数クロック幅のパルスを必要とするときにはＹ２検出
回路３６の出力でセットし、Ｙ３検出回路３７の出力で
リセットするセット・リッセットフリップフロップ（以
下、ＲＳフリップフロップとする。）３４を用いればよ
い。

色信号用デコーダ部４では第４図に示すように輝度信号
に対して色信号が時間Ｎｃだけ遅れており、しかもＮｃ
Ｏ値が映像信号処理回路１１により変化するため固定の
デコード値を設定することができない。そこで、本来の
デコード値に時間Ｎｅ分の値を加えたものを補正データ
とし、これをシリアルバスにのせて転送し、バスデコー
ダ３０，３１゜３２でパラレルデータに変換されたのち
一致検出回路３３でカウンタ出力データとの一致が取ら
れる。この回路は、例えば減算器で実現でき、演算結果
がゼロのとき一致したとして１クロック幅のパルスを出
力する。

そして、出力３ｂ＋　　３ｃ＋　　３ｄ＋　　３ｅｌ”
’より出力されたパルスＴ　Ｙｌ＋　　Ｔ　Ｙ２．　　
Ｔ　Ｃ１，Ｔ　Ｃ２、・・・は映像信号処理回路１２に
送られる。

この回路では、例えば記録時にはＶＨ８規格に定められ
ている９０°ローテーシヨンの制御パルスとして、また
再生時にはバースト信号の６ｄＢダウンを行うためのゲ
ートパルスとして上述のＴＣｌ。

Ｔｅ３等の信号が用いられる。

なお、輝度信号と色信号のタイミングが必ず一致してい
る場合は色信号用デコーダ部４は輝度信号用デコーダ部
３と同一の構成になるため、一致検出部分を簡素化でき
る。

発明の効果 以上のように本発明は、映像信号と同期信号とのタイミ
ングが一致していなくてもマイコンを用いてその時間差
を補正し、常に正確な位置に制御パルスを発生させるこ
とができるため、前に存在する信号処理回路を意識せず
に回路設計を行えるので非常に柔軟なＬＳＩ開発が行え
るなど、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の実施例における装置の構成を示すブロ
ック図、第２図はカウンタ回路の具体的な構成を示す回
路ブロック図、第３図はデコーダ回路の具体的な構成を
示す回路ブロック図、第４図は輝度信号１色信号そして
同期信号のタイミング関係を示した波形図、第５図は従
来の装置の構成を示すブロック図である。 １０・・・映像信号処理回路、　　１３・・・タイミン
グ制御回路、　　１４・・・同期信号分離回路、　　１
５・・・デコーダ回路、　　１６・・・カウンタ回路、
　　１７・・・マイコン、　　２０・・・バスデコーダ
、　　２１・・・微分回路、　　２２・・・Ｎ−１検出
回路、　　２３・・・Ｎ進カウンタ、　　３３・・・一
致検出回路。

Claims (1)

1. 【特許請求の範囲】 （１）ディジタル映像信号を処理する第１の映像信号処
   理回路と、前記ディジタル映像信号から同期信号を分離
   する同期信号分離回路と、前記同期信号分離回路の出力
   である水平同期信号パルスで前記第１の映像信号処理回
   路を制御するためのタイミングパルスを発生するタイミ
   ング制御回路とより成る第１信号処理ブロックと、 前記第１の映像信号処理回路の出力を前記同期信号分離
   回路の出力である水平同期信号パルスをもとに処理する
   第２の映像信号処理回路と、前記第２の映像信号処理回
   路の出力を処理する第３の映像信号処理回路と、前記水
   平同期信号パルスを入力とし、所定の回数カウントを行
   うカウンタ回路と、前記カウンタ回路の出力をデコード
   し、前記第３の映像信号処理回路を制御するためのパル
   スを発生するデコーダ回路とより成る第２信号処理ブロ
   ックと、 前記第１、第３の映像信号処理回路と前記デコーダ回路
   および前記カウンタ回路との間をシリアルバスで結ぶマ
   イコンと、を備えたことを特徴とするディジタル映像信
   号処理装置。 （２）第１、第２、第３の映像信号処理回路は、ディジ
   タル化された輝度信号及び色信号に対し、変復調等の処
   理を行う回路である請求項１記載のディジタル映像信号
   処理装置。（３）同期信号分離回路は、入力輝度信号よ
   り同期信号を分離し、水平同期信号パルスを発生する回
   路である請求項１記載のディジタル映像信号処理装置。 （４）カウンタ回路は、水平同期信号パルスの立ち上が
   り時に、シリアルバスより与えられるカウンタのスター
   ト値からカウントを開始する回路である請求項１記載の
   ディジタル映像信号処理装置。 （５）マイコンは、各制御ブロックに割り振ったアドレ
   スとデータをシリアルバス上に載せて非同期で送出する
   回路である請求項１記載のディジタル映像信号処理装置
   。