JPH03121635A - スペクトラム拡散信号検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はスプレッドスペクトラム（スペクトラれる疑似
ノイズ（ＰＮ）スプレッドスペクトラム変調信号のゼロ
交差を検出するための方法と装置に関する。

（背景技術） １９８５年１０月２０日に−ａｌｔｅｒ　Ｊ、　Ｇｕｉ
ｎｏｎ　　及びＲｉｃ−ｈａｒｄ　Ｈルａｓｄ＋　Ｊｒ
、に発行され、Ｃｈａｒｌｅｓ　５ｔａｒｋＤｒａｐｅ
ｒ　Ｌａｂｏｒａｔｏｒｙ　、　Ｉｎｃ、に譲渡された
米国特許筒４．５５０．４１４号で説明されるスプレッ
ドスペクトラムシステムは、送信された信号が送られる
べき情報を伝送するのに必要とされる最小帯域幅よりも
さらに広い広帯域周波数に広がるものである。

スプレッドスペクトラム信号を発生する変調型式には一
般的に次の三つがある。即ち、（Ｉ）デジタルコードシ
ーケンスによるキャリアーの変調、このようなシステム
は直接シーケンス変調システムと呼ばれる、（２）コー
ドシーケンスにより指示されたパターンで離散的インク
レメントでキャリア周波数をシフトする、これらは送信
機が周波数から周波数へと飛び越えるので周波数ホッパ
ーと呼ばれる、（３）キャリアが所定のパルス間隔で広
帯域にわたってスィーブされるパルス化ＦＭまたは“チ
ャープ”変調である。

疑似ノイズ（ＰＮ）という言葉は有効情報またはメツセ
ージ期間と比較して長い循環周期またはサイクルを有す
る所定のランダムパルスシーケンスを意味する。この疑
似ランダムパルスシーケンスは、２進位相変１１（ＢＰ
ＳＫ）形態においては、疑似ランダム数コード発生装置
の出力に従ってど １８０度位相シフトされるキャリヤ将含む直接シーケン
スシステムで通常使用される。このように入来信号は一
つの一定値から他の一定値へと位相遷移するシーケンス
から成る。

通信及びレーダにおいてはさらに、被変調キャリア信号
は完全にその振幅によるよりもむしろその信号ゼロクロ
ス時に依有する。レーダ及び通信信号は一つの周波数で
送信される代わりに、周波数スペクトル上に広がり、混
信（干渉）や妨害をより良（阻止する。疑似ノイズ（Ｐ
Ｎ）スプレッドスペクトラム変調は安全性、耐混信防止
、多重アクセス能力、または大地に逆放射されるパワー
フラックス密度の安全レベルを確保するために通信シス
テムに採用されている。混信や妨害信号の強度が大きい
ときには、適応技術がそのような混信や妨害信号を抑制
するために使用される。

従来技術において、ベースバンドサンプリングが、Ｆ、
１ｓｏｒａｓａの論文“Ａｄａｐｔｉｖｅ　Ａ／Ｄ　Ｃ
ｏｎｖｅｒｔｅｒｔｏ　５ｕｐｐｒｅｓｓ　ＣＷ　　Ｉ
ｎｔｅｒｆｅｒｅｎｃｅ　　ｉｎ　Ｓｐｒｅａｄ−３ｐ
ｅｃｔｒｕｍＣｏｍｍｕｎｉｃａｔｉｏｎｓ、　　’　
　ｒＥＥＥＥ　　ｔｒａｎｓａｃｔｉｏｎｓ　　ｏｎ　
　Ｃｏｓ＋−ｍｕｎｉｃａｔｉｏｎｓ　、　Ｖｏｌ、　
Ｃｏ５ｔ−３１、１１１７〜１１２３ページ、１９８３
年１０月に記載されるスレッショルドコントロール論理
回路に加えて、その一つが１データチヤネル、そしても
う一つがＱデータチャネルのための二重Ａ／Ｄを使用し
て行なわれる。この方法はＩ及びＱベースバンド混合と
アナログ−デジタル変換装置のための特別のハードウェ
アが必要となる。その二重混合と変換装置は各チャネル
における利得と位相差のためにバイアス問題を有し、ベ
ースバンド適応技術はそのようなベースバンドシステム
を制御することが困難となり、その結果混信（妨害）が
生じやすくなる。

（発明の概要） 本発明によるスプレッドスペクトラム信号検波（検出）
装置とその方法は、混信や妨害の存在する疑似ノイズ（
ＰＮ）スプレッドスペクトラム変調信号などの情報信号
を検出するために提供される。スプレッドスペクトラム
検波器は、スプレッドスペクトラム信号を受信する手段
、受信手段に結合されスレッショルド信号に従い変調キ
ャリアの同相（Ｉ）及び直交用（直角位相）（Ｑ）サン
プルを発生するために受信信号の変調キャリアを順にサ
ンプリングする手段、サンプリング手段の出力に結合さ
れ変調キャリアの同相及び直交用（Ｑ）サンプルの各連
続ペアーを時系列的に整列させる手段、■及びＱサンプ
ル整列手段の出力に結合されサンプリング手段に結合す
るためのスレッショルド信号を発生する手段、そしてＩ
及びＱサンプル整列手段の出力に結合され受信手段に結
合するための自動利得コントロール（ＡＧＣ）信号を発
生する手段から構成される。スレッショルド信号はゼロ
平均スレッショルド信号レベル（Ｔ０）とゼロ平均スレ
ッショルド信号レヘル（Ｔ０）の上下それぞれの、オフ
セットスレッショルド信号レベルＴ０＋Ｄ１とＴｏ−Ｄ
２から構成される。受信手段はオフセットスレッシぢル
ド信号レベルの外側のスレッショルド信号の所定のパー
セントを設定するためのＡＧＣ信号を受信するための手
段からなる。サンプリング手段は■及びＱのサンプルの
それぞれに対して符号ビットとマグニチュードビット測
定を提供する。

サンプリング手段は変調キャリアのサンプリングを行な
うためのゼロ交差検出装置と、スレッショルド信号レベ
ルとサンプリングされた変調キャリアを比較するための
手段を含み、その比較手段においてスレッショルド信号
レベルの第一のもの（Ｔ０）がサンプリングされた信号
のゼロ交差を検出するために設定され、スレッショルド
レベルの第２のもの（Ｔ０＋Ｄ１）がＴＯ以上の正増分
のために設定され、スレッショルドレベルの第３のもの
（ＴＯ−０２）がＴＯ以下の負増分のために設定される
。更に、比較手段に結合され、サンプルされた信号の符
号及びマグニチュード測定を格納する手段を含み、ここ
でそのマグニチュードは、格納された符号測定に従い行
なわれる第一または第二のレジスタの選択により、マグ
ニチュードビツトが正である場合、第一レジスタに格納
され、マグニチュードが負である場合には第二レジスタ
に格納される。スプレッドスペクトラム信号検波器はさ
らに、■及びＱサンプル整列手段の１及びＱサンプル出
力に結合され、■及びＱサンプルの１ペアー置きに符号
ビットを反転することによりサンプルをベースバンド復
調サンプルに変換する復調手段から構成される。ＡＧＣ
信号発生手段は、受信信号の変調キャリアのピーク振幅
がオフセットスレッショルド信号Ｔ０＋Ｄ１とＴＯ−Ｄ
２を越える回数に基いてＡＧＣ信号のレベルを設定する
ための統計的アキュムレータ手段、統計的アキュムレー
タ手段のデジタル出力に結合されデジタル出力をアナロ
グ信号に変換する手段、デジタル−アナログ変換装置出
力に結合されＡＧＣ信号を受信手段に結合するローパス
フィルタから構成される。

本発明のさらなる特徴によれば、ＲＦ及びＩＦ受信手段
、該受信手段に結合されスレッショルド信号に従い変調
キャリアの同相（Ｉ）及び直交相（Ｑ）サンプルを発生
するために順に変調ＩＦキャリアをサンプリングするＩ
Ｆサンプラー、該サンプラーの出力に結合され変調キャ
リアの同相（Ｉ）及び直交相（Ｑ）サンプルの各連続ペ
アーを時間的に位置を合せる■及びＱサンプル整列器、
■及びＱサンプル整列器の出力に結合されＩＦサンプラ
ーに結合するためのスレッショルド信号を発生するゼロ
平均スレッシシルドコントローラ、■及びＱサンプル整
列手段の出力に結合され受信手段に結合するための自動
利得コントロール（ＡＧＣ）信号を発生するＡＧＣコン
トロール、整列手段の■及びＱサンプル出力に結合され
サンプルド復調サンプル出力に結合され、■及びＱベー
スバンド信号が処理のために■及びＱ基準整列器により
時間的に整列させられるようにスプレッドスペクトラム
処理を行なうプロセッサからなり、スプレッドスペクト
ラム変調キャリア信号を検出する受信機が提供される。

スレッショルド信号はゼロ平均スレッショルド信号レベ
ル（Ｔ０）とゼロ平均信号レベルの上下それぞれのオフ
セットスレッショルド信号レベルＴＯ＋ＤｌとＴｏ−Ｄ
２から構成される。ＩＦサンプラーは■及びＱの各サン
プルに対して符号ビットとマグニチュードビット測定を
提供し、そしてそれは受信信号の位相反転を検出する第
一コンパレータ手段、そして所定スレッショルド以上の
受信信号のマグニチュードを検出する第二コンパレータ
手段を有するゼロ交差検出装置から成る。Ｉ及びＱサン
プル整列器の■及びＱサンプル出力に結合されたベース
バンド復調装置はＩ及びＱサンプルの１ペアー置きに符
号及びマグニチュードビットを反転することによりサン
プルをベースバンド復調サンプルに変換する。ＡＧＣ信
号発生装置は、変調キャリアのピーク振幅がオフセット
スレッショルド信号ＴＯ＋Ｄ１とＴＯ−０２を越える回
数を基礎としてＡＧＣ信号のレベルを設定するための統
計的アキュムレータ、統計的アキュムレータのデジタル
出力に結合されデジタル出力をアナログ信号に変換する
手段、デジタル−アナログ変換装置の出力に結合されＡ
ＧＣ信号を受信手段に結合するローパスフィルターから
構成される。

本発明のさらなる特徴によれば、スプレッドスペクトラ
ム信号を検出する方法は、変調キャリアを処理する手段
におけるスプレッドスペクトラム信号を受信し、変調キ
ャリアの同相（Ｉ）及び直交相（Ｑ）サンプルを順に発
生するためにゼロ交差検出装置で受信信号の変調キャリ
アをサンプリングし、■及びＱサンプル整列手段で変調
キャリアの同相（Ｉ）及び直交相（Ｑ）サンプルの各連
続ペアーを時間的に整列し、ゼロ交差検出装置に結合す
るためＩ及びＱサンプル整列手段の１及びＱサンプル符
号出力からオフセットスレッショルド信号レベルを含む
スレッショルド信号レベルを発生し、そして変調キャリ
アのピーク振幅がオフセットスレッショルド信号レベル
を越える回数を基礎としてＡＧＣ信号レベルを設定する
ため前記！及びＱサンプル整列手段の符号及びマグニチ
ュード出力から受信手段に結合するための自動利得コン
トロール（ＡＧＣ）信号を発生するステップから構成さ
れる。スレッショルド信号を発生するステップは、ゼロ
平均スレッショルド信号レベル（Ｔ０）を発生し、そし
てそのゼロ平均スレッショルド信号レベルの上下それぞ
れにオフセットスレッショルド信号レベルＴ０＋Ｄ１と
ＴＯ−Ｄ２を発生するステップからなる。さらに、受信
信号の変調キャリアをサンプリングするステップは、サ
ンプルされた変調キャリア信号をスレッショルド信号レ
ベル、サンプルされた信号のゼロ交差を検出するために
設定されているスレッショルド信号レベルの第一のもの
（Ｔ０）、７０以上の正増分のために設定されている前
記スレッショルド信号レベルの第二のもの（Ｔ０＋Ｄ１
）、そしてＴＯ以下の負増分のために設定されているス
レッショルド信号レベルの第三のもの（ＴＯ−０２）と
比較するステップ、そしてサンプルされた信号の符号及
びマグニチュード測定を格納するステップから構成され
、そこでマグニチュードは、マグニチュードが正である
場合には第一レジスタに格納され、またはマグニチュー
ドが負である場合には第二レジスタに格納され、格納さ
れた符号またはゼロ交差測定に従って第一または第二レ
ジスタの選択が行なわれる。

（実施例） 第１図は、本発明による変調スプレッドスペクトラム信
号のゼロ交差検出を採用する疑似ノイズ（ＰＮ）スプレ
ッドスペクトラム受信装置１０を示す機能ブロック図で
ある。アンテナ１１は受信機ＲＦ部１２により増幅され
るスプレッドスペクトラム信号を受信し、それから受信
変調キャリアは情報またはスプレッドスペクトラム帯域
中に受信機ＩＦ部１３によりダウン・コンバートされそ
して整合濾波（フィルタ）される、クロックシンセサイ
ザ２２はマスク発振器（オスシレータ）クロック信号を
受信し、そして４ＦＳクロックサンプル信号を発生する
。受信機ＩＦ部１３からのＩＦ倍信号４ＦＳクロックサ
ンプル信号に加えてＩＦサンプラー１４に結合される。

そのＩＦサンプラー１４は４ＦＳクロック信号に従いＴ
Ｆ倍信号量子化し、そしてスレッショルド信号レベル（
ＴＯ＋Ｄ１、ＴＯ。

Ｔｏ−Ｄ２）はゼロ平均スレッショルドコントローラ１
８により設定される。ＩＦ倍信号ＩＦサンプラー１４の
シーケンスが交代的に同相（Ｉ）と直交相（Ｑ）信号を
サンプルするように１７４サイクル間隔数でサンプルさ
れる。１及びＱサンプルの各ペアーは１及びＱサンプル
整列器１６で時系列的に整列せられ、そしてＩ及びＱの
１ペアー置きにベースバンド復調装置２０によるベース
バンドへのＩＦ信号サンプルのデジタル復調のため反転
される。■及びＱサンプル整列器１６の出力へ結合され
たＡＧＣコントロール３２ループはスレッショルド交差
ＣＴ０＋Ｄ１及びＴＯ−Ｄ２）の外側の所定のパーセン
トを設定するためにＡＧＣ信号を受信機ＩＦ部１３に提
供する。ベースバンド復調装置２０は、■及びＱサンプ
ル整列器１６からの■及びＱサンプルを、スプレッドス
ペクトラム信号プロセッサ２４に結合されるベースバン
ド出力ＳＩＮ、Ｍ■、ＳＱＮ、そしてＭＱに復調する。

（注意：Ｓ［ＮまたはＳＱＮなど信号名の末尾の文字Ｎ
は負論理ヲ示す）。スプレッドスペクトラム信号プロセ
ッサ２４はレンジ（Ｒ）とレンジレート（ｄＲ／ｄｔ）
を発生する。受信ＲＦキャリア信号変調がバイナリ−移
相キ一方式（ＢＰＳＫ）であるとき、位相を１８０度推
移させる疑似ノイズコードは、プラスマイナス−振幅変
調に匹敵するＰＮコード推移である。

第１．２．３．４図において、ＩＦサンプラー１４は第
２図に示されたように共にゼロ交差検波器として機能す
る差動レジスタ４８に結合されたコンパレータ４０から
構成される。ＩＦサンプラー１４はＩＦにおいて受信信
号を量子化し、そして混信や妨害に対する高予防性を提
供する。同相と直交相すンプル用ＩＦサンプルクロック
（４ＦＳ）は、式（４ＸＩＦ）／Ｎにより決定される（
ここで、Ｎは奇数である）、４ＦＳクロツクはＩＦサン
プラー１４内で２で除され、第３図に示されるように２
ＦＳクロック信号を発生する。２ＦＳクロツクは■及び
Ｑサンプル整列器１６に結合され、２ＦＳＣＬＫＮを第
１０図に示すように複数のクロックタイミング信号（Ｆ
Ｓ＃ＣＬＫＮ）を発生するタイミング発生装置２３に提
供する。ＩＦサンプラー１４の最小出力は、各１及びＱ
サンプルに対して２ビツト、即ち１符号ビット（ＳＮ）
、そして！マグニチュードビット（Ｍ）である、ＩＦ倍
信号９０度増分でサンプルされるので、偶数サンプルは
同相（Ｉ）信号を発生し、そして奇数サンプルは直交相
（Ｑ）信号を発生する。ＩＦサイン波のサンプルがＴＯ
により設定されたゼロ交差にあるとき、直角に（Ｉ／４
サイクル数または間隔数の後）取られる次のサンプルは
ＩＦサイン波のピークにある。■及びＱサンプル整列器
１６はＩＦサンプラー１４の出力に結合され、そして時
系列的に整列され、ベースバンド復調装置２０に結合さ
れる符号及びマグニチュード信号（ＵＳＩ、ＵＭＩ、Ｕ
ＳＱ、そしてＵＭＱ）を発生する１及びＱサンプルを分
類させる。ＵＳＩ及びＵＳＱ信号はゼロ平均スレッシシ
ルドコントローラ１８に結合され、そこでＩＦサンプラ
ー１４用のスレッショルドレベル（Ｔ０＋Ｄ１、ＴＯｌ
Ｔｏ−０２）を発生するために使用される。

■及びＱサンプルのために整列され、そして時系列的に
整列せられるＩＦサンプラー１４符号ビット（ＳＮ）の
みを使用するゼロ平均スレッシタルトコントローラ１８
はＴＯスレッシ式ルドを設定して、受信ＩＦ信号波形の
ゼロ交差を検出する。マグニチュードスレッシタルトＴ
０＋Ｄ１とＴＯ−Ｄ２のそれぞれは第４図に示されるよ
うにＴＯスレッシタルトからの所定のオフセットである
。符号ビット（ＳＮ）及びマグニチュードビット（Ｍ）
は表１に示されるようにスレッショルドレベルに従って
ＩＦサンプラー１４により発生される。スレッショルド
外部（ＴＯ＋Ｄ１又はＴＯ−Ｄ２のいずれか）を越える
最上位マグニチュードビットのパーセントθは、ＡＧＣ
コントロール３２ループヲ介して受信機ＩＦ部１３の利
得を制御するために使用される“スレッショルド交差外
部”として参照される。ＵＳ　ｒｌＵＭＩ、ＬＩＳＱ、
そしてＵＭＱは、ＡＧＣ信号を発生するためのＡＧＣコ
ントロール３２の入力に結合され、最上位マグニチュー
ドビットのためのスレッシシルド交差外部のパーセント
θを基本とする利得を制４１１するための受信機ＩＦ部
１３に結合される。第１図に示されるＡＧＣコントロー
ル３２は、最上位マグニチュードビットのためのスレッ
シ冒ルド交差外部の所定パーセントのためのＡＧＣレベ
ルの設定を行ない、そして１０ビツトＤ／Ａ２８に結合
される１０ビツト出力（ＤＡＧＣ）を発生する統計的ア
キュムレータ２６から構成される。ローパスフィルタ３
０はＩＯビットＤ／Ａ２Ｈの出力を受信し、そしてＡＧ
Ｃ信号を受信機ＴＦ部１３に結合する。故に、ＰＮスプ
レッドスペクトラム受信装置１０は二つの独立的で、無
条件に安定した制御ループを有し、その一つはゼロ平均
スレッシリルドコントロールのため、そしてもう一つは
ＡＧＣコントロールのためである。

表　　１ ＳＮ　　Ｍ　　　−スレ　シ巧ル　レベル１　　１　　
　Ｔｏ及びＴ０＋Ｄ１より大１　０　　ＴＯより大 第２図及びＩＦサンプラー１４の機能図を示す第４図に
おいて、ゼロ平均信号（Ｔｏ、ＴＯ＋Ｄ１及びＴＯ−Ｄ
２）はコンパレータ４２．４４．４６の基準入力のそれ
ぞれに結合され、そしてそのサンプルされたＩＦ倍信号
各コンパレータ４２．４４．４６の第一入力に結合され
る。上記のゼロ平均スレッショルド信号ＴＯは第４図に
示されるようなサンプルされた波形のゼロ交差を検出す
るためのスレッショルドを設定する。コンパレータ４２
．４４．４６カらの出力は、４ＦＳサンプルクロツクに
従って取られたＩＦ倍信号各サンプルの符号（Ｓ）及び
マグニチュード（Ｍ）を格納するための三つのＤフリッ
プフロップ５６．５８．６０から構成される差動レジス
タ４８に結合される。差動レジスタ４８（ＳＲＮ、ＳＲ
ＳＭＡＧ２、ＭＡＧＩ）からの符号及びマグニチュード
サンプルは、４ＦＳクロック信号でもクロックされるＭ
ＵＸ／レジスタ６４に結合される。

ＭＵＸ／レジスタ６４はＤフリップフロップ５６からの
符号ビットＳＲを使用して、Ｄフリップフロップ６０か
らＭＡＣ；１、あるいはＤフリップフロップ５８からＭ
ＡＣ２、の適切なＩＦサンプルマグニチュードを選択し
、そして４ＦＳクロック信号に従って、ＭＵＸ／レジス
タ６４からの信号が差動インターフェース変換装置（コ
ンバータ）６６に結合され、そこで出力信号ＳＮ及びＭ
はクロック信号２ＦＳに加えて提供される０本発明の重
要な特徴は、ゼロ交差コンパレータ４２のデジタル状態
が、（Ｄフリップフロップ５８．６０内に）格納される
両マグニチュードコンパレータ４４．４６出力と共にＩ
Ｆサンプル速度（Ｄフリノプフロンプ５６内に）格納さ
れることである。符号ビット（ＳＲ）により示されるゼ
ロ交差状態は、この符号及びマグニチュードサンプル用
の符号ビットと一致するプラス又はマイナスマグニチュ
ードコンパレータ出力（ＭＡＧｌ又はＭＡＧ２）を選択
するために使用される。

次に、以下の定義は第２図に示されるＩＦサンプラー１
４のキーバラメータとして提供される。

アパーチ　ジ・　はＩＦサンプルが変換される正確な時
間に関する偏差あるいは不確定性であり、ＩＦアナログ
入力信号の変化速度に制限を課する。

アパーチ　　イムはアナログ入力信号の到着時間とその
デジタル状態がＩＦサンプラー１４内の４ＦＳサンプル
クロツクにより捕捉される時との差である。

コンバレー　オフセ・・　はコンパレータ４０に印加さ
れるスレッショルド電圧と、ＩＦサンプルがスレッショ
ルドを越えるか又は未満のデジタルレベルにアナログか
ら変換される時に使用される実際のスレッショルド電圧
との差である。

ワ コンバレー　ヒスー◆シスはＩＦサンプラー１４用のア
パーチャジッタ仕様の部分として包含され、そしてそれ
は直交サンプルがＩＦサンプラーのゼロ交差における一
つの位相、且つＩＦ倍信号ピークにおける他の位相■又
はＱのために取られる時に設定される。

第２図及び第５図において、ＩＦにおける最大変化速度
はサイン波のためであり、それはゼロ交差において発生
し、そして次のようになる。

ｄ［Ａｓ１ｎ　Ｗｔｌ　　＝ＡＷ ｔ １＝０のとき ここで、Ａ＝ｌＦにおけるサイン波のピーク電圧レベル ｗ＝２ｙｃｆ、、　　ｆ−ＩＦ周波数 変化の最大レート又はコンパレータ４２のスルーレート
はＡＷであり、そして第５図に示されるよアパーチャジ
ッタであり、コンパレータヒステ◆シスは２ΔＶ以下で
ある。コンパレータ４０の小信号利得は２０１ｏｇ（ｅ
ｏ／ｅｒｎ＞　であり、ココで、ｅ、＝論理レベル０か
ら論理レベル１への最小出力論理遷移 ｅ、ゎ＝あるレベルから他のレベルへの出力論理遷移に
対する入力電圧変化Δ■ Ａ−コンパレータへの入力におけるピークサイン波振幅 Ｗ＝サイン波の角周波数（ランフ２フ秒）Δ■＝微小角
に対するＡｓ１ｎΦ−ＡΦΦ−微小角に対するＷΔＬラ
ジアン Φはゼロ交差における位相誤差であり、且つ直角サンプ
ル間の位相誤差である。

第２図において、上記のアパーチャタイムはコンパレー
タ４０と差動レジスタ４８を通じての伝搬遅延により決
定される。変換コンパレータ４２．４４．４６は高利得
であり、そしてガリウム砒素（ＧａＡｓ）技術により実
施され、これらは論理レベル遷移をＭ積するために差動
レジスタ４８内のそれぞれのコンパレータ５０．５２．
５４の入力に結合されている。

当業者には、コンパレータ４２．４４．４６がもし差動
レジスタ内のコンパレータ５０．５２．５４がより高利
得で利用できるならば不必要であることが理解されよう
、さらに蓄積された論理レベルで高利得コンパレータの
次の発生がＲＦ帯域巾を有するならば、ＩＦへのダウン
コンバートは不必要である。

アパーチャタイムはスプレッドスペクトラム信号処理の
後にレンジ誤差となる時間の遅れである。

到着時間はアンテナ１１人カポートに関連し、そしてシ
ステムの遅れは校正可能である。ゼロ交差検波器６８の
アパーチャタイムは通常１フイートレンジ誤差に対して
１ｒ＋ｓである。スブレンドスベクトラム受信装置１０
により検出される疑似ノイズ（ＰＮ）は周期３００ｐｓ
を有する受信しバンドキャリアの１８０度移相である。

第６図、第７図において、ゼロ平均スレッショルド、Ｔ
Ｏは、信号レベルの変動や干渉レベルの変動、回路ドリ
フトがある時にサンプルをそのスレッショルドの上下５
０パーセントに設定する。マグニチュードスレッショル
ドＴＯ＋Ｄ１及びＴＯＤ２はＴＯスレッショルドの上下
の所定の距離に設定され、設定マグニチュードスレッシ
ョルドを越えるサンプルの所定確率性を達成する。ＣＷ
とパルスＣ界干渉を抑制するためのＰＮスプレッドスペ
クトラム受信装置１０における方法は、高速のＡＧＣを
用いて妨害振幅エンベロープを追従することであるが、
ＰＮコード変調のため妨害プラスキャリア振幅の変化を
追従するほど高速でない。

妨害ノイズを抑える方法はシステムの総利得を使用する
ために最小ＡＧＣを保持することである。

受信キャリアプラスノイズは妨害ノイズにより限定、あ
るいは限定しなくとも良い、符号及びマグニチュードビ
ットを使用する信号処理技術はノイズ妨害からＣＷ、掃
引ＣＷ１又はパルス化ＣＷ妨害を識別するために使用さ
れる。

ＴＯスレッショルドは受信キャリア上の妨害位相変調に
追従しないほど十分低速である。もし符号ビットコンパ
レータ４２とマグニチュードコンパレータ４４．４６間
のオフセットに差がないならば、ＡＧＣは、上部マグニ
チュードスレッショルドを越える約１０パーセントのサ
ンプルそして下部マグニチュードスレッシタルド未満の
１０パーセントを有するように利得を制御するだろう、
交差外部パーセントは信号がノイズ内に沈んでいる時非
常に耐久性に冨み、交差外部の３０パーセントの変動で
無視できるほどの損失を有し、そしてさらに大きな変動
に対してはＣＷ干渉で許容される。上部と下部のマグニ
チェードスレッシタルド間にあるサンプルはスプレッド
スペクトラム信号プロセッサ２４の相関装置内に単一加
重（重み付け）値が与えられるが、上部マグニチュード
スレッショルドを超え、且つ下部マグニチュードスレッ
ショルド未満のサンプルはその相関装置内に加重値Ｒが
与えられる。単一よりも大きいＲを設定するとパルス掃
引あるいは連続ＣＷ干渉を阻止することが可能となる。

線形２ビツトＩＦサンプラー１４は３に等しいＲ係数を
有する。３以外のＲ係数はＩＦサンプラーを非線形にす
る。

妨害が発生しないとき、ＴＯスレッシラルドはＰＮコー
ド伝搬のゼロ交差を検波する（即ち、受信ＲＦキャリア
信号１８０度移相）、過度な妨害の発生に伴い、受信Ｒ
Ｆキャリア信号は妨害周波数上に乗り、そしてＴＯスレ
ッシッタルは妨害のゼロ交差を検波する。

第６．７．８図において、ゼロ平均コントローラ１８が
示されており、ＩＦサンプラー１４に結合されるＴＯ１
Ｔ０＋Ｄ１及びＴＯ−０２スレッショルド信号レベルを
発生する。第６図はＴＯを発生する回路を示す、ゼロ平
均スレッショルドコントローラ１８はＩＯビットＤ／Ａ
９０を使用する約１ミリボルトオフセツトにＴＯスレッ
シッタルを設定する。これはそのスレッショルドを更新
間のアパーチャジッタの１０分の１、即ち、３６ｄＢの
利得でＧａＡｓコンパレータ４０に対してプラスマイナ
ス４ミリボルトでドリフトさせる。符号ビット（ＵＳＩ
Ｎ、ＵＳＱＮ）の論理状態は１２ビツトアツプ／ダウン
カウンタ７４．８４を介して各サンプルを計数するため
に使用される。ＩＦサンプリングの利点は、他のＩサン
プルの全て及び他のＱサンプルの全ては逆符号であるこ
とである。統計的平均のために約２５サンプルが取られ
る。ゼロ平均スレッショルドアップ／ダウニ／カウンタ
７４．８４は１２８サンプルにクロックされ、そしてス
レッショルドレベル内でのステップ変化のための時定数
は２５サンプルである．符号ビットはレジスタ１　（Ｒ
ｅｇｌ）　内にラッチされ計数を制御し、そしてオーバ
ーフローとアンダーフローコントロールのためにレジス
タ２（Ｒｅｇ２）内に半クロツク後に再Ｎ積される。ア
ップ／ダウンカウンタ７４、８４の最上位ビットはＴＯ
ゼロ平均スレッシッタルを発生するために使用され、そ
して最小有意ビットはオーバーフロー／アンダーフロー
コントロールのために使用されるが、最小のただ一つの
予備ビットが実際には要求される．オーバーフロー／ア
ンダーフロー回路タイミングは計数の前（ブリ）ロード
アップ及び前（ブリ）ロードダウンに加えて第８図に示
されている。

オーバーフロー（最大限度）はカウンター７４．８４が
全ての計数に到達する時に検出され、そしてアンダーフ
ロー（最小限度）はカウンターが全てゼロになる時に検
出される。カウンター７４．８４内の予備ビットは計数
がオーバーフローにおいて前ロードダウンされ、そして
アンダーフローにおいて前ロードアップされるようにす
る。

アップ／ダウンカウンタ７４．８４は非同期的に予設定
可能なバイナリ−アップ／ダウン同期カウンタである。

予設定データ入力（ＰＯ−ｐＨ）の数字にカウンタを設
定するには非同期パラレルロード入力（ＰＬ）にＬＯＷ
を設定することにより達成される。ＰＬがＨＩＧＨの時
に計数が発生し、カウントイネーブル（ＣＥ）はＬＯＷ
で、Ｕｐ／Ｄｏｗｎ　　（Ｕ／Ｄ）入力はカウントアツ
プのためのＬＯＷか又はカウントダウンのためのＨＩＧ
Ｈのいずれかである。カウンタは、クロックのＬＯＷか
らＨＩＧＨへの推移で同期的に増分されるか又は減分さ
れる。カウンタ７４．８４のオーバーフローあるいはア
ンダーフローが発生する時には、計数中はＬＯＷである
ターミナルカウント（ＴＣ）出力はＨＩＧＨとなり、そ
して１クロツクサイクルのあいだＩｔ　Ｉ　Ｇ　Ｈのま
ま留まる。１２ビツトカウンタ７４．８４用のターミナ
ルカウント出力は、第６図と第８図に示されるように非
同期パラレルロード用のＡＮＤゲート７５．８５により
クロック２ＦＳＣＬＫＤでゲートされる。２ＦＳＣＬＫ
ＤクロツクはＩ及びＱサンプル整列器１６内で発生され
る２ＦＳＢＣＩＪＮから誘導される。　２ＦＳＢＣＬＫ
Ｎは本質的にバッファ且つ反転された２ＦＳクロツクで
ある。符号ビットＵＳＩＮとＵＳＱＮはカウントアツプ
又はカウントダウンするカウンタ７４．８４とブリセン
トデータ入力レジスタ７２．８２（ＰＯからＰｌｌ）を
制御する。計数論理は表２で定義される。

表２ １　　　　０（ＵＰ）　　　　　　　ＬＳＢ　　ＯＭＳ
Ｂ　　１０　　　　１（ＤＯＷＮ）　　　　　ＬＳＢ　
　Ｉ　　　　ＬＳＢ　　ＯＩＦサンプリングで、唯一４
ＦＳサンプリングかしながら、好適形態においては！用
とＱ用の二つのカウンタ７４．８４から構成される。こ
れは２ＦＳでクロックされる低出力ＣＭＯ５論理の使用
を可能にし、そして■及びＱのために分類された４ＦＳ
サンプルは尚ＩＦのままである。■及びＱアップ／ダウ
ンカウンタ７４．８４の出力はＦＳ４ＣＬＫＤクロンク
レートでサンプルの全てを使用するために１２ビツトレ
ジスタ７６．８６内に格納され、そしてそのようなレジ
スタ７６．８６の出力は加算器７８により共に加算され
る。最終合計の９つのＭＳＢとキャリーアウト（Ｃ０）
は、同期のタイミングを取るためのレジスタ９２に結合
されたＦＳ４ＣＬＫＤ信号により再クロックされるＦＳ
６４ＣＬＫＮクロック信号により１０ビツトレジスタ８
８内にクロックされ、そしてデータ待ち時間を低減する
。１０ビツトレジスタ８８の出力は１０ビットデジタル
−アナログ変換装置９０に結合される。　ＦＳ６４ＣＬ
ＫＮクロックレートでの１０ビットデジタル−アナログ
変換装置９０へのステップ入力は、クロックレートと１
００ピコフアラツドのコンデンサにより設定される約２
５のサンプルのＴ。

出力時定数となる。１０ビットデジタル−アナログ変換
装置９０の出力は増幅器９４と９６に結合され、そこで
増幅され、そしてＴＯスレッショルドのためのＶｃｃ／
２であるバイアス電圧（ＶＩＩＡ’りと加算される。Ｔ
Ｏは増幅器９６の出力で発生される。Ｔ。

出力電圧範囲は最小ｌボルトであり、通常２から３ボル
トである。ＴＯは第７図に示されるようにスレッショル
ドＴ０＋Ｄ１とＴＯ−０２を発生するために増幅器９日
と１００に結合される。抵抗器Ｒ２とＲ４はＤｌとＤ２
電圧レベルを設定し、そしてコンパレーターオフセット
を補償する。ＩＦサンプラー１４内の符号（ＳＮ）及び
マグニチュード（Ｍ）入力を検出するために使用される
符号及びマグニチュードコンパレータ４２．４４．４６
間のオフセットの差がなければ、スレッショルドＴＯ＋
Ｄ１とＴｏ−Ｄ２のデルタ（ＤＩとＤ２）の大きさは等
しくなろう、ＤＩ及びＤ２はこの実施例においては約Ｖ
ｃｃ／２０である。

入力符号ピッ）　（ＳＮ）が論理高（ハイ）にプルアッ
プされる時、カウンタ７４．８４は限界比カウントアツ
プし、そして第８図に示されるように最大子ロードと最
大計数（全てが１）間に保持し、そしてＴＯ比出力３．
０ボルト以上となる。入力符号ビット（ＳＮ）が論理低
（ロー）に接続される時、カウンタ７４．８４は最小限
昇進カウントダウンし、そして最小子ロードと最小計数
（全てがゼロ）間に保持し、そしてＴＯ比出力２．０ボ
ルト以下となる。入力符号ビットが論理高及び論理低レ
ベル間の方形波、及び限界レベル間を計数する周期でパ
ルス化される時、ＴＯ比出力２０４８サンプルに匹敵す
る周期の三角波形となる。

第３関および第９図におんで、ベースバンド変換論理が
ベースバンド復調装置２０に結合された■及びＱサンプ
ル整列器Ｉ６から成ることが示されている。■及びＱサ
ンプル整列器１６はＩ及びＱ符号（ＳＮ）及びマグニチ
ュード（Ｍ）サンプルを第３図に示されるように２ＦＳ
クロツクの上昇及び下降端の両方において再クロックし
、その結果ＩｎＤ　（ＵＳＩＮ、ＵＳＡ、ＵＭＩ、ＵＭ
ＩＮ）及びＱｎ　（ＩＪＳＱＮ、ＵＳＱ、ＬＪＭＱＳＵ
ＭＱＮ）サンプル１６を分類し、時系列的に整列させる
。Ｉｎサンプル（ＳＮ及びＭ）は最初Ｄフリップフロッ
プ１１０内にクロックされ、そしてＱｎサンプル（ＳＮ
及びＭ）がＤフリップフロップ１２４内にクロックされ
る時、Ｉｎサンプルは第３図に示されるように遅延され
たＩｎサンプルまたはｆｎＤとなるＤフリップフロップ
１１２内に転送される。故に、ＩｎＤ及びＱｎサンプル
は、当初Ｉｎ及びＱｎサンプルが発生したような順の代
わりに両方が並行的にあるいは同クロック時間で処理さ
れることが可能である。２Ｆ５クロンクは、マルチプレ
クサ−２１に結合されているＦＳＣＬＫＮを発生するた
めのカウンタｌ３０（第１０図に示されている）内で２
で除される。ベースバンドでサンプルを翻訳するた・め
に、ＩＦキャリア信号と関連付けられた交流信号極性を
訂正する必要がある。原則的には、これは両Ｉ及びＱシ
ーケンスの交互のサンプルに−１を乗算することにより
行なわれる。本実施例においては、Ｉ及びＱサンプルは
、単に■及びＱサンプルの１ペアー毎に符号及びマグニ
チュードビットを反転することによりベースバンド復調
に変換される。故に、マルチプレクサ２１は他のＩ及び
Ｑサンプルの１ペアー（ＵＳＩＮ、ＵＭｒＳＵＳＱＮ、
ＵＭＱである他のペアー）置きに反転されｆ、−１及び
Ｑ４ｔンブル（ＵＳ　Ｔ、ＵＭＩＮ、ｔＪｓＱ、ＵＭＱ
Ｎ）を選択し、ベースバンド復調を達成する。マルチプ
レクサ２１からの符号及びマグニチュードＩ及びＱの出
力（ＦＳＩＮ、ＦＭＩ、ＦＳＱＮ、、ＦＭＱ）はタイミ
ングスキューを低減するためにＤフリップフロップ１２
４．１２６に結合され、そして２ＦＳＣＬＫＮクロノク
レートでスプレッドスペクトラムプロセッサ２４に結合
される。

第１０図において、タイミング発生器（ジェネレータ）
２３により発生されたタイミング信号がＩ及びＱサンプ
ル整列器１６内の２ＦＳから生じた２ＦＳＣＬＫＮクロ
ツク入力を使用して示されている。

ＦＳＣＬＫＮクロックはバイナリ−カウンタ１３０内で
カウントダウンされ、ＦＳＣＬＫＮ、、ＦＳ２ＣＩＪＮ
、　ＦＳ４ＣＩＪＮ。

ＦＳ８ＣＬＫＮ　　、ＦＳ１６ＣＬＫＮ、ＦＳ３２ＣＬ
ＫＮ、ＦＳ６４ＣＬＫＮ。

ＦＳ１２８ＣＬＫＮ　　（信号名の末尾の文字“Ｎ”は
負論理を示す）などの複数のタイミング信号を発生する
。

クリティカルタイミングクロックＦＳ２ＣＬＫＮ及びＦ
Ｓ４ＣＬＫＮはレジスタ１３２に結合され、そこで２Ｆ
ＳＣＬＫＤクロツク（即ち、バイナリ−カウンタ１３０
クロツク入力と位相において反対のクロック）により再
同期が取られ、そして信号ＦＳ２ＣＬＫＤＮ、ＦＳ２Ｃ
ＬＫＤ、　ＦＳ４ＣＬにＤＮＳＦＳ４Ｃ４Ｋ［ｌはレジ
スタ１３２の出力で発生される。この再同期はタイミン
グスキューを避け、そして好適な実施のために選択され
た特定論理ファミリーとほとんど関わらないシステム動
作となる。

第１１図において、自動利得制御用の論理、ＡＧＣコン
トロール３２は受信機ＩＦ部１３用のＡＣＣレヘルを設
定する正規化された統計的アキュムレータ２６から成る
ことが示されている。統計的アキュムレータ２６は外部
スレンシジルド交差の外部の数を基礎として加重合計を
決定する（即ち、ＩＦ信号のピーク振幅がＴ０＋Ｄ１及
びＴｏ−Ｄ２スレッショルドを超える回数）、符号ビッ
トは交差外部を決定するためにＸＯＲゲート１４０．１
４２により最上位マグニチュードビットで排他的論理和
され、そしＸＯＲゲート１４０．１４２ノ出力は、■及
びＱサンプルの両方がスレッショルド交差の内部にある
かどうかを決定するためにＩＣＮを発生するＡＮＤゲー
目４４により共にＡＮＤ　（論理積）される。

■及びＱサンプルのいずれかがスレッショルド交差外部
にある場合には、ＡＮＤゲート１４４のＩＣＮ出力はス
レッショルド交差外部を表す論理１となる。■及びＱサ
ンプルのいずれかがスレッショルド交差の内部にある場
合には、ＩＣＮ出力は論理０となる。表３は、ＡＮＤゲ
ート１４４の出力の各論理状態に対する統計的アキュム
レータ重み係数を示す、係数Ｎはスレッショルド交差外
部のパーセントθの関数として決定され、そしてＮは２
０パーセントに匹敵する４に等しい、故に、本実施例に
おいては、■及びＱサンプルが外部スレッショルドレベ
ルのマグニチュードを超えるとき、４が蓄積された値に
加えられ、そして■及びＱが共にマグニチュードスレッ
ショルドレベル未満となる時、ｌが蓄積された値から引
かれる。

表３ ■またはＱ Ｓ　　　Ｍ　　　ＳＸＯＲＭ　　　統計的アキュムレー
タ１１０　　　　　　Ｎ加算　　交差外部ｉｏｔ　　　
　　　を減算　　交差内部０１１　　　　　１減算　　
交差内部 ０００　　　　　　Ｎ加算　　交差外部θは両■及びＱ
サンプルの交差外部のパーセントに等しいので、１００
χ＝１００−θ＋θ　そして統計的アキュムレータ２６
は−ＩＸ（Ｉ００−θ）十Ｎ×θにおいてゼロとなる。

　１０．２０あるいは２５パーセントに等しいθのため
のＮの値が表４に示されている。

表４　□　□ １０％　　　　９ ２０％　　　　４ ２５％　　　　３ ＡＮＤゲート１４４からのＩＣＮ出力は２ｔ’ＳＣＬに
Ｎレートでクロックされるシフトレジスタ１４６に結合
される。４つのサンプルの結果はシフトレジスタ１４６
内にセーブされそして４で除された２ＰＳＣＬＫＮクロ
ツクであるＦＢ２ＣＬＫＤＮのバッファされたクロック
レートで４ビツトレジスタ１４８内に格納される。

４対１マルチプレクサ１５０の選択線５ＥＬＯ１ＳＥＬ
　１．５ＥＬ２．５ＥＬ３は４ビツトレジスタ出力に結
合され、そして本実施例においてθが２０パーセントに
等しい時、各４つのサンプルに対する予備プログラムさ
れた重み係数を部分加算器１５４に転送するために使用
される。ＭＵＸ１５０への予備プログラム重み係数入力
は２つのサンプル用であり、そしてそのようなＭ　Ｕ　
Ｘ　１５２入力は４つのサンプル組の他の２つのサンプ
ル用である０両マルチプレクサ１５０．１５２用の選択
コードは表５に記載されている６表５は、２０パーセン
トに等しいθに対する加算器１５４への入力用のマルチ
プレクサ１５０．１５２により選択された予備プログラ
ム入力を示す。

表　　５ θ・２０χ ０　　　　　　０　　　　　−２ ０　　　　　　１　　　　　　＋３ １　　　　　　　０　　　　　　　＋３１　　　　　　
１　　　　　　十８ 両内部 ■内部＆１外部 ｌ外部＆ｌ内部 両外部 Ｍ　Ｕ　Ｘ　１５０からの２つのサンプルに対する５ピ
ント重み係数出力は部分加算器１５４の第一入力に結合
され、そしてＭ　Ｕ　Ｘ　１５２からの他のもう２つの
サンプルに対する５ビット重み係数出力は加算器１５４
の第二入力に結合される。４つのサンプル組の合計加重
は加算器１５４により演算され、そして６ビツトＡレジ
スタ（ＲＥＧ）　１５６内に格納される。

この演算方法は、Ａレジスタ１５６の出力に結合される
全精度ｔｉビット加算器１５８内での桁上げ時間の余裕
を与える。

統計的アキュムレータ２６の１１ビツト加算器１５８の
予備ビットは、電力投入された統計的アキュムレータ２
６の初期状態に関わらずに、正りいＡＧＣレベルでゼロ
に自動的に到達するための統計的アキュムレータ２６の
オーバーフロー及ヒアンダーフローコントロールのため
に使用される。アンダーフローにおいて、統計的アキュ
ムレータ２６は最小出力（全て０）で保持し、そしてオ
ーバーフローで、それは最大出力（全て１）で保持する
。加算器１５８内の予備ビットは蓄積されないが、Ａレ
ジスタ１５６からの符号ビットで使用され、オーバーフ
ロー又はアンダーフローを決定する。ｎビット加算器で
、ｎ番目のビットは予備ビットであり、そしてｎ−１下
位ビット（ＬＳＢ）はＡＧＣレヘルを設定するために蓄
積される。加算器１５Ｂ内の予備ビットを使用するため
の論理が表６に示されている。キャリアが伝搬するのを
待たなければならないことによりさらに処理時間が掛か
るオーバーフロー及びアンダーフロー検出するために加
算器のキャリーアウトを使用する従来技術の方法は当業
者には周知事項である。

表６ 旦王豫二２：ＩＭｔｌＸ１６２’ ０　　　　０　　　加算器１５８出力 ０　　　　　１　　　オーバーｙｕ−状態（最大値全て
１）１　　　　　０　　　　加算器１５８出力１　　　
　　１　　　アンダーｙｕ−状態（最小値全て０）第１
１図において、Ａ　　ＲＥＧ符号ピントは加算器１５８
内のビット数にまで伸ばされ、そして又インバータ１６
０により反転されて、オーバーフロー又はアンダーフロ
ーが検出される時に加算器１５８から１０ビツト出力を
発生するために使用される。

予備ビットは２　：　ＩＭｔＪＸ１６２用の選択回線と
して使用され、加算ＲＧ１５Ｂ出力１０ビット、又は反
転されそしてＦＢ２ＣＬＫＤＮによりクロックされる１
０ビツトレジスタ１６４に転送するためにインバータ１
６０により１０ビツトまで拡張されるＡ　　ＲＥＧ１５
６符号ピントの出力を選択する。キャリーアウトが使用
されていたならば、その動作は桁上げ時間のためにより
遅くなっていたであろう。予備ビットは加算器１５８を
高速に動作させることが可能であり、且つオーバーフロ
ー及びアンダーフローを制御することが出来る。アキュ
ムレータ１５８内の予備ビットは蓄積されない。それゆ
えに、ｎビットアキュムレータで、ｎ番目のピントは予
備ビットであり、そしてｎ−１下位ビットはデジタルＡ
ＧＣレベルを発生するために１０ビツトレジスタ１６４
．１６６内に格納される。レジスタ１６４の１０ビツト
出力は正の蓄積値を維持するためにゼロ充填されている
ＭＳＢで全精度加算器１５８入力に帰還される蓄積され
た値である。それは又レジスタ１６６に結合されたＦＳ
１６ＣＬＫＮクロックに従ってデジタルＡＧＣワードを
提供するための１０ビツトレジスタ１６６に転送される
。デジタルＡＧＣワードはＦＳ１６ＣＬＫＮクロフクレ
ートでのデジタル−アナログ交換のためのｌＯビットデ
ジタル−アナログ（Ｄ／Ａ）変換装置２８に結合される
。ＦＳ１６ＣＬ）ｉＮクロックは１６で除されたＦＳＣ
ＩＪＩＮクロンク又は３２で除された２ＦＳＣＩＪＮク
ロツクである。１０ビットデジタル−アナログ変換装置
２８からのアナログ出力はローパスフィルター３０に結
合される。ローパスフィルター３０内の増幅器１７０と
基準電圧（ＶＲＥＦ）はＡＧＣ倍率（スケールファクタ
）のための利得を設定する。ＡＧＣ倍率は約３ボルトに
対して７０ｄＢである。

システムＡＧＣ時定数は１０マイクロ秒であり、システ
ムタイミングとローパスフィルタ３０により設定される
。ＡＧＣ時定数はＰＮココ−周波数と相関間隔により決
定される。２つのＰＮコードが１０．２３Ｍ　Ｈｚと１
．０２３Ｍ　Ｈｚである時、その相関間隔は１ｍｓとな
り、所要のＡＧＣは以下の通りである。

ＰＮコード＜＜ＡＧＣ時定数〈〈相関間隔０．１マイク
ロ秒＜＜ｌＯマイクロ秒＜　＜　１０００マイクロ秒第
３図及び第１２図において、■及びＱ基串整列器２３用
の論理が■及びＱサンプル整列器１６のための第９図に
示されているように同様の論理から構成されていること
が示されている。■及びＱ！準整列器２３はスプレッド
スペクトラム信号プロセッサ２４内に包含され、■及び
Ｑサンプルのパラレル処理を容易にする。４ＦＳクロツ
クシンセサイザ２２により発生されたＰＮココ−周波数
はコード発生器１８０に結合される。コード発生器１８
０は受信ＲＦキャリア信号上で変調されたＰＮコードの
復製を提供する。？３［製されたＰＮコードは、スプレ
ッドスペクトラム処理を実行するために第３図に示され
たように■及びＱサンプルと時系列的に整列される基準
となる。第３図に示されるように、Ｉｎ　　ＲＥＦ信号
はＱｎ　　ＲＥＦ信号とｒｎＤＲＥＦを整列させるため
に遅延される。この遅延は２ＦＳＣＬＫによりクロック
されるＤフリップフロップ１８２により達成され、そし
てＤフリップフロップ１８２の出力は、Ｄフリップフロ
ップ１８６が２ＦＳＣＬＫＮ時においてＱｎ　　ＲＥＦ
信号を格納するときＤフリップフロップ１８４に転送さ
れ、それでＩｎＲＥＦとＱｎ　　ＲＥＦ信号は同じ時間
間隔の間の並行処理が可能となる。

以上好適な実施例を説明したが多くの変更や改造も本発
明の範囲を逸脱しないで可能であることは当業者には明
白であろう０例えば、ＩＦサンプラー１４内のコンパレ
ータ４２．４４．４６は、もしデジタルレジスタ４８の
コンパレータ５０．５２．５４がより高利得で利用可能
であるならば、不必要となり、そしてＩＦにおけるダウ
ンコンバートも、もし差動レジスタ４８のコンパレータ
がＲＦ帯域中を有するならば、不必要となろう。さらに
、統計的アキュムレータ２６において、４つの重み付け
ＩＣＮサンプルの処理が統計的アキュムレータ２６を実
施するために低電力、低速度の論理を使用するために１
クロック間隔で行なわれた。高速度論理で、各重み付け
されたＩＣＮは、各ＩＣＮ論理状態を重み付けする２：
１マルチプレクサで全てが置き換えられるシフトレジス
タ１４６．４ビツトＲｅｇ１４８．４：１マルチプレク
サ１５０．１５２　、加算器１５４．６ビツ）　Ａ　　
Ｒｅｇ１５６を削除する全精度加算器１５８内で直接Ｍ
積されよう。θ＝２０％に対して、ＩｃＮ論理０に対す
る重み付けは−１となり、そしてＩｃＮ論理論理対して
は、その重み付けは＋４となろう。

【図面の簡単な説明】

第１図は適応ゼロ交差検波器の本発明によるブロック図
である。 第２図はＩＦサンプラーの機能図である。 第３図は４ＦＳ及び２ＦＳクロックサンプル信号、そし
てスプレッドスペクトラム信号プロセッサ内の基準信号
Ｉｎ　　ＲＥＦとＱｎ　　ＲＥＦと時系列的に整列せら
れるＩｎ及びＱｎサンプルとなるＩｎ及びＱｎサンプル
タイマーを示すタイミング図である。 第４図は設定スレッショルドと符号及びマグニチュード
論理レベル基準により測定される受信信号を示す。 第５図はゼロ平均スレッショルドＴＯ近辺の信号レベル
の論理レベル推移を示す。 第６図はスレッショルドレベルＴＯを発生するためのゼ
ロ平均スレッショルドコントローラの機能図である。 第７図はスレッショルドレベルＴ０＋Ｄ１及びＴＯ−Ｄ
２を発生するためのゼロ平均スレッショルドコントロー
ラの回路図である。 第８図はゼロ平均スレッンヨルドＭ　Ｉ　Ｎ／ＭＡＸ限
界コントロール用タイミング信号を示す。 第９図はＩ及びＱサンプル整列器とベースバンド復調装
置の機能論理図である。 第１０図はスプレッドスペクトラム信号検波器のタイミ
ング信号を発生するタイミング発生装置のブロック図で
ある。 第１１図はスプレッドスペクトラム検波器の自動利得コ
ントロール部（ＡＧＣ）の機能論理図である。 第１２図はスプレッドスペクトラム信号プロセッサ内に
配置された１及びＱ基準整列器のブロック図である。 （符号説明） １１：アンテナ、１２：受信機ＲＦ部５１３：受信機Ｉ
Ｆ部、　　　１４：ＩＦサンプラー１６：Ｉ及びＱサン
プル整列器。 １ｇ：ゼロ平均スレッショルドコントローラ２０：ベー
スバンド復調器。 ２２：４ＦＳクロックシンセサイザ ２３：Ｉ及びＱ基準整列器。 ２４ニスプレッドスペクトラム信号プロセッサ２６：統
計的アキュムレータ ３０８０−バスフイルター ４０：コンパレータ５ ４８：差動レジスタ。 ６２：カウンタ。 ６４：マルチプレクサ ６６：差動変換装置 ？４，８４　　ニアップ／ダウンカウンタ。 １１０．１１２，１１４，１２４．１２６　　：　Ｄフ
リップフロップ１４６；シフトレジスタ １８０：コード発生器 （外４名） ！３ｔ！１ み４０ ずＶ ヒー　Ｑ、　−一づ Ｈ−ＱパＥＦ、　＋ 閃ヨ　ＸプニテエーＶ　ビンを 承８ 図

Claims (1)

1. 【特許請求の範囲】 １、スプレッドスペクトラム信号を受信する手段、 前記受信手段に結合され、スレッショルド信号に従って
   変調されたキャリアの同相（Ｉ）及び直交相（Ｑ）サン
   プルを発生するために前記受信された信号の前記変調キ
   ャリアを順次サンプリングする手段、 前記サンプリング手段に結合され、前記変調キャリアの
   前記同相（Ｉ）及び直交相（Ｑ）サンプルの各連続ペア
   ーを時系列的に整列させる手段、前記Ｉ及びＱサンプル
   整列手段に結合され、前記サンプリング手段に結合する
   ための前記スレッショルド信号を発生する手段、 前記Ｉ及びＱサンプル整列手段の出力に結合され、前記
   受信手段に結合するための自動利得コントロール（ＡＧ
   Ｃ）信号を発生する手段、 を含むスプレッドスペクトラム信号検出装置。 ２、前記スレッショルド信号が、ゼロ平均スレッショル
   ド信号レベル（Ｔ０）、それぞれが前記ゼロ平均スレッ
   ショルド信号レベル以上及び以下のオフセットスレッシ
   ョルド信号レベル、Ｔ０＋Ｄ１及びＴ０−Ｄ２を含む請
   求項１記載のスプレッドスペクトラム信号検出装置。 ３、前記受信手段が前記オフセットスレッショルド信号
   レベルの外部にスレッショルド交差の所定パーセントを
   設定するための前記ＡＧＣ信号を受信する手段を有する
   請求項２記載のスプレッドスペクトラム信号検出装置。 ４、前記サンプリング手段が前記Ｉ及びＱの各サンプル
   に対して符号ビットとマグニチュードビット測定を提供
   する請求項１記載のスプレッドスペクトラム信号検出装
   置。 ５、前記スレッショルド信号発生手段が前記スレッショ
   ルド信号を発生するための前記整列手段により提供され
   た前記Ｉ及びＱサンプルの符号ビット出力に結合される
   請求項１記載のスプレッドスペクトラム信号検出装置。 ６、前記ＡＧＣ発生手段が前記ＡＧＣ信号を発生するた
   めの前記整列手段により提供された前記Ｉ及びＱサンプ
   ルの符号及びマグニチュードビット出力に結合される請
   求項１記載のスプレッドスペクトラム信号検出装置。 ７、前記サンプリング手段が、前記受信信号の位相反転
   を検出するための第一コンパレータ手段、所定外部スレ
   ッショルドレベルを超える前記受信信号の大きさを検出
   するための第二コンパレータ手段、 から構成される請求項１記載のスプレッドスペクトラム
   信号検出装置。 ８、前記サンプリング手段が前記変調キャリアの前記サ
   ンプリングを行なうためのゼロ平均検出手段を有する請
   求項１記載のスプレッドスペクトラム信号検出装置。 ９、前記サンプリング手段が、前記のサンプルされた変
   調キャリア信号をスレッショルド信号レベルと比較する
   手段を含み、前記スレッショルド信号レベルの第一のも
   の（Ｔ０）は前記サンプル信号のゼロ交差を検出するた
   めに設定され、前記スレッショルドレベルの第二のもの
   （Ｔ０＋Ｄ１）はＴ０を超える正増分のために設定され
   、前記スレッショルドレベルの第三のもの（Ｔ０−Ｄ２
   ）はＴ０未満の負増分のために設定され、更に、前記比
   較手段に結合され前記サンプル信号の符号及びマグニチ
   ュード測定を格納する手段を含み、前記マグニチュード
   は前記マグニチュードが正の時に第一レジスタ内に格納
   され、前記マグニチュードが負の時に第二レジスタ内に
   格納され、前記第一あるいは第二レジスタの選択は前記
   の格納された符号測定に従って行なわれる請求項１記載
   のスプレッドスペクトラム信号検出装置。 １０、前記検出装置が、前記Ｉ及びＱサンプル整列手段
   のＩ及びＱサンプル出力に結合され前記サンプルをベー
   スバンド復調サンプルに変換する復調器手段を有する請
   求項１記載のスプレッドスペクトラム信号検出装置。 １１、前記復調器手段が前記Ｉ及びＱサンプルの１ペア
   ー置きに符号及びマグニチュードビットを反転する手段
   を有する請求項１０記載のスプレッドスペクトラム信号
   検出装置。 １２、前記ＡＧＣ信号発生手段が、 前記受信信号の前記変調キャリアのピーク振幅が前記オ
   フセットスレッショルド信号Ｔ０＋Ｄ１とＴ０−Ｄ２を
   超える回数に基いて前記ＡＧＣ信号のレベルを設定する
   統計的アキュムレータ手段、前記統計的アキュムレータ
   手段のデジタル出力に結合され前記デジタル出力をアナ
   ログ信号に変換する手段、 前記デジタル−アナログ変換手段出力に結合され前記Ａ
   ＧＣ信号を前記受信手段に結合するローパスフィルタ、 を有する請求項２記載のスプレッドスペクトラム信号検
   出装置。 １３、前記統計的アキュムレータが、 内部交差信号（ＩＣＳ）を発生する手段であって、前記
   ＩＣＮ信号が論理０である時前記Ｉ及びＱサンプルの両
   方がオフセットスレッショルドレベルＴ０＋Ｄ１とＴ０
   −Ｄ２の内部にあることを表わし、そして前記ＩＣＮ信
   号が論理Ｉである時前記Ｉ及びＱサンプルのいずれかが
   前記オフセットスレッショルドレベルの外部にあること
   を表す手段、 前記ＩＣＮ信号発生手段に結合され前記ＩＣＮ信号の論
   理状態に従って所定重み係数を選択する手段、 前記重み係数選択手段に結合され、外部スレッショルド
   交差の所定パーセントに従って前記ＡＧＣレベルのデジ
   タル表示を提供する前記加算手段内の蓄積された合計を
   ゼロにする手段を有する請求項１２記載のスプレッドス
   ペクトラム信号検出装置。 １４、前記統計的アキュムレータの前記加算手段が、 デジタルワードを前記加算手段の入力に提供する手段、 前記加算手段に結合され、加算手段出力を選択するため
   に前記デジタルワードの符号ビットと前記加算手段の予
   備ビットを使用してオーバーフローやアンダーフローが
   発生した時に正しい加算手段出力を決定する手段を有す
   る請求項１３記載のスプレッドスペクトラム信号検出装
   置。 １５、スプレッドスペクトラム信号を受信する手段、 該受信手段に結合され、スレッショルド信号に従って変
   調キャリアの同相（Ｉ）及び直交相（Ｑ）サンプルを発
   生するために前記受信信号の前記変調キャリアを順次サ
   ンプリングする手段、 前記サンプリング手段の出力に結合され、前記変調キャ
   リアの前記同相（Ｉ）及び直交相（Ｑ）サンプルの各連
   続ペアーを時系列的に整列させる手段、 前記Ｉ及びＱサンプル整列手段の前記出力に結合され、
   前記サンプリング手段に結合するための前記スレッショ
   ルド信号を発生する手段、 前記Ｉ及びＱサンプル整列手段の前記出力に結合され、
   前記受信手段に結合するための自動利得コントロール（
   ＡＧＣ）信号を発生する手段、前記Ｉ及びＱサンプル出
   力に結合され、前記サンプルをベースバンド復調サンプ
   ルに変換する手段、 前記変換手段のＩ及びＱベースバンド復調サンプル出力
   に結合され、スプレッドスペクトラム信号処理を行なう
   手段であって、前記Ｉ及びＱベースバンド信号がＩ及び
   Ｑ基準整列手段に従って前記処理のため時系列的に整列
   されている手段、を含むスプレッドスペクトラム信号検
   出装置。 １６、前記スレッショルド信号が、ゼロ平均スレッショ
   ルド信号レベル（Ｔ０）、それぞれが前記ゼロ平均スレ
   ッショルド信号レベル以上及び以下のオフセットスレッ
   ショルド信号レベル、Ｔ０＋Ｄ１及びＴ０−Ｄ２を含む
   請求項１５記載のスプレッドスペクトラム信号検出装置
   。 １７、前記受信手段が前記オフセットスレッショルド信
   号レベルの外部のスレッショルド交差の所定パーセント
   を設定するため前記ＡＧＣ信号を受信する手段を有する
   請求項１６記載のスプレッドスペクトラム信号検出装置
   。 １８、前記サンプリング手段が前記Ｉ及びＱの各サンプ
   ルに対して符号ビットとマグニチュードビット測定を提
   供する請求項１５記載のスプレッドスペクトラム信号検
   出装置。 １９、前記スレッショルド信号発生手段が前記スレッシ
   ョルド信号を発生するための前記整列手段により提供さ
   れた前記Ｉ及びＱサンプルの符号ビット出力に結合され
   る請求項１５記載のスプレッドスペクトラム信号検出装
   置。 ２０、前記ＡＧＣ発生手段が前記ＡＧＣ信号を発生する
   ため前記整列手段により提供された前記Ｉ及びＱサンプ
   ルの符号及びマグニチュードビット出力に結合される請
   求項１５記載のスプレッドスペクトラム信号検出装置。 ２１、前記サンプリング手段が、 前記受信信号の位相反転を検出するための第一コンパレ
   ータ手段、 所定スレッショルドを超える前記受信信号の大きさを検
   出するための第二コンパレータ手段、を有する請求項１
   ５記載のスプレッドスペクトラム信号検出装置。 ２２、前記サンプリング手段が前記変調キャリアの前記
   サンプリングを行なうゼロ平均検出手段を有する請求項
   １５記載のスプレッドスペクトラム信号検出装置。 ２３、前記サンプリング手段が、 前記サンプルされた変調キャリア信号をスレッショルド
   信号レベルと比較する手段を含み、前記スレッショルド
   信号レベルの第一のもの（Ｔ０）は前記サンプル信号の
   ゼロ交差を検出するために設定され、前記スレッショル
   ドレベルの第２のもの（Ｔ０＋Ｄ１）はＴ０を超える正
   増分のために設定され、前記スレッショルドレベルの第
   三のもの（Ｔ０−Ｄ２）はＴ０未満の負増分のために設
   定され、更に、 前記比較手段に結合され前記サンプル信号の符号及びマ
   グニチュード測定を格納する手段を含み、前記マグニチ
   ュードは前記マグニチュードが正の時に第一レジスタ内
   に格納され、前記マグニチュードが負の時に第二レジス
   タ内に格納され、前記第一あるいは第二レジスタの選択
   は前記の格納された符号測定に従って行なわれる請求項
   １５記載のスプレッドスペクトラム信号検出装置。 ２４、前記ベースバンド復調変換手段が前記Ｉ及びＱサ
   ンプルの１ペアー置きに符号及びマグニチュードビット
   を反転することにより前記サンプルをベースバンド復調
   サンプルに変換する請求項１５記載のスプレッドスペク
   トラム信号検出装置。 ２５、前記ＡＧＣ信号発生手段が、 前記受信信号の前記変調キャリアのピーク振幅が前記オ
   フセットスレッショルド信号Ｔ０＋Ｄ１とＴ０−Ｄ２を
   超える回数に基いて前記ＡＧＣ信号のレベルを設定する
   統計的アキュムレータ手段、前記統計的アキュムレータ
   手段のデジタル出力に結合され、前記デジタル出力をア
   ナログ信号に変換する手段、 前記デジタル−アナログ変換手段出力に結合され前記Ａ
   ＧＣ信号を前記受信手段に結合するローパスフィルタ、 を有する請求項１６記載のスプレッドスペクトラム信号
   検出装置。 ２６、前記統計的アキュムレータが 内部交差信号（ＩＣＳ）を発生する手段であって、前記
   ＩＣＮ信号が論理０である時に前記Ｉ及びＱサンプルの
   両方がオフセットスレッショルドレベルＴ０＋Ｄ１とＴ
   ０−Ｄ２の内部にあることを表わし、そして前記ＩＣＮ
   信号が論理１である時前記Ｉ及びＱサンプルのいずれか
   が前記オフセットスレッショルドレベルの外部にあるこ
   とを表す手段、 前記ＩＣＮ信号発生手段に結合され、前記ＩＣＮ信号の
   論理状態に従って所定重み係数を選択する手段、 前記重み係数選択手段に結合され、外部スレッショルド
   交差の所定パーセントに従って前記ＡＧＣレベルのデジ
   タル表示を提供する前記加算手段内の蓄積された合計を
   ゼロにする手段を有する請求項１６記載のスプレッドス
   ペクトラム信号検出装置。 ２７、前記統計的アキュムレータの前記加算手段が、 デジタルワードを前記加算手段の入力に提供する手段、 前記加算手段に結合され、加算手段出力を選択するため
   に前記デジタルワードの符号ビットと前記加算手段の予
   備ビットを使用してオーバーフローやアンダーフローが
   発生した時に正しい加算手段出力を決定する手段を有す
   る請求項２６記載のスプレッドスペクトラム信号検出装
   置。 ２８、スプレッドスペクトラム信号を検出する方法であ
   って、 変調キャリアを処理する手段においてスプレッドスペク
   トラム信号を受信するステップ、 前記変調キャリアの同相（Ｉ）及び直交相（Ｑ）サンプ
   ルを順次発生するためにゼロ交差検出器で前記受信信号
   の前記変調キャリアをサンプリングするステップ、 Ｉ及びＱサンプル整列手段で前記変調キャリアの前記同
   相（Ｉ）及び直交相（Ｑ）サンプルの各連続ペアーを時
   系列的に整列させるステップ、オフセットスレッショル
   ド信号レベルを含む前記ゼロ交差検出器に結合するため
   の前記Ｉ及びＱサンプル整列手段のＩ及びＱサンプル符
   号出力からスレッショルド信号レベルを発生するステッ
   プ、前記Ｉ及びＱサンプル整列手段の符号及びマグニチ
   ュード出力から前記受信手段に結合するための自動利得
   コントロール（ＡＧＣ）信号を発生するステップであっ
   て、前記ＡＧＣ信号のレベルは前記変調キャリアのピー
   ク振幅が前記オフセットスレッショルド信号レベルを超
   える回数に基いて設定されるステップ、 から構成される方法。 ２９、スレッショルド信号を発生する前記ステップが、 ゼロ平均スレッショルド信号レベル（Ｔ０）を発生する
   ステップ、 それぞれが前記ゼロ平均スレッショルド信号レベル以上
   及び以下のオフセットスレッショルド信号レベル、Ｔ０
   ＋Ｄ１及びＴ０−Ｄ２を発生するステップ、 を有する請求項２８記載の方法。 ３０、前記受信信号の変調キャリアをサンプリングする
   前記ステップが、 前記サンプルされた変調キャリア信号を前記スレッショ
   ルド信号レベルと比較するステップであって、前記スレ
   ッショルド信号レベルの第一のもの（Ｔ０）は前記サン
   プル信号のゼロ交差を検出するために設定され、前記ス
   レッショルドレベルの第二のもの（Ｔ０＋Ｄ１）はＴ０
   を超える正増分のために設定され、前記スレッショルド
   レベルの第三のもの（Ｔ０−Ｄ２）はＴ０未満の負増分
   のために設定されるステップと、 前記サンプル信号の符号及びマグニチュード測定を格納
   するステップであって、前記マグニチュードは前記マグ
   ニチュードが正の時第一レジスタ内に格納され、前記マ
   グニチュードが負の時第二レジスタ内に格納され、前記
   第一あるいは第二レジスタの選択は前記の格納された符
   号測定に従って行なわれるステップと、 を含む請求項２８記載の方法。 ３１、ＡＧＣ信号に従って入力信号の利得を制御する手
   段、 前記制御手段の出力に結合され第一サンプリングクロッ
   ク周波数と所定スレッショルド信号に従って複数の連続
   同相（Ｉ）及び直交相（Ｑ）サンプルを得るため前記入
   力信号をサンプリングする手段、 前記サンプリング手段の出力に結合され第二サンプリン
   グクロック周波数に従って前記同相（Ｉ）及び直交相（
   Ｑ）サンプルを時系列的に整列させる手段、 前記整列手段の出力に結合され前記ＡＧＣ信号を発生す
   る手段、 前記整列手段のＩ及びＱ符号出力に結合され前記サンプ
   リング手段に結合された前記スレッショルド信号を発生
   する手段、 を有するスプレッドスペクトラム受信装置。 ３２、前記Ｉ及びＱ整列手段の出力に結合され前記出力
   をベースバンド復調信号に変換する手段を有する請求項
   ２８記載の受信装置。 ３３、前記スレッショルド信号が、ゼロ平均スレッショ
   ルド信号（Ｔ０）、それぞれが前記ゼロ平均信号レベル
   以上及び以下のオフセットスレッショルド信号Ｔ０＋Ｄ
   １及びＴ０−Ｄ２を有する請求項２８記載の受信装置。 ３４、入力信号の同相（Ｉ）及び直交（Ｑ）成分を順次
   サンプリングするゼロ交差検出器であって、サンプルさ
   れた信号をスレッショルド信号レベルと比較する手段で
   あって、前記スレッショルド信号レベルの第一のもの（
   Ｔ０）は前記サンプル信号のゼロ交差を検出するために
   設定され、前記スレッショルドレベルの第二のもの（Ｔ
   ０＋Ｄ１）はＴ０を超える正増分のために設定され、 前記スレッショル ドレベルの第三のもの（Ｔ０−Ｄ２）はＴ０未満の負増
   分のために設定される手段、 前記比較手段に結合され前記サンプル信号の符号及びマ
   グニチュード測定を格納する手段であって、前記マグニ
   チュードは前記マグニチュードが正の時第一レジスタ内
   に格納され、前記マグニチュードが負の時第二レジスタ
   内に格納され、前記第一あるいは第二レジスタの選択は
   前記の格納された符号測定に従って行なわれる手段、 から構成される検出器。 ３５、第一デジタルワードを供給する手段、前記デジタ
   ルワード供給手段に結合され前記第一デジタルワードを
   第二デジタルワードに加算する手段、 前記加算手段に結合され加算を選択するため前記第一デ
   ジタルワードの符号ビットと前記加算手段の予備ビット
   出力を使用してオーバーフローやアンダーフローが発生
   した時に加算を決定する手段、 を有するスプレッドスペクトラム信号検出装置のアキュ
   ムレータ。 ３６、スプレッドスペクトラム信号検出装置用のスレッ
   ショルドレベル発生装置であって キャリア信号の同相（Ｉ）成分の符号ビットサンプルを
   格納する第一レジスタ手段、 前記第一レジスタ手段に結合され前記第一レジスタ手段
   内に格納された符号ビットに基いてカウントアップまた
   はカウントダウンする第一アップ／ダウンカウンタ手段
   、 前記第一レジスタ手段の出力に結合され前記第一アップ
   ／ダウンカウンタ手段のアンダーフローとオーバーフロ
   ーコントロールのために１／２クロック周期後に前記Ｉ
   符号ビットを格納する第二レジスタ手段、を含み、 オーバーフロー時に前記第一アップ／ダウンカウンタ手
   段を予ロードダウンし、そしてアンダーフロー時には前
   記第一アップ／ダウンカウンタ手段を予ロードアップす
   るため、前記第二レジスタのセット出力は前記第一アッ
   プ／ダウンカウンタ手段の２つの最下位ステージに結合
   され、そして前記第二レジスタのリセット出力は前記第
   一アップ／ダウンカウンタ手段の１０の最上位ステージ
   に結合され、更に、 前記第一アップ／ダウンカウンタ手段の出力に結合され
   前記第一アップ／ダウンカウンタ手段の出力を格納する
   第三レジスタ手段、 前記キャリア信号の直交相（Ｑ）成分の符号ビットサン
   プルを格納する第四レジスタ手段、前記第四レジスタ手
   段に結合され前記第一レジスタ手段内に格納された符号
   ビットに基いてカウントアップ又はダウンをする第二ア
   ップ／ダウンカウンタ手段、 前記第四レジスタ手段の出力に結合され前記第二アップ
   ／ダウンカウンタ手段のアンダーフローとオーバーフロ
   ーコントロールのため１／２クロック周期後に前記Ｑ符
   号ビットを格納する第五レジスタ手段、を含み、 オーバーフロー時に前記第二アップ／ダウンカウンタ手
   段を予ロードダウンし、そしてアンダーフロー時には前
   記第二カウンタ手段を予ロードアップするため、前記第
   五レジスタのセット出力は前記第二アップ／ダウンカウ
   ンタ手段の２つの最下位ステージに結合され、そして前
   記第五レジスタのリセット出力は前記第二アップ／ダウ
   ンカウンタ手段の１０の最上位ステージに結合され、更
   に、前記第二アップ／ダウンカウンタ手段の出力に結合
   され前記第二アップ／ダウンカウンタ手段の出力を格納
   する第六レジスタ手段、及び 前記第三レジスタ手段と前記第六レジスタ手段の出力に
   結合され前記第一アップ／ダウンカウンタ手段と前記第
   二アップ／ダウンカウンタ手段の出力の加算を決定する
   加算手段であって、前記加算がゼロ平均スレッショルド
   レベルを決定する手段、 を含む発生装置。