JPH03121732U - - Google Patents
Info
- Publication number
- JPH03121732U JPH03121732U JP1990030340U JP3034090U JPH03121732U JP H03121732 U JPH03121732 U JP H03121732U JP 1990030340 U JP1990030340 U JP 1990030340U JP 3034090 U JP3034090 U JP 3034090U JP H03121732 U JPH03121732 U JP H03121732U
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- output signal
- voltage controlled
- pll
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
第１図は本考案に係る周波数シンセサイザの回
路図、第２図はそこで用いられている電圧制御発
振器の構成を示す回路図、第３図は本考案に係る
発振器ａと従来のＬＣ発振器ｂの位相雑音を測定
したグラフ、第４図は従来の周波数シンセサイザ
の回路図である。
路図、第２図はそこで用いられている電圧制御発
振器の構成を示す回路図、第３図は本考案に係る
発振器ａと従来のＬＣ発振器ｂの位相雑音を測定
したグラフ、第４図は従来の周波数シンセサイザ
の回路図である。
Claims (1)
- 電圧制御発振器の出力信号を第２発振器の出力
信号により周波数変換して位相比較を行うＰＬＬ
周波数シンセサイザにおいて、該第２発振器にテ
レビ放送チヤンネル用ＳＡＷ共振器を用いたこと
を特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990030340U JPH03121732U (ja) | 1990-03-23 | 1990-03-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990030340U JPH03121732U (ja) | 1990-03-23 | 1990-03-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03121732U true JPH03121732U (ja) | 1991-12-12 |
Family
ID=31533059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990030340U Pending JPH03121732U (ja) | 1990-03-23 | 1990-03-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03121732U (ja) |
-
1990
- 1990-03-23 JP JP1990030340U patent/JPH03121732U/ja active Pending