JPH03123326U - - Google Patents
Info
- Publication number
- JPH03123326U JPH03123326U JP3111190U JP3111190U JPH03123326U JP H03123326 U JPH03123326 U JP H03123326U JP 3111190 U JP3111190 U JP 3111190U JP 3111190 U JP3111190 U JP 3111190U JP H03123326 U JPH03123326 U JP H03123326U
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- insulated gate
- gate field
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
第１図〜第６図はそれぞれ本考案の１実施例を
示す回路図である。
示す回路図である。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 絶縁ゲート型電界効果トランジスタにおい
て、 そのサブストレート・そのゲート間に非可制御
スイツチをそのソース・前記サブストレート間の
逆電圧方向に接続し、 前記ゲート又はソースと前記サブストレートの
間に抵抗を接続したことを特徴とする絶縁ゲート
型電界効果トランジスタ。 (2) Ｐチヤンネル型の請求項１記載の絶縁ゲー
ト型電界効果トランジスタとＮチヤンネル型の請
求項１記載の絶縁ゲート型電界効果トランジスタ
のソース同士、ゲート同士をそれぞれ接続したこ
とを特徴とする３端子スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111190U JPH03123326U (ja) | 1990-03-28 | 1990-03-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111190U JPH03123326U (ja) | 1990-03-28 | 1990-03-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03123326U true JPH03123326U (ja) | 1991-12-16 |
Family
ID=31533842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3111190U Pending JPH03123326U (ja) | 1990-03-28 | 1990-03-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03123326U (ja) |
-
1990
- 1990-03-28 JP JP3111190U patent/JPH03123326U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880012009A (ko) | BiMOS 논리회로 | |
| JPH0348330U (ja) | ||
| JPS5893014U (ja) | コンプリメンタリ出力回路 | |
| JPS58194541U (ja) | 信号入力回路 | |
| JPH0255739U (ja) | ||
| JPS6126329U (ja) | Ｃｍｏｓドライバの貫通電流低減回路 | |
| JPH055700Y2 (ja) | ||
| JPS6178437U (ja) | ||
| JPS6342747Y2 (ja) | ||
| JPS62135231U (ja) | ||
| JPS61124126U (ja) | ||
| JPS6392434U (ja) | ||
| JPH01133823U (ja) | ||
| JPH0273817U (ja) | ||
| JPS6025221U (ja) | バイアス回路 | |
| JPS59149733U (ja) | 相補型ｍｏｓ集積回路 | |
| JPH03127903U (ja) | ||
| JPS62114459U (ja) | ||
| JPH0316736U (ja) | ||
| JPS6085437U (ja) | 入力バツフア回路 | |
| JPS63124616A (ja) | マルチプレクサ | |
| JPH0262835U (ja) | ||
| JPH0191337U (ja) | ||
| JPS62154749U (ja) | ||
| JPH0486340U (ja) |