JPH03124222A - 多重化制御装置 - Google Patents
多重化制御装置Info
- Publication number
- JPH03124222A JPH03124222A JP1259292A JP25929289A JPH03124222A JP H03124222 A JPH03124222 A JP H03124222A JP 1259292 A JP1259292 A JP 1259292A JP 25929289 A JP25929289 A JP 25929289A JP H03124222 A JPH03124222 A JP H03124222A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- diode
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は例えば原子カプラント等、高信頼性の制御装
置が要求される分野に適用される多重化制御装置に関す
るものである。
置が要求される分野に適用される多重化制御装置に関す
るものである。
入出力装置を共用とする２重化制御装置において、入出
力装置に制御装置側から電源を供給するには１例えばＩ
Ｎ置社より１９７５年に発行された文献Ｉｎｅｍｏｒ７
ｄｅ８ｉｙｎ ｈａｎｄ ｂｏｏｋページ６〜７
、 Ｆｉｙｕｒｅ １４に示されたタ°イオード結合
ｒＣよる方法がある。この方法金第３図を用いて説明す
る。第８図において、Ｉｌｌ ｌｄ 第１の制御装置に
設けられた電源装置、ｕ３Ｊは第２の制御装置に設けら
れた電源装置、１２１．α乃はダイオード、（７）は入
出力装置である。電源装置１１．１の田方はダイオード
（２１ヲ介しまた電源装置ｕＤの出力はダイオード叫ヲ
介して結合し入出力装置−に供給される。この場合、ダ
イオード＋２１ 、 （１２１による電圧降下が発生す
るため、電源装置＋ｔ＋ 、 Ｌｌｌｌの出力電圧は、
入出力装置８℃の定格電源電圧に前記ダイオードの電圧
降下を加えたものにする必要がある。
力装置に制御装置側から電源を供給するには１例えばＩ
Ｎ置社より１９７５年に発行された文献Ｉｎｅｍｏｒ７
ｄｅ８ｉｙｎ ｈａｎｄ ｂｏｏｋページ６〜７
、 Ｆｉｙｕｒｅ １４に示されたタ°イオード結合
ｒＣよる方法がある。この方法金第３図を用いて説明す
る。第８図において、Ｉｌｌ ｌｄ 第１の制御装置に
設けられた電源装置、ｕ３Ｊは第２の制御装置に設けら
れた電源装置、１２１．α乃はダイオード、（７）は入
出力装置である。電源装置１１．１の田方はダイオード
（２１ヲ介しまた電源装置ｕＤの出力はダイオード叫ヲ
介して結合し入出力装置−に供給される。この場合、ダ
イオード＋２１ 、 （１２１による電圧降下が発生す
るため、電源装置＋ｔ＋ 、 Ｌｌｌｌの出力電圧は、
入出力装置８℃の定格電源電圧に前記ダイオードの電圧
降下を加えたものにする必要がある。
第８図は前記ダイオード結合による電源供給方式を用い
た２重化制御装置の構成を示すブロック図である。第２
図において、１０１ｉ第１の制ωも装置であシ、演算装
置；４１、演算装置）４）用の電源装置（３）、入出力
装置翰用の電源装置Ｉｌ＋で構成される。嶽は第２の制
御装置で演算装置０４．演算装置ａ４用の電源装置０鋤
、入出力装（ト）用の電源圓で構成される。
た２重化制御装置の構成を示すブロック図である。第２
図において、１０１ｉ第１の制ωも装置であシ、演算装
置；４１、演算装置）４）用の電源装置（３）、入出力
装置翰用の電源装置Ｉｌ＋で構成される。嶽は第２の制
御装置で演算装置０４．演算装置ａ４用の電源装置０鋤
、入出力装（ト）用の電源圓で構成される。
また■は入出力装置、＋２１ 、 ＩＪ２Ｊは電源結合
ダイオードである。
ダイオードである。
演算装置＋４１ 、０４１および入出力装置−の定格電
源電圧はＴＴＬ形デイジタルエＯを使用する場合はいづ
れもＤＣ５０Ｖであるが、ダイオード＋２１．Ｑｇｌの
電圧降下が約０．７ｖであるため、電源装置（３）、α
濁の出力電圧は５Ｖ、を源装置＋１１ 、１．ＩＵの出
力電圧は約５．７ｖに設定する必要がある。
源電圧はＴＴＬ形デイジタルエＯを使用する場合はいづ
れもＤＣ５０Ｖであるが、ダイオード＋２１．Ｑｇｌの
電圧降下が約０．７ｖであるため、電源装置（３）、α
濁の出力電圧は５Ｖ、を源装置＋１１ 、１．ＩＵの出
力電圧は約５．７ｖに設定する必要がある。
従来の２重化制御装置は以上のように構成されているの
で、電源結合ダイオードの電圧降下を補償するため、出
力電圧の異なる２種類の電源装置を使用しなければなら
ず、装置の容積および費用が増大するなどの課題があっ
た。
で、電源結合ダイオードの電圧降下を補償するため、出
力電圧の異なる２種類の電源装置を使用しなければなら
ず、装置の容積および費用が増大するなどの課題があっ
た。
この発明は上記のような課題を解決するためになされた
もので、装置の容積および費用を減少できるとともに、
同一装置容積の場合はより多くの入出力信号を制御でき
る多重化制御装置を得ることを目的とする。
もので、装置の容積および費用を減少できるとともに、
同一装置容積の場合はより多くの入出力信号を制御でき
る多重化制御装置を得ることを目的とする。
この発明に係る多重化制御装置は、演算装置用の電源装
置と入出力装置用の電源装置を統合して一種類とし、電
源結合ダイオードの電圧降下を補償するための電圧補償
装置を前記ダイオードと直列に挿入したものである。
置と入出力装置用の電源装置を統合して一種類とし、電
源結合ダイオードの電圧降下を補償するための電圧補償
装置を前記ダイオードと直列に挿入したものである。
この発明における電圧補償装置は、電源結合ダイオード
の電圧降下全補償して、入出力装置に規定の電源電圧を
供給する。
の電圧降下全補償して、入出力装置に規定の電源電圧を
供給する。
以下この発明の一実施例を図について説明する。第１図
において、［０１は第１の制御装置で演算装置１４１．
電源装置（３）で構成される。
において、［０１は第１の制御装置で演算装置１４１．
電源装置（３）で構成される。
四は第２の制御装置で演算装置０４、電源装置０９で構
成される。
成される。
渕は第１の制御装置（ｌＯ）および弔２の制御装置−で
共用される入出力装置である。＋２１ 、 ＋１２）は
ダイオード、５１．ａωは電圧補償装置である。電源装
置（３）は演算装置（４１に電力を供給するとともに、
電圧補償装置１６）およびダイオード＋２１ ’ｉ介し
て入出力装置−に電力を供給すする。同様に電源装置（
Ｉ３１は演算装置Ｑ４１ＶＣ電力を供給するとともに、
電圧補償装置ａＦＡおよびダイオード０２１２！ｉ−介
して入出力装置−に電力を供給する。
共用される入出力装置である。＋２１ 、 ＋１２）は
ダイオード、５１．ａωは電圧補償装置である。電源装
置（３）は演算装置（４１に電力を供給するとともに、
電圧補償装置１６）およびダイオード＋２１ ’ｉ介し
て入出力装置−に電力を供給すする。同様に電源装置（
Ｉ３１は演算装置Ｑ４１ＶＣ電力を供給するとともに、
電圧補償装置ａＦＡおよびダイオード０２１２！ｉ−介
して入出力装置−に電力を供給する。
電圧補償装置：５１ 、 （１５１はダイオード＋２１
、 （１２１の電圧降下約０．７ｖｋそれぞれ補償す
るために設けるものである。すなわち、電源装置１３＋
、 ＋１３１の出力電圧５ｖに、ダイオードの電圧降
下分である約０、７ ｖ ｆ加算した電圧を出力する。
、 （１２１の電圧降下約０．７ｖｋそれぞれ補償す
るために設けるものである。すなわち、電源装置１３＋
、 ＋１３１の出力電圧５ｖに、ダイオードの電圧降
下分である約０、７ ｖ ｆ加算した電圧を出力する。
電圧補償装置ｔｅｌ 、 ＩＪＭＶＣｒＩｉ５ ｖ入力
から約０．７ｖを発生するＤＣ−ＤＣコンバータが内蔵
されておシ、このＤＣ！−Ｄｏ コンバータの出力と
５ｖ入力を直列に加算接続して、約６．７ｖの電圧を出
力する。
から約０．７ｖを発生するＤＣ−ＤＣコンバータが内蔵
されておシ、このＤＣ！−Ｄｏ コンバータの出力と
５ｖ入力を直列に加算接続して、約６．７ｖの電圧を出
力する。
ダイオード＋２１ 、 （Ｉ２１には約５．７ｖが供給
されるから、ダイオードの電圧降下約０．７■があって
も、入出力装置Ｃ３１１１−１定格の電源電圧５ｖが供
給される。
されるから、ダイオードの電圧降下約０．７■があって
も、入出力装置Ｃ３１１１−１定格の電源電圧５ｖが供
給される。
電圧補償装置、５１ 、 （１５１に内蔵するＤＣ−Ｄ
ｏ コンバータの出力電圧は約０．？Ｖで済むから、
第８図に示す入出力装置間用の電源装置１１１．αυの
出力電圧が約５．７ｖ必要であったことに比較すると０
．７ 、電源装置としての出力容量は約ｓ、ｖ ＝０．１ｓ、
すなわち約１２％で済む。
ｏ コンバータの出力電圧は約０．？Ｖで済むから、
第８図に示す入出力装置間用の電源装置１１１．αυの
出力電圧が約５．７ｖ必要であったことに比較すると０
．７ 、電源装置としての出力容量は約ｓ、ｖ ＝０．１ｓ、
すなわち約１２％で済む。
なお、上記実施列では電圧補償装置ｔ５１ 、０６１は
結合ダイオード：２１ 、１１のアノード側にそれぞれ
挿入したが、結合ダイオード１２１ 、０２１のカソー
ドと入出力装置（ト）の間に１個設けても同様の効果が
得られるが、多重化されないので信頼性が劣る。
結合ダイオード：２１ 、１１のアノード側にそれぞれ
挿入したが、結合ダイオード１２１ 、０２１のカソー
ドと入出力装置（ト）の間に１個設けても同様の効果が
得られるが、多重化されないので信頼性が劣る。
また、上記実施例では２重化側ａ装置の場合について説
明したが、２重化にかぎらず８重化および４重化などさ
れた多重化制御装置においても、上記実施例と同様であ
る。
明したが、２重化にかぎらず８重化および４重化などさ
れた多重化制御装置においても、上記実施例と同様であ
る。
以上のように、この発明によれば、多重化制御装置の演
算装置用と入出力装置用の電源装置が共用できるように
構成したので、装置が安価４゜ にでき、甘た同一装置容積の場合にはより多くの入出力
信号を制御できるものが得られる効果がある。
算装置用と入出力装置用の電源装置が共用できるように
構成したので、装置が安価４゜ にでき、甘た同一装置容積の場合にはより多くの入出力
信号を制御できるものが得られる効果がある。
第１図はこの発明の一実施例による多重化制御装置を示
すブロック図、第２図は従来の多重化制飢装＠全示すブ
ロック図、第８図はダイオード結合による電源供給方式
を示すブロック図である。 図において、ｔｌｏＩ 、 （２１は制餓装置、関は入
出力装置、・９１ 、 Ｑ３）は電源装置、＋２１ 、
Ｑ２１はダイオード、５１ 、 Ｑ５１は電圧補償装
置である。 なお、図中、同一符号は同一 または相当部分を示す。
すブロック図、第２図は従来の多重化制飢装＠全示すブ
ロック図、第８図はダイオード結合による電源供給方式
を示すブロック図である。 図において、ｔｌｏＩ 、 （２１は制餓装置、関は入
出力装置、・９１ 、 Ｑ３）は電源装置、＋２１ 、
Ｑ２１はダイオード、５１ 、 Ｑ５１は電圧補償装
置である。 なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- それぞれの電源装置を有する複数の制御装置により共用
される入出力装置、この入出力装置に上記それぞれの電
源装置から電力を与える電源回路にそれぞれ挿入された
ダイオード、これらのダイオードにそれぞれ直列に設け
られ上記ダイオードによる電圧降下を補償する電圧補償
装置を備えた多重化制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1259292A JPH03124222A (ja) | 1989-10-03 | 1989-10-03 | 多重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1259292A JPH03124222A (ja) | 1989-10-03 | 1989-10-03 | 多重化制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03124222A true JPH03124222A (ja) | 1991-05-27 |
Family
ID=17332054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1259292A Pending JPH03124222A (ja) | 1989-10-03 | 1989-10-03 | 多重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03124222A (ja) |
-
1989
- 1989-10-03 JP JP1259292A patent/JPH03124222A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745299A (en) | Off-line switcher with battery reserve | |
| KR100525393B1 (ko) | 전원공급장치 | |
| US20040003306A1 (en) | Information processing apparatus and power supply method used in the apparatus | |
| US6958552B2 (en) | Failsafe power oring with current sharing | |
| US20050094330A1 (en) | Intermediate bus power architecture | |
| US4700381A (en) | Circuit arrangement for centrally-controlled telecommunications exchange systems, comprising central control units and an alternate circuit arrangement | |
| US4709388A (en) | Subscriber telephone line interface circuit with reduced power stand-by mode | |
| US4079445A (en) | Device for voltage regulation of a solar generator | |
| US6774507B1 (en) | Reliable DC power supply | |
| CN100548037C (zh) | 用于电子装置的电源单元 | |
| JPH03124222A (ja) | 多重化制御装置 | |
| US6650028B1 (en) | Dual isolated input power supply | |
| US7170196B2 (en) | Power feed | |
| US7781911B2 (en) | Power supply circuit having power assigning elements between output branches | |
| US5703790A (en) | Series connection of multiple digital devices to a single power source | |
| JPH04117134A (ja) | 電源装置 | |
| US7535256B2 (en) | Cross-level digital signal transmission device | |
| US6061220A (en) | Power switching circuit of network-connected device | |
| JPH03291708A (ja) | 多重化制御装置 | |
| KR100575242B1 (ko) | 전압 보상 장치 | |
| US6130830A (en) | System and method for paralleling power converter systems and power supply employing the same | |
| WO2009123644A1 (en) | Dc-to-dc converter with independent compensation logic | |
| US20030123266A1 (en) | Power supply starting system | |
| US10615689B2 (en) | In-line bypass module and line drop compensating power converter | |
| SU1356160A1 (ru) | Система @ параллельно включенных преобразователей |