JPH03124257U - - Google Patents
Info
- Publication number
- JPH03124257U JPH03124257U JP3218790U JP3218790U JPH03124257U JP H03124257 U JPH03124257 U JP H03124257U JP 3218790 U JP3218790 U JP 3218790U JP 3218790 U JP3218790 U JP 3218790U JP H03124257 U JPH03124257 U JP H03124257U
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- division
- signal
- match
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims 2
- 239000013256 coordination polymer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Complex Calculations (AREA)
- Microcomputers (AREA)
Description
第１図は本考案のワンチツプマイクロコンピユ
ータの一実施例を示す構成図、第２図、第３図は
それぞれ第１図の実施例を具体的に使用した、第
１、第２の使用例を示す構成図、第４図は従来例
を示す構成図である。 １……入力端子、２……サンプルホールド回路
、２１……スイツチ、２２……コンデンサ、３…
…コンパレータ、４……抵抗ストリング回路、４
１……抵抗ストリング、４２……タツプデコーダ
、５，６……電圧供給端子、７……Ａ／Ｄ変換モ
ードレジスタ、８……逐次比較レジスタ、９……
制御回路、１０……アツプカウンタ、１１……コ
ンパレータ、１２……変換回数設定レジスタ、１
３，１９……キヤプチヤレジスタ、１４……変換
値加算レジスタ、１５……割算回路、１６……平
均変換値格納レジスタ、１７……割り込み制御回
路、２０……内部バス。
ータの一実施例を示す構成図、第２図、第３図は
それぞれ第１図の実施例を具体的に使用した、第
１、第２の使用例を示す構成図、第４図は従来例
を示す構成図である。 １……入力端子、２……サンプルホールド回路
、２１……スイツチ、２２……コンデンサ、３…
…コンパレータ、４……抵抗ストリング回路、４
１……抵抗ストリング、４２……タツプデコーダ
、５，６……電圧供給端子、７……Ａ／Ｄ変換モ
ードレジスタ、８……逐次比較レジスタ、９……
制御回路、１０……アツプカウンタ、１１……コ
ンパレータ、１２……変換回数設定レジスタ、１
３，１９……キヤプチヤレジスタ、１４……変換
値加算レジスタ、１５……割算回路、１６……平
均変換値格納レジスタ、１７……割り込み制御回
路、２０……内部バス。
Claims (1)
- 【実用新案登録請求の範囲】 アナログ信号である入力信号を制御信号の指示
に基づき、逐次比較法によつつてＡ／Ｄ変換し、
Ａ／Ｄ変換の結果を逐次比較レジスタに格納して
入力信号を読み取るワンチツプマイクロコンピユ
ータにおいて、 Ａ／Ｄ変換する回数を保持する変換回数設定レ
ジスタと、 Ａ／Ｄ変換の結果が逐次比較レジスタに格納さ
れる毎に、制御信号に従つて、その結果を入力し
て累加算する累加算部と、 制御信号にクリヤされた後、累加算部の入力回
数をカウントするアツプカウンタと、 アツプカウンタのカウント数と変換回数設定レ
ジスタの保持している回数とを比較し一致すると
一致信号を出力するコンパレータと、 割算が指示されると、累加算部の累加算結果を
変換回数設定レジスタの保持している回数で割算
し、割算が完了すると完了した割算の結果をＣＰ
Ｕに読み取るように要求する割算完了信号を出力
する割算回路と、 割算回路の割算の結果を保持し内部バスに出力
する平均値格納レジスタと、 ＣＰＵからのＡ／Ｄ変換の指示に基づき、アツ
プカウンタをクリヤし、Ａ／Ｄ変換のために予め
定められたタイミングで逐次比較法によるＡ／Ｄ
変換を指示し、累加算部に累加算を指示し、一致
信号が出力されると、割算回路に割算を指示する
制御回路とを有することを特徴とするワンチツプ
マイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218790U JPH03124257U (ja) | 1990-03-28 | 1990-03-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218790U JPH03124257U (ja) | 1990-03-28 | 1990-03-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03124257U true JPH03124257U (ja) | 1991-12-17 |
Family
ID=31535109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218790U Pending JPH03124257U (ja) | 1990-03-28 | 1990-03-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03124257U (ja) |
-
1990
- 1990-03-28 JP JP3218790U patent/JPH03124257U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3046327B2 (ja) | 二重積分形ａ／ｄ変換器の制御方法 | |
| JPH08147064A (ja) | 間欠動作回路 | |
| JP2803389B2 (ja) | タイマ装置 | |
| JPH0461934U (ja) | ||
| JPH0729701Y2 (ja) | 周波数継電器装置 | |
| JP2509464Y2 (ja) | Ｄ／ａ変換回路 | |
| SU1279069A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| JPS6329299Y2 (ja) | ||
| RU1785075C (ru) | Аналого-цифровой преобразователь совмещенного интегрировани | |
| JPS62134136U (ja) | ||
| JPH04418Y2 (ja) | ||
| SU1644382A1 (ru) | Аналого-цифровой преобразователь с промежуточным преобразованием в частоту | |
| JPS62151655U (ja) | ||
| JP2555711B2 (ja) | 信号変換器 | |
| JPH0742227U (ja) | アナログ・デジタル変換器 | |
| JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
| JPH03109435U (ja) | ||
| JPH036590U (ja) | ||
| JPH01162739U (ja) | ||
| JPH0416849U (ja) | ||
| JPH02136444U (ja) | ||
| JPS58212223A (ja) | Ａ／ｄ変換装置 | |
| JPS61120237U (ja) | ||
| JPH01150430U (ja) | ||
| JPS61179618A (ja) | 積分型ａｄ変換器の起動方法 |