JPH0312483B2 - - Google Patents
Info
- Publication number
- JPH0312483B2 JPH0312483B2 JP20901882A JP20901882A JPH0312483B2 JP H0312483 B2 JPH0312483 B2 JP H0312483B2 JP 20901882 A JP20901882 A JP 20901882A JP 20901882 A JP20901882 A JP 20901882A JP H0312483 B2 JPH0312483 B2 JP H0312483B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- logarithmic
- pin diode
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 2
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
- H03G1/0058—PIN-diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は高周波信号を断続または減衰させるた
めに用いるピンダイオードの制御回路に関する。
めに用いるピンダイオードの制御回路に関する。
第１図はダイオード・バイアス電流IFの対数に
対して比例関係となる高周波抵抗値RHの対数の
特性を示す図である。
対して比例関係となる高周波抵抗値RHの対数の
特性を示す図である。
従来、高周波減衰、断続等の目的で用いられる
ピンダイオードの制御は上記特性図から明らかな
ように電流駆動をする必要があるため電圧または
特定の変化を持つ電圧波形でピンダイオードを駆
動する場合は電圧−電流変換用の対数増幅器を用
いる必要があつた。
ピンダイオードの制御は上記特性図から明らかな
ように電流駆動をする必要があるため電圧または
特定の変化を持つ電圧波形でピンダイオードを駆
動する場合は電圧−電流変換用の対数増幅器を用
いる必要があつた。
第２図はその従来の電圧−電流変換を兼ねた対
数増幅器の構成を示す図である。対数増幅器２は
対数変換素子であるダイオードおよびダイオード
とともに電圧−電流変換を行なうトランジスタを
有しており、端子１からの入力電圧波形を電流の
対数値に変換し、出力端子３にピンダイオード駆
動電流を出力する。ピンダイオード回路４では出
力端子３からの駆動電流に従つてピンダイオード
の高周波抵抗が変化するので、端子５から入力し
た高周波信号は入力電圧に対応する制御を受け、
端子６からは高周波信号の制御された信号が出力
される。
数増幅器の構成を示す図である。対数増幅器２は
対数変換素子であるダイオードおよびダイオード
とともに電圧−電流変換を行なうトランジスタを
有しており、端子１からの入力電圧波形を電流の
対数値に変換し、出力端子３にピンダイオード駆
動電流を出力する。ピンダイオード回路４では出
力端子３からの駆動電流に従つてピンダイオード
の高周波抵抗が変化するので、端子５から入力し
た高周波信号は入力電圧に対応する制御を受け、
端子６からは高周波信号の制御された信号が出力
される。
さて、本回路ではピンダイオードは、第４図に
示すようなダイオード・バイアス電流IF対高周波
出力電圧Ｗの特性を有している。
示すようなダイオード・バイアス電流IF対高周波
出力電圧Ｗの特性を有している。
このピンダイオードの特性は駆動電流が比較的
少ない部分においては直線関係になつているが、
駆動電流が増大するに従つて歪曲してくるという
特徴をもつている。したがつて入力端子１に第３
図ａに示した波形が入力した場合は第３図ｂの実
線で示す波形となり、また駆動電流も不足するた
めピンダイオードの残留インピーダンスも大きく
なり、それによつてピンダイオードでの損失も増
大する。したがつて本回路では特定の変化を持つ
入力信号と相似な高周波出力信号が得られないと
いう欠点があつた。
少ない部分においては直線関係になつているが、
駆動電流が増大するに従つて歪曲してくるという
特徴をもつている。したがつて入力端子１に第３
図ａに示した波形が入力した場合は第３図ｂの実
線で示す波形となり、また駆動電流も不足するた
めピンダイオードの残留インピーダンスも大きく
なり、それによつてピンダイオードでの損失も増
大する。したがつて本回路では特定の変化を持つ
入力信号と相似な高周波出力信号が得られないと
いう欠点があつた。
本発明の目的は入力電圧波形に相似な高周波出
力信号を得ることができるピンダイオードの制御
回路を提供することにある。
力信号を得ることができるピンダイオードの制御
回路を提供することにある。
本発明によれば、高周波信号を断続または減衰
させるために用いるピンダイオードを制御する回
路において、前記断続または減衰させるための制
御電圧を入力とする前置増幅器と、前記前置増幅
器出力を反転入力端子にそれぞれ入力し、それぞ
れ異なる利得を持つ第１及び第２の電圧加算増幅
器と、前記第１及び第２の電圧加算増幅器の電圧
出力をそれぞれ電流出力に変換する素子を有する
第１及び第２の対数増幅器と、前記第１及び第２
の電圧加算増幅器の反転入力端子にそれぞれ接続
され、前記制御電圧の所定の電圧値までは前記第
１の対数増幅器の電流出力を、前記所定の電圧以
上の制御電圧では前記第１と第２の対数増幅器の
加算電流出力を前記ピンダイオードに加えるよう
に前記反転入力端子への前記前置増幅器出力から
の入力信号にそれぞれ異なつた基準バイアス電圧
を供給することにより前記第１及び第２の電圧加
算増幅器の出力電圧及び前記第１及び第２の対数
増幅器を動作点を異なつたものとするとともに、
前記第１及び第２の対数増幅器の前記電圧−電流
変換素子の温度補償をそれぞれ行う第１及び第２
の温度補償回路とを含み、前記第１及び第２の対
数増幅器の出力をともに前記ピンダイオードの駆
動端子に接続して電流合成するように構成したこ
とを特徴とするピンダイオード制御回路が得られ
る。
させるために用いるピンダイオードを制御する回
路において、前記断続または減衰させるための制
御電圧を入力とする前置増幅器と、前記前置増幅
器出力を反転入力端子にそれぞれ入力し、それぞ
れ異なる利得を持つ第１及び第２の電圧加算増幅
器と、前記第１及び第２の電圧加算増幅器の電圧
出力をそれぞれ電流出力に変換する素子を有する
第１及び第２の対数増幅器と、前記第１及び第２
の電圧加算増幅器の反転入力端子にそれぞれ接続
され、前記制御電圧の所定の電圧値までは前記第
１の対数増幅器の電流出力を、前記所定の電圧以
上の制御電圧では前記第１と第２の対数増幅器の
加算電流出力を前記ピンダイオードに加えるよう
に前記反転入力端子への前記前置増幅器出力から
の入力信号にそれぞれ異なつた基準バイアス電圧
を供給することにより前記第１及び第２の電圧加
算増幅器の出力電圧及び前記第１及び第２の対数
増幅器を動作点を異なつたものとするとともに、
前記第１及び第２の対数増幅器の前記電圧−電流
変換素子の温度補償をそれぞれ行う第１及び第２
の温度補償回路とを含み、前記第１及び第２の対
数増幅器の出力をともに前記ピンダイオードの駆
動端子に接続して電流合成するように構成したこ
とを特徴とするピンダイオード制御回路が得られ
る。
前記構成によれば入力制御電圧波形にその出力
レベルが比例した高周波信号を得ることができ、
本発明の目的は完全に達成できる。
レベルが比例した高周波信号を得ることができ、
本発明の目的は完全に達成できる。
以下、図面を参照して本発明をさらに詳しく説
明する。第５図は本発明によるピンダイオード制
御回路の一実施例を示す回路図である。
明する。第５図は本発明によるピンダイオード制
御回路の一実施例を示す回路図である。
図において、１１は入力端子、１２はピンダイ
オード駆動用電流出力端子である。１３は所定の
利得をもつた前置増幅器、１４は利得１の電圧加
算増幅器、１５はＫ倍（１以上の任意の値）の利
得をもつた電圧加算増幅器、１６，１７はそれぞ
れ電圧−電流変換素子（トランジスタ２０′，２
２，２１′，２３）を持つ対数変換器であり、電
圧加算増幅器１４と対数変換器１６および、電圧
加算増幅器１５と対数変換器１７はそれぞれ対数
増幅器を構成している。１８，１９は温度補償回
路である。
オード駆動用電流出力端子である。１３は所定の
利得をもつた前置増幅器、１４は利得１の電圧加
算増幅器、１５はＫ倍（１以上の任意の値）の利
得をもつた電圧加算増幅器、１６，１７はそれぞ
れ電圧−電流変換素子（トランジスタ２０′，２
２，２１′，２３）を持つ対数変換器であり、電
圧加算増幅器１４と対数変換器１６および、電圧
加算増幅器１５と対数変換器１７はそれぞれ対数
増幅器を構成している。１８，１９は温度補償回
路である。
入力端子１１に加えられた制御電圧は前置増幅
器１３で所定の値まで増幅されたのち、２つの電
圧加算増幅器１４，１５に加えられる。電圧加算
増幅器１４では前置増幅器１３の出力はそのまま
の電圧値で出力される。一方、電圧加算増幅器１
５においては前置増幅器１３の出力はＫ倍に増幅
される。各電圧加算増幅器１４，１５の出力はそ
れぞれ対数変換器１６，１７に入力され、それぞ
れ、トランジスタ２０′，２１′で対数変換させら
れるとともにトランジスタ２２，２３によつて電
流値に変換させられる。したがつて対数変換器１
６からelの出力電流が得られたとすれば対数変換
器１７からはeK出力電流が出力されることにな
る。
器１３で所定の値まで増幅されたのち、２つの電
圧加算増幅器１４，１５に加えられる。電圧加算
増幅器１４では前置増幅器１３の出力はそのまま
の電圧値で出力される。一方、電圧加算増幅器１
５においては前置増幅器１３の出力はＫ倍に増幅
される。各電圧加算増幅器１４，１５の出力はそ
れぞれ対数変換器１６，１７に入力され、それぞ
れ、トランジスタ２０′，２１′で対数変換させら
れるとともにトランジスタ２２，２３によつて電
流値に変換させられる。したがつて対数変換器１
６からelの出力電流が得られたとすれば対数変換
器１７からはeK出力電流が出力されることにな
る。
第６図に本発明回路による入力電圧対高周波出
力電圧の特性図を示す。グラフ中の点線で示した
曲線は従来回路の特性図であるが、実線と点線の
分岐点までの特性と分岐点以上の特性とは各対数
増幅器の関与の仕方が異なつている。
力電圧の特性図を示す。グラフ中の点線で示した
曲線は従来回路の特性図であるが、実線と点線の
分岐点までの特性と分岐点以上の特性とは各対数
増幅器の関与の仕方が異なつている。
すなわち分岐点以前（電圧０〜Ａ）までは対数
変換器１６のみの電流が、そして分岐点以後（電
圧Ａ〜１）では対数変換器１６と１７の加算した
電流値が供給される。制御回路の以上のような動
作によりピンダイオードにおいて全入力電圧範囲
にわたつて入力電圧と比例した、高周波出力信号
の制御ができる。
変換器１６のみの電流が、そして分岐点以後（電
圧Ａ〜１）では対数変換器１６と１７の加算した
電流値が供給される。制御回路の以上のような動
作によりピンダイオードにおいて全入力電圧範囲
にわたつて入力電圧と比例した、高周波出力信号
の制御ができる。
入力電圧がＡ以上で点線の特性を実線の特性に
補正可能であるのは入力電圧の変動に対し、各対
数増幅器の電流出力が１：Ｋの割合で変動するか
らである。
補正可能であるのは入力電圧の変動に対し、各対
数増幅器の電流出力が１：Ｋの割合で変動するか
らである。
第６図のグラフの分岐点（電圧Ａ）の設定は電
圧加算増幅器１４，１５の基準バイアス電圧の調
整により行なわれる。この基準バイアス電圧は温
度補償回路１８，１９より供給されている。
圧加算増幅器１４，１５の基準バイアス電圧の調
整により行なわれる。この基準バイアス電圧は温
度補償回路１８，１９より供給されている。
温度補償回路１８，１９は負荷抵抗比を変える
か、または参照電圧VREF1およびVREF2を調整する
ことにより、その出力電圧すなわち基準バイアス
電圧を調整できる。
か、または参照電圧VREF1およびVREF2を調整する
ことにより、その出力電圧すなわち基準バイアス
電圧を調整できる。
対数変換器１６，１７における対数変換用トラ
ンジスタ２０′，２１′のダイオード特性は温度変
動の影響を受けやすい。そのため温度補償回路１
８，１９にはトランジスタ２０′，２１′にそれぞ
れ温度特性が一致しているペアトランジスタ２
０，２１を設け、そのトランジスタ２０，２１に
それぞれ対数変換器の出力電流に見合つた電流を
流すことによつて温度補償を行つている。したが
つて、トランジスタ２０′，２１′のＢ−Ｅ電圧が
温度変動により増減した場合は、トランジスタ２
０，２１のＢ−Ｅ電圧は同様に増減し、温度補償
回路１８，１９は上記温度変動によるトランジス
タ２０′，２１′のＢ−Ｅ電圧変動分を打ち消すよ
うな電圧を電圧加算増幅器１４，１５に加えるた
め、対数変換器１６，１７の正入力端子の入力電
圧は補正され、トランジスタ２０′，２１′のダイ
オード特性の温度変動は補償される。
ンジスタ２０′，２１′のダイオード特性は温度変
動の影響を受けやすい。そのため温度補償回路１
８，１９にはトランジスタ２０′，２１′にそれぞ
れ温度特性が一致しているペアトランジスタ２
０，２１を設け、そのトランジスタ２０，２１に
それぞれ対数変換器の出力電流に見合つた電流を
流すことによつて温度補償を行つている。したが
つて、トランジスタ２０′，２１′のＢ−Ｅ電圧が
温度変動により増減した場合は、トランジスタ２
０，２１のＢ−Ｅ電圧は同様に増減し、温度補償
回路１８，１９は上記温度変動によるトランジス
タ２０′，２１′のＢ−Ｅ電圧変動分を打ち消すよ
うな電圧を電圧加算増幅器１４，１５に加えるた
め、対数変換器１６，１７の正入力端子の入力電
圧は補正され、トランジスタ２０′，２１′のダイ
オード特性の温度変動は補償される。
以上、詳しく説明したように本発明による制御
回路は、ピンダイオードに、入力電圧と比例した
高周波出力を得るような制御を行なう。
回路は、ピンダイオードに、入力電圧と比例した
高周波出力を得るような制御を行なう。
したがつてピンダイオードを用いる高周波断続
器、高周波減衰器等において、出力レベルを正確
に、かつ微妙に制御する必要がある場合等に本発
明回路を用いればその効果はすこぶる大となる。
器、高周波減衰器等において、出力レベルを正確
に、かつ微妙に制御する必要がある場合等に本発
明回路を用いればその効果はすこぶる大となる。
第１図はピンダイオードの特性図、第２図は従
来のピンダイオード制御回路の回路図、第３図は
第２図の動作を説明するための入出力波形図、第
４図は第２図の入出力制御特性を示した図、第５
図は本発明によるピンダイオード制御回路の一実
施例を示す回路図、第６図は本発明の入出力制御
特性を示した図である。 １……入力端子、２……対数増幅器、３……出
力端子、４……ピンダイオード回路、５……高周
波入力端子、６……高周波出力端子、１１……入
力端子、１２……出力端子、１３……前置増幅
器、１４，１５……電圧加算増幅器、１６，１７
……対数変換器、１８，１９……温度補償回路、
２０，２０′，２１，２１′，２２，２３……トラ
ンジスタ（電圧−電流変換素子）。
来のピンダイオード制御回路の回路図、第３図は
第２図の動作を説明するための入出力波形図、第
４図は第２図の入出力制御特性を示した図、第５
図は本発明によるピンダイオード制御回路の一実
施例を示す回路図、第６図は本発明の入出力制御
特性を示した図である。 １……入力端子、２……対数増幅器、３……出
力端子、４……ピンダイオード回路、５……高周
波入力端子、６……高周波出力端子、１１……入
力端子、１２……出力端子、１３……前置増幅
器、１４，１５……電圧加算増幅器、１６，１７
……対数変換器、１８，１９……温度補償回路、
２０，２０′，２１，２１′，２２，２３……トラ
ンジスタ（電圧−電流変換素子）。
Claims (1)
- １ 高周波信号を断続または減衰させるために用
いるピンダイオードを制御する回路において、前
記断続または減衰させるための制御電圧を入力と
する前置増幅器と、前記前置増幅器出力を反転入
力端子にそれぞれ入力し、それぞれ異なる利得を
持つ第１及び第２の電圧加算増幅器と、前記第１
及び第２の電圧加算増幅器の電圧出力をそれぞれ
電流出力に変換する素子を有する第１及び第２の
対数増幅器と、前記第１及び第２の電圧加算増幅
器の反転入力端子にそれぞれ接続され、前記制御
電圧の所定の電圧値までは前記第１の対数増幅器
の電流出力を、前記所定の電圧以上の制御電圧で
は前記第１と第２の対数増幅器の加算電流出力を
前記ピンダイオードに加えるように前記反転入力
端子への前記前置増幅器出力からの入力信号にそ
れぞれ異なつた基準バイアス電圧を供給すること
により前記第１及び第２の電圧加算増幅器の出力
電圧及び前記第１及び第２の対数増幅器の動作点
を異なつたものとするとともに、前記第１及び第
２の対数増幅器の前記電圧−電流変換素子の温度
補償をそれぞれ行う第１及び第２の温度補償回路
とを含み、前記第１及び第２の対数増幅器の出力
をともに前記ピンダイオードの駆動端子に接続し
て電流合成するように構成したことを特徴とする
ピンダイオード制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20901882A JPS5999809A (ja) | 1982-11-29 | 1982-11-29 | ピンダイオ−ド制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20901882A JPS5999809A (ja) | 1982-11-29 | 1982-11-29 | ピンダイオ−ド制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999809A JPS5999809A (ja) | 1984-06-08 |
| JPH0312483B2 true JPH0312483B2 (ja) | 1991-02-20 |
Family
ID=16565901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20901882A Granted JPS5999809A (ja) | 1982-11-29 | 1982-11-29 | ピンダイオ−ド制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999809A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4438763B2 (ja) | 2006-03-20 | 2010-03-24 | トヨタ自動車株式会社 | 車両用スタビライザシステム |
-
1982
- 1982-11-29 JP JP20901882A patent/JPS5999809A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5999809A (ja) | 1984-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236126A (en) | Variable RF attenuator | |
| KR960016642B1 (ko) | 송수신기 | |
| US5389893A (en) | Circuit for a controllable amplifier | |
| US4403199A (en) | Gain control systems | |
| US4039981A (en) | Variable impedance circuit | |
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| US4462003A (en) | Variable gain amplifier | |
| JPS5823012B2 (ja) | 利得制御信号増幅器 | |
| US4234804A (en) | Signal correction for electrical gain control systems | |
| US4300102A (en) | Variable gain control circuit | |
| US4480229A (en) | Amplifier arrangement with parallel-operated amplifier sections | |
| US4366449A (en) | Integrated voltage control variable gain circuit and a signal transmission circuit using the same | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPH0312483B2 (ja) | ||
| US6091275A (en) | Linear quad variable gain amplifier and method for implementing same | |
| US5812008A (en) | Logarithmic converter | |
| US4013972A (en) | Amplifier with gain control means | |
| US4075559A (en) | Technique for extending the range of a signal measuring circuit | |
| EP0008913B1 (en) | Variable level converter | |
| US4038566A (en) | Multiplier circuit | |
| US4434380A (en) | Compensation for VCA OP amp errors | |
| JP2827947B2 (ja) | 減衰回路 | |
| EP0152151B1 (en) | Broadband control amplifier | |
| JPS62120723A (ja) | Ａ／ｄ変換器用バイアス回路 | |
| JPS646563B2 (ja) |