JPH03129456A - 複合計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複数の計算機が相互に疎結合される複合計
算機システムに関する。

（従来の技術） 複数の計算機（計算機システム）を相互に結合して構成
される複合計算機システムは、１つのメモリを共有する
いわゆる共有メモリ型の密結合複合計算機システムや、
ＬＡＮ　（ローカルエリアネットワーク）を用いた疎結
合複合計算機システムで代表される。密結合複合計算機
システムは、データ送受が高速に行えるという特長があ
る一方、その結合方式のために各計算機を地理的に分散
したり論理的に分離すること、また計算機を増設するこ
とが難しく、更に共有部分がシステムの中核になってい
るために共有部分の障害がシステム全体に影響を及ぼす
という欠点がある。これに対してＬＡＮを用いた疎結合
複音計算機システムは、各計算機の分散、分離、更には
計算機の増設が容易に行えるという特長がある一方、デ
ータの送受信にはＬＡＮを介した通信プロトコルを用い
なければならないために高速性に難がある。

ところで、主記憶装置を備えた通常の計算機システムで
は、主記憶装置の誤った番地への書込みにより、その番
地のデータが破壊されるのを防止するために、メモリ保
護回路が設けられるのが一般的である。このメモリ保護
回路では、システム内で主記憶装置への書込み要求が発
生した場合に、正しい番地に対する書込み要求であるか
否かをチエツクし、誤っている場合には書込みを禁止す
ることでメモリ保護を図るようになっている。

そこで、上記した密結合複合計算機システムにおいても
、複数の計算機が主記憶装置の一部として共有するメモ
リ（共有メモリ装置）に対し、計算機が有する共通のメ
モリ保護回路により主記憶装置と同様にメモリ保護を行
うようになっていた。

しかし、この種のメモリ保護方式では、１つの計算機に
障害があった場合（システムコンフィグレーションの誤
り等を含む）、その計算機のメモリ保護回路の正しい保
護動作が期待できなくなるため、他の重要な共有データ
が破壊され、全ての計算機がダウンする危険があった。

（発明が解決しようとする課題） 上記したように従来の複合計算機システムは、共有メモ
リ型の密結合複合計算機システムの場合には、各計算機
の分散化、分離化および計算機の増設の容易性、更には
共有メモリ部分の障害に対するシステムの耐障害性の点
で問題があり、特に１つの計算機障害が他の重要な共有
データを破壊し、全ての計算機をダウンさせてしまうと
いう問題があった。また、ＬＡＮを用いた疎結合複合計
算機システムの場合には、データ送受の高速性の点で問
題があった。

この発明は上記事情に鑑みてなされたものでその目的は
、各計算機毎に対応する計算機から直接参照できるメモ
リ装置を設け、各メモリ装置の内容が同一となる構成と
することにより、各計算機は自メモリ装置を通してデー
タを共有することができ、もって密結合型のデータ送受
の高速性を生かしたまま、各計算機の分散化、分離化が
図れ、更に＝Ｆ算機の増設も容易に行え、しかも共有部
分の障害がシステム全体に影響を及ぼさないで済む疎結
合型の複合計算機システムを提供することにある。

この発明の他の目的は、１つの計算機障害が他の重要な
共有データを破壊することを確実に防止できるメモリ保
護機能を持つ疎結合型の複合計算機システムを提供する
ことにある。

［発明の構成］ （課題を解決するための手段） この発明は、複合計算機システムを構成する複数の計算
機のそれぞれに、自計算機からの書込みが可能な固有の
書込み可領域を持ちシステム内の他計算機とデータを共
有するための記憶手段、この記憶手段の書込み可領域に
対する自計算機からの書込み要求がメモリ書込み保護違
反となるか否かを調べ、メモリ書込み保護違反の場合に
は上記書込み要求の実行を禁止する第１のメモリ保護手
段、上記書込み要求の実行特に、その書込みデータおよ
び書込みアドレスを含む書込み情報を外部に送信する送
信手段、および外部から送信される書込み情報をもとに
記憶手段に対するメモリ書込み保護違反の有無を調べる
第２のメモリ保護手段を有するメモリ装置（Ｍ　Ｌ　Ｍ
　）を付加すると共に、上記各計算機のメモリ装置に１
対１で対応する結合手段であって、対応するメモリ装置
の送信手段と他の各計算機のメモリ装置とを接続するた
めの結合手段をそれぞれ設け、日計算機からの書込み要
求時には、同要求に応じて自メモリ装置の記憶手段に書
込まれる書込みデータを含む書込み情報を自メモリ装置
の送信手段から上記結合手段を介して他の各計算機のメ
モリ装置に共通に転送し、この転送された書込み情報を
もとに転送先の各メモリ装置の上記第２のメモリ保護手
段にてメモリ書込み保護違反の有無を調べ、メモリ保護
違反でない場合には、上記転送された書込み情報中の書
込みデータおよび書込みアドレスを用いて転送先のメモ
リ装置の記憶手段に対するデータ書込みを行うようにし
たことを特徴とするものである。

（作用） 上記の構成によれば、複合計算機システムを構成する計
算機が同計算機に付加されたメモリ装置（自メモリ装置
）内の記憶手段に対する書込みを行う際には、その書込
みがメモリ書込み保護違反となるか否かが同メモリ装置
内の第１のメモリ保護手段にてチエツクされ、メモリ書
込み保護違反の場合には同メモリ装置内の記憶手段に対
する書込みが禁止される。一方、メモリ保護違反でない
場合には、自メモリ装置の記憶手段への書込みが実行さ
れると共に、その書込みデータおよび書込みアドレスを
含む書込み情報が自メモリ装置の送信手段から結合手段
を介してシステム内の他の計算機のメモリ装置に共通に
転送、即ち回報転送（ブロードキャス転送）される。こ
のように１７て上記の書込み情報が各計算機のメモリ装
置に転送されると、各メモリ装置では、転送された書込
み情報中の書込みアドレスを用いて自メモリ装置への書
込みを行った場合にメモリ書込み保護違反となるか否か
が、自メモリ装置内の第２のメモリ保護手段によりチエ
ツクされる。したがって、たとえ書込み情報の転送元メ
モリ装置を持つ計算機で障害が発生し、転送元メモリ装
置で誤った書込みが行われたとしても、転送先のメモリ
装置ではメモリ保護が可能となる。

さて、転送先のメモリ装置内の第２のメモリ保護手段に
おいてメモリ保護違反でないことが検出されると、上記
転送された書込み情報中の書込みデータを同情報中のア
ドレスで指定される自メモリ装置内の記憶手段に書込む
動作が行われる。

この記憶手段の書込み位置は、書込みデータの転送元計
算機のメモリ装置内の記憶手段での同データの書込み位
置と同じであり、これによりシステム内の全ての計算機
のメモリ装置（が持つ記憶手段）の記憶内容の一致が図
られる。即ち各計算機のメモリ装置は、独立のメモリ装
置でありながら各計算機が共有する共有メモリと等価と
なり、各計算機はこのメモリ装置（自メモリ装置）によ
り同一データを共有する。

（実施例） 第１図はこの発明の一実施例に係る疎結合型の複合計算
機システムのブロック構成を示す。同図において、１０
−１．・・・１０−ｉ、・・・１０−ｎは上記ｔ！装置
（以下、ＭＥＭと称する）１１を備えた計算機である。

計算機１０−１〜１０−ｎはＭＥＭＩＩの他に、日計算
機の中枢を成す演算制御装置（演算制御プロセッサ）　
１２、この演算制御装置１２と並列に動作して入出力を
専門に処理する分散入出力制御 （図示せず）およびこれら各装置が接続されるシステム
バス１３を有している。２０−１，・・・２０−！．，
・・・２０−ｎは計算機１０−１，　＝・１０−１，　
＝−１０−ｎを相互に結合するために同計算機１０−１
，・・・１０−１，・・・１０−ｎに付加されたマルチ
・リンケージ・メモリ装置（以下、ＭＬＭと称する）で
ある。

ＭＬＭ２０−１は、第１図のシステム内の他計算機とデ
ータを共有するための例えばＭＥＭＩＩと同一容量の記
憶装置２１と、この記憶装置２１に対する日計算機１０
−ｌからの書込み要求の実行時に、記憶装置２ｌに書込
まれる書込みデータ（ここではワードデータ）を含む書
込み情報を光信号により外部に送信するための送信部２
２と、計算機１ｏ−１〜Ｊ．Ｄ−ｎに付加されたＭ　Ｌ
　Ｍ　２０−Ｌ〜２０−ｎ　（内の送信部２２）にそれ
ぞれ１対１で対応して設けられ、対応するＭ　Ｌ　Ｍ　
２０−１〜２０−ｎ　（内の送信部２２）から光送信さ
れる情報を受信する受信部２３−１〜２３−ｎとを有し
ている。送信部２２は並列の送信情報を直列の送信情報
に変換するパラレル／シリアル変換機能を有し、受信部
２３−１〜２３−ｎは直列の受信情報を並列の受信情報
に変換するシリアル／パラレル変換機能を有している。

ＭＬＭ２０−ｉはまた、Ｍ　Ｌ　Ｍ　２０−１内の記憶
装置２１、送信部２２および受信部２３−１〜２３−ｎ
を例えばファームウェア制御する制御部２４を有してい
る。この制御部２４は、計算機１０−■からの書込み要
求がメモリ書込み保護違反となるか否かをチエツクする
メモリ保護回路２Ｇと、計算機１０−１からの書込み要
求の実行時に、対象となる書込みアドレス（Ａ）に対す
るＥＣＣ（エラー検出・訂正）用のチエツクビット（Ｅ
ＣＣＩ）と書込みデータ（Ｄ）に対するＥＣＣ用のチエ
ツクビット（Ｅ　ＣＣ２）とを生成するエラー検出・訂
正回路（図示せず）とを有している。

Ｍ　Ｌ　Ｍ　２０−ｉは更に、受信部２３−１．・・・
２３−１．・・・２３−ｎで受信された情報（書込み情
報）に対するエラー検出・訂正を行うエラー検出・訂正
回路（図示せず）と、受信部２３−１．・・・２３−１
．・・・２３−ｎおよびエラー検出・訂正回路を介して
出力される書込み情報をもとにメモリ書込み保護違反の
有無をチエツクするメモリ保護回路２Ｂ−１，・・・２
Ｂ−ｉ、・・・２Ｂ−口とを有している。Ｍ　Ｌ　Ｍ　
２０−ｉを除（Ｍ　Ｌ　Ｍ２Ｏ−１〜２０−ｎもＭＬ　
Ｍ　２０−ｉと同一の基本構成を有している。

３０−１．　　・”３０−１．−３０−ｎはＭ　Ｌ　Ｍ
　２０−１．、　　・２０−ｉ。

・・・２０−ｎに対応して設けられた光スターカブラで
ある。光スターカプラ３０−ｊ　（ｊはｉ、・・・ｉ、
・・・ｎ）は対応するＭ　Ｌ　Ｍ　２０−ｊの送信部２
２とこのＭＬＭ２０−ｊを含むＭ　Ｌ　Ｍ　２０−１〜
２０−ｎの各受信部２３−ｊとを放射状にに〇単一方向
性結合するのに用いられる。４１はＭ　Ｌ　Ｍ　２０−
ｊの送信部２２と光スターカブラ３０−ｊとを接続する
光ファイバ、４２−１〜４２−ｎは光スターカプラ３０
−ｊとＭ　Ｌ　Ｍ　２０−１〜２０−ｎの受信部２３−
ｊとを接続する光ファイバである。

第２図は第１図の計算機１０−１で適用されるアドレス
空間（これをシステムアドレス空間と呼ぶ）とＭＥＭＩ
Ｉ並びにＭ　Ｌ　Ｐｖｌ　２０−１に割当てられるアド
レス空間の対応関係、およびＭ　Ｌ　Ｍ　２０−１に割
当てられる計算機１ｏ−ｉが書込み可能なアドレス空間
（計算機＃ｉ書込み相領域）を説明するための図である
。同図において、５１は計算機ｉｏ−＋で適用されるシ
ステムアドレス空間である。本実施例においてシステム
アドレス空間５１はＭＥＭアドレス空間５２−０とＭ　
Ｌ　Ｍアドレス空間５２−１とに２等分され、ＭＥＭＩ
ＩにはＭ　Ｅ　Ｍアドレス空間５２−０が、ＭＬＭ２０
−１　（の記憶装置２１）にはＭＬＭアドレス空間５２
−１がそれぞれ割当てられる。アドレス空間５２−０゜
５２−１はメモリアドレス（ここでは３２ビツト）のＭ
ＳＢ（最上位ビット）によって識別される。ここではＭ
ＳＢ−０でアドレス空間５２−０が示され、Ｍ　Ｓ　Ｂ
　−１でアドレス空間５２−ｌが示される。またＭ　Ｌ
　Ｍ　２０−１に割当てられたＭＬＭアドレス空間５２
−１の所定サイズの特定領域（特定アドレス空間）は計
算機ｔｏ−１が書込み可能な領域（計算機＃ｉ書込み相
領域）　５３−１として予め設定されている。以上は、
計算機１０−１以外の計算機１０−１〜１０−ｎについ
ても同様であり、Ｍ　Ｌ　Ｍ　２０−ｉ以外のＭＬＭ２
０−１〜２０−ｎに割当てられるＭＬ　Ｍアドレス空間
（５２−１）の所定サイズの特定領域は、対応する計算
機１０−１〜１０−ｎが書込み可能な領域（＠込み相領
域）として予め設定される。この計算機１０−１−　ｔ
ｏ−ｎ　（に対応するＭＬＭ２０−１〜２Ｏ−ｎ）に固
有の書込み相領域は、各ＭＬＭ２０−１〜２０−ｎ毎に
独立しており重複しないようになっている。本実施例に
おいて、計算機＃ｉ書込み相領域５３−■以外の領域に
対する計算機ｌ０−１からのライトアクセス要求はメモ
リ書込み保護違反扱いとなる。

次に、この発明の一実施例の動作を説明する。

まず、計算機１０−１からのアクセス要求に対するＭ　
Ｌ　Ｍ　２０−１の動作について第３図のフローチャー
トを参照して説明する。計算機１０−１内の演算制御装
置１２はＭＥＭＩＩまたはＭＬ　Ｍ　２０−１をアクセ
スしようとする場合、リードアクセスの場合であればメ
モリアドレスおよびリードアクセス要求を示す制御信号
をシステムバス１３上に送出し、ライトアクセスの場合
であればメモリアドレス、書込みデータおよびライトア
クセス要求を示す制御信号をシステムバス１３上に送出
する。このシステムバス１３上のメモリアドレスが、第
２図に示すシステムアドレス空間５１のＭＥＭアドレス
空間５２−０に属する場合には、ＭＥＭＩＩがアクセス
され、ＭＬＭアドレス空間５２−１に属する場合にはＭ
ＬＭ２０−１がアクセスされる。即ち演算制御装置１２
はメモリアドレス（具体的にはメモリアドレスのＭＳＢ
の値）の違いによりＭＬ　Ｍ　２０１をＭＥＭＩＩと同
様にアクセスすることができる。

さて、Ｍ　Ｌ　Ｍ　２０−１内の制御部２４は、計算機
１０−１の演算制御装置１２からシステムバス１３を介
してＭＬＭアドレス空間５２−１を対象とするメモリア
クセスが要求されると、その要求がライトアクセス要求
であるか否かをチエツクする（ステップＳｌ）。もしラ
イトアクセス要求でなければ、即ちリードアクセス要求
であれば、制御部２４はシステムバス１３を介して演算
側ｔｘＪ装置１２から与えられたメモリアドレスに従っ
て記憶袋ｒＩｔ２１をリードアクセスし、記憶装置２１
からデータおよび同データのＥＣＣ用チエツクビットを
読出す（ステップＳ２）。記憶装置２１から読出された
データおよびチエツクビットは、制御部２４内の図示せ
ぬエラー検出・訂正回路に供給され、上記読出されたデ
ータおよびチエツクビットにより、同データに対するエ
ラー検出・訂正処理が行われる。この結果、エラーが無
ければ記憶装置２１からの読出しデータが、エラーが有
っても訂正が可能であればエラー訂正された読出しデー
タが、制御部２４によってシステムバス１３を介して演
算制御袋ｆｉ！１２に送出される。

一方、演算制御装置１２からの要求がライトアクセス要
求であれば、制御部２４は上記演算制御装置１２からの
メモリアドレスが（計算機１０−１からの書込みが可能
な領域として予め設定されている）計算機＃ｉ書込み可
傾域５３−１に属しているか否かをメモリ保護回路２５
を用いてチエツクする（ステップ５３）６もし上記のメ
モリアドレスが計算機＃ｉ書込み可傾域５３−■から外
れていることがメモリ保護回路２５によって検出された
場合には、制御部２４は記憶装置２１に対するライトア
クセスを実行せずに演算制御装置１２に対してメモリ書
込み、保護違反を通知する（ステップＳ４）。これに対
して上記のメモリアドレスが計算機＃ｉ書込み可傾域５
３−１に属している場合には、制御部２４は演算制御装
置１２から与えられたメモリアドレスに従って記憶装置
２１をライトアクセスする（ステップＳ５）。

ここで、フルワード境界からのフルワードアクセスでな
い場合には、制御部２４は記憶装置２１からフルワード
を読出して、その一部を演算制御装置１２から与えられ
た書込みデータに置換えるゾーン制御を行い、このゾー
ン制御後のフルワードデータを記憶装置２１の同じアド
レスに書込むリード・モディファイ・ライトを行う。こ
の際、＄１卯部２４内の図示せぬエラー検出・訂正回路
において書込みデータ（Ｄ）に対するＥＣＣ用チエツク
ピット（Ｅ　ＣＣ２）が生成され、書込みデータ（Ｄ）
と共に記憶袋Ｍ２１に書込まれる。また、後述する書込
み情報の生成のために、アドレス（Ａ）に対するＥＣＣ
用チエツクピット（ＥＣＣＩ）も生成される。なお、ゾ
ーン制御を伴うリード・モディファイ・ライト動作は、
ＭＥＭｌｌにおいて通常に行われており周知であるため
、詳細な説明は省略する。

さてＭ　Ｌ　Ｍ　２０−１内の制御部２４は、上記ステ
ップＳ５での記憶装置２１に対する書込み時に、第４図
に示すように、書込み先を示すアドレスＡ、同アドレス
ＡのＥＣＣ用チエツクビットＥＣＣｌ、書込みデータＤ
、同データＤのＥＣＣ用チエツクピッ）ＥＣＣ２、およ
びヘッダ部Ｈから成る書込み情報を生成する。このヘッ
ダ部Ｈには、対応する書込み情報の送信が再送であるか
否かを示す再送通知ビットが含まれている。Ｍ　Ｌ　Ｍ
　２０−１内の制御部２４で生成された第４図に示す形
式の書込み情報は、同じＭ　Ｌ　Ｍ　２０−１内の送信
部２２に出力される。

ＭＬＭ２０〜Ｉ内の送信部２２は、制御部２４で生成さ
れた書込み情報を受取ると同情報をパラレル／シリアル
変換し、更に光信号に変換して、光ファイバ４１を介し
て光スターカブラ３０−１に送出する。

光スターカプラ３０−■に送出された光信号（シリアル
の書込み情報）は、同カプラ３０−１にて光ファイバ４
２−１〜４２−ｎにに〇に分配され、それぞれＭＬＭ　
２０−１〜２０−ｎに同時に転送される。即ちＭＬＭ２
０−１の送信部２２から送出された書込み情報は、光ス
ターカブラ３０−１を介して第１図の複合計算機システ
ム内の（転送元のＭ　Ｌ　Ｍ　２０−１を含む）全ての
Ｍ　Ｌ　Ｍ　２０−１〜２０−ｎにブロードキャスト転
送される。

光スターカプラ３０−１を介してＭ　Ｌ　Ｍ　２０−１
〜２０−ｎにブロードキャスト転送されたＭ　Ｌ　Ｍ　
２Ｏ−１（内の送信部２２）からの書込み情報はＭＬＭ
２０−１〜２０−ｎ内の各受信部２３−１で受信される
。ＭＬＭ２０−１〜２０−ｎ内の受信部２３−１は、受
信した書込み情報を電気信号に変換し、更にシリアル／
パラレル変換する。このシリアル／パラレル変換された
書込み情報は受信部２３−１に対応して設けられた図示
せぬエラー検出・訂正回路に渡される。このエラー検出
・訂正回路は受信部２３−１から書込み情報を受取ると
、同情報中のアドレスＡおよびチエ・ンクビットＥＣＣ
ｌによりアドレスＡのエラー検出・訂正を行うと共に、
同情報中の書込みデータＤおよびチエツクビットＥＣＣ
２により書込みデータＤのエラー検出・訂正を行う。即
ちＭ　Ｌ　Ｍ　２０−１〜２０−ｎ内の各受信部２３−
１に対応するエラー検出・訂正回路は、受信した書込み
情報の伝送エラーの検出を行い、訂正可能なエラーの場
合にはその訂正処理を行う。そしてエラー検出・訂正回
路は、エラーが無い場合には受信部２３−１からの書込
み情報を、エラーが有っても訂正可能場合にはエラー訂
正後の書込み情報を、自ＭＬＭ２０−１〜２０−ｎ内の
対応するメモリ保護回路２６−ｔに渡す。これに対して
、訂正不可能なエラーの場合には伝送エラーが自Ｍ　Ｌ
　Ｍ　２０−１〜２０−ｎ内の制御部２４に通知される
。

さてＭ　Ｌ　Ｍ　２０−１〜２０−ｎ内のメモリ保護回
路２Ｂ−ｉは、対応するエラー検出・訂正回路から書込
み情報を渡されると、同情報中の書込みアドレスが計算
機＃ｉ書込み可傾域５３−１から外れているメモリ保護
書込み違反か否かをチエツクし、その結果を自ＭＬＭ内
の制御部２４に通知する。ＭＬＭ２０−１〜２０−ｎ内
の制御部２４は、受信部２３−１に対応するエラー検出
・訂正回路からの伝送エラーの通知の有無、およびメモ
リ保護回路２Ｂ−１からのメモリ書込み保護違反の通知
の有無により、以下に述べる動作を行う。この動作は、
書込み情報の転送元ＭＬＭ　（ここではＭ　Ｌ　Ｍ　２
Ｏ−１）と転送元ＭＬＭ以外のＭＬＰｖＩにこではＭ　
Ｌ　Ｍ　２０−１を除＜　ＭＬＭ２０−１〜２Ｏ−ｎ）
とでは異なる。

まず書込み情報の転送元である（即ち計算機１０−１か
らのライトアクセス要求を実行した）Ｍ　Ｌ　Ｍ　２０
−１内の制御部２４は、受信部２３−１に対応するエラ
ー検出・訂正回路から伝送エラーが通知された場合には
、書込み情報の再送を行う。この際には、書込み情報の
ヘッダ部Ｈの所定ビット（再送通知ビット）がセットさ
れ、再送であることが示される。本実施例において、こ
の再送の回数は１回に限られ、それ以上はエラーとして
計算機１Ｏ−１に通知される。またＭＬＭ２０−１内の
制御部２４は、メモリ保護回路２６−ｉからのメモリ保
護違反通知が有り、しかも上記の伝送エラーの通知が無
い場合には、計算機１０−１に対して障害発生を通知す
る。

一方、転送元Ｍ　Ｌ　Ｍ　２０−１を除（Ｍ　Ｌ　Ｍ２
Ｏ−１〜２０−ｎ内の制御部２４は、自ＭＬＭ内の受信
部２３−口こ対応するエラー検出・訂正回路からの伝送
エラー通知が無く、しかもメモリ保護回路２６−１から
のメモリ保護違反通知が無い場合だけ、受信部２３−１
で受信された（或は受信されて更にエラー訂正された）
書込み情報中のアドレスＡに従って自Ｍ　Ｌ　Ｍ内の記
憶装置２１をライドアクセ各し、同情報中の書込みデー
タＤおよびチエツクビットＥＣＣ２の書込みを行う。こ
の結果、Ｍ　Ｌ　Ｍ　２０−１を除くＭ　Ｌ　Ｍ　２０
−１〜２０−ｒ＋　（の記憶装置２１）には、計算機１
θ−１内の演算制御装置１２からのライトアクセス要求
に応じてＭ　Ｌ　Ｍ２Ｏ−１（内の記憶装置２１）の計
算機＃ｉ書込み可傾域５３−■こ書込まれたデータと同
一のデータが、同じアドレスに書込まれる。これに対し
て、上記伝送エラー或はメモリ保護違反が通知された場
合には、制御部２４は自ＭＬＭ内の記憶装置２１に対す
る書込みを禁止する。これにより、伝送系の障害等によ
り誤った書込みデータが記憶装置２１１．：書込まれる
こと、或は計算機１０−１の障害や伝送系の障害により
記憶装置２１の誤ったアドレスにデータが書込まれて他
の重要な共有データを破壊することが防止できる。

以上の動作により、ＭＬＭ２０−１を除＜　ＭＬＭ２０
−１〜２０−ｎ　（の記憶装置２１）には、Ｍ　Ｌ　Ｍ
　２Ｏ−１（の記憶装置２１）の計算機＃ｉ書込み可傾
域５３−１の内容の写しが同領域５３−１と同じアドレ
ス空間に置かれることになる。このため計算機１０−１
〜１０−ｎは、自身が持ツＭ　Ｌ　Ｍ　２０−１〜２０
−ｎにより、ＭＬＭ２０−１の計算機＃ｉ書込み可傾域
５３−１の内容を共有する。このことは、他のＭＬＭに
固有の書込み可傾域についても同様である。この様子を
、３つのＭＬＭ　（ＭＬＭ２０−１．２０−ｊ、　２（
１−ｋ）について第５図に示す。なお、第５図において
、１０−ｊは計算機ｌ０−１〜Ｉ　Ｏ−ｎのうち計算機
１Ｏ−１とは異なる計算機、１９−には計算機１０−１
〜１０−ｎのうち計算機１０−１．　ｔｏ−ｊとは異な
る計算機である。また２０−ｊはＭ　Ｌ　Ｍ　２０−１
〜２０−ｎのうちＭ　Ｌ　Ｍ　２０−１とは異なるＭＬ
Ｍ、２０−にはＭ　Ｌ　Ｍ　２０−１〜２０−ｎのうち
ＭＬＭ２０−ｉ、　２０−ｊとは異なるＭＬＭである。

また５３−ｊは計算機１０−ｊが書込み可能なＭ　Ｌ　
Ｍ　２０−ｊの領域（計算機＃ｊ書込み可傾域）、５３
−には計算機１０−ｋが書込み可能なＭ　Ｌ　Ｍ　２０
−にの領域（計算機＃に書込み可傾域）である。図に示
すように、計算機１０−ｉ、　１０−ｊ、　１０−には
、ＭＬＭ２０−１．２ｏ−ｊ、　２ｏ−ｋに固有の互い
に独立した書込み可傾域５３−ｉ、　５３−ｊ、　５３
−にの内容を、自社算機が持つＭＬＭにより全て共有す
る。明らかなように、第１図のようにｎ台の計算機１０
−１〜１０−ｎを用いて構成される複合計算機システム
では、計算機１０−１〜１０−ｎは計算機ＬＯ−１〜１
０−ｎに固有の互いに独立した書込み可傾域の内容を自
身が持つＭ　Ｌ　Ｍ　２０−１〜２０−ｎにより全て共
有する。しかも計算機１０−ｉ〜１ｏ−ｎは自身のＭ　
Ｌ　Ｍ　２０−１〜２０−ｎをＭＥＭＩＩと同様にシス
テムバス１３を介してアクセスできることから、計算機
間のデータ送受が密結合型の複合計算機システムにおけ
る共有メモリアクセスの場合と同様に高速に行える。同
様の理由により、第１図の複合計算機システムを構成し
ている計算機１Ｏ−１〜１０−ｎのいずれのＭＬＭを取
除いても（或はいずれのＭＬＭで障害が発生しても）、
他系のＭＬｌｉ（他系の計算機）には支障を及ぼさない
。この効果は、各ＭＬＭ（各計算機）が光スターカブラ
により電気的に絶縁されている第１図のシステムでは著
しい。

なお、前記実施例では、ＭＬＭ２０−１（内の送信部２
２）から送出された情報を光スターカブラ３０−１を介
して自身を含む全てのＭ　Ｌ　Ｍ　２０−１〜２０−ｎ
にブロードキャスト転送するものとして説明したが、こ
れに限るものではない。例えば、自身が送出した情報を
自身で受信して伝送系の正当性をチエツクすることを必
要としないシステムでは、同情報が自身を除く他の全て
のＭ　Ｌ　Ｍにブロードキャスト転送される構成であっ
てもよい。即ちＭ　Ｌ　Ｍ　２０−１についていえば、
Ｍ　Ｌ　Ｍ　２０−１の送信部２２とＭ　Ｌ　Ｍ　２０
−１〜２０−口のうちＭ　Ｌ　Ｍ　２０−１を除くｎ−
１個のＭＬＭの受信部２３−ｉとが光スターカブラ３０
−１によって放射状に１：ｎ−１接続される構成であっ
てもよい。

また、前記実施例では、光スターカブラを含む光伝送系
により書込、み情報をブロードキャスト転送する場合に
ついて説明したが、転送速度は低下するものの電気信号
伝送系を用いたブロードキャスト転送を適用することも
可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、次に列挙する作
用効果を奏することができる。

■各計算機が自メモリ装置（Ｍ　Ｌ　Ｍ）の書込み可能
領域に対する書込みを行う際には、同じ書込みデータが
システム内の他の計算機のメモリ装置に結合手段（実施
例では光スターカブラ）を介してブロードキャス転送さ
れて他計算機のメモリ装置の同じアドレスにも書込まれ
るので、各計算機のメモリ装置を同一内容とすることが
でき、各計算機は自メモリ装置により他の計算機のメモ
リ装置のデータを共有することができる。このため、各
計算機は自メモリ装置をアクセスすることにより他の計
算機との間のデータ送受が行え、疎結合型の複合計算機
システムでありながら計算機間のデータ送受の高速性が
実現できる。

■各計算機が書込み可能な自メモリ装置の領域（書込み
相領域）は各計算機に固有な領域であり、各計算機から
の書込み領域を各計算機毎に重複することなく分割され
た単一方向性の結合とすることができ、したがってシス
テム内のどの計算機のメモリ装置に障害が発生しても他
系計算機のメモリ装置には支障を与えないで済む。この
効果は、各計算機毎に設けられ、対応する計算機（のメ
モリ装置）と他の計算機（のメモリ装置）とを放射状に
結合するための結合手段を光スターカブラを用いて構成
する場合には、各県が電気的に分離されることから、−
層顕著となる。

■疎結合型であることから、計算機の分散化が図れ、ま
た計算機の増設も容易に行える。

■第１のメモリ保護手段の保護のもとて計算機から自メ
モリ装置に書込まれるデータと同一のデータを他計算機
のメモリ装置にブロードキャスト転送して同メモリ装置
の同じアドレスに書込む際に、第２のメモリ保護手段に
よってメモリ書込み違反の有無がチエツクされるので、
転送元の計算機側に障害があって転送元の計算機のメモ
リ装置に対する誤った書込みが行われて他の重要な共有
データが破壊されても、転送先の計算機のメモリ装置で
は第２のメモリ保護手段によるメモリ保３機能により、
他の重要な共有データが破壊されるのが確実に防止され
る。即ち、この発明によれば、１つの計算機障害により
、システム内の全ての計算機がダウンすることが防止で
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る疎結合型の複合計算
機システムのブロック構成図、第２図は同実施例におい
て計算機で適用されるアドレス空間（システムアドレス
空間）とＭＥＭ（主記憶装置）並びにＭＬＭ　（マルチ
・リンケージ−メモリ装置）に割当てられるアドレス空
間の対応関係、およびＭＬＭに割当てられる計算機書込
み相領域を説明するための図、第３図は計算機からのア
クセス要求に対するＭ　Ｌ　Ｍ内の制御部の動作を説明
するためのフローチャート、第４図はＭＬＭからブロー
ドキャスト転送される書込み情報のフォーマットを示す
図、第５図は各ＭＬＭにおける計算機データの共有状態
を説明するための図である。 １０−１−１Ｏ−ｎ−計算機、１１−Ｍ　Ｅ　Ｍ　（主
記憶装置）　　１２・・・演算制御装置、１３・・・シ
ステムバス、２０−ｌ〜２０−ｎ・・・ＭＬＭ　（マル
チ會すンケージ◆メモリ装置）　、２１・・・記憶装置
、２２・・・送信部、２３−１〜２３−ｎ−受信部、２
４−・・制御部、２５．２６−１〜２Ｂ−ｎ・−・メモ
リ保護回路、３０−１〜３０−ｎ・・・光スターカプラ
、５１・・・システムアドレス空間、５２−０・・・Ｍ
ＥＭアドレス空間、５２−１・・・ＭＬＭアドレス空間
、５３−１．５３−ｊ。 ５３−ｋ・・・書込み相領域（計算機＃ｉ書込み相領域
。 計算機＃ｊ書込み可領域、計算機＃に書込み相領域）。

Claims (1)

1. 【特許請求の範囲】 主記憶装置を備えた複数の計算機が相互に結合される複
   合計算機システムにおいて、 上記各計算機に付加されたメモリ装置であって、自計算
   機からの書込みが可能な固有の書込み可領域を持ち上記
   システム内の他計算機とデータを共有するための記憶手
   段、この記憶手段の上記書込み可領域に対する自計算機
   からの書込み要求がメモリ書込み保護違反となるか否か
   を調べ、メモリ書込み保護違反の場合には上記書込み要
   求の実行を禁止する第１のメモリ保護手段、上記書込み
   要求の実行時に、その書込みデータおよび書込みアドレ
   スを含む書込み情報を外部に送信する送信手段、および
   外部から送信される上記書込み情報をもとに上記記憶手
   段に対するメモリ書込み保護違反の有無を調べる第２の
   メモリ保護手段を有するメモリ装置と、 上記各計算機のメモリ装置に１対１で対応して設けられ
   、対応する上記メモリ装置の送信手段と他の上記各計算
   機のメモリ装置とを接続するための結合手段と、 を具備し、 自計算機からの書込み要求時には、同要求に応じて自メ
   モリ装置の記憶手段に書込まれる上記書込みデータを含
   む上記書込み情報を自メモリ装置の送信手段から上記結
   合手段を介して上記他の各計算機のメモリ装置に共通に
   転送し、この転送された書込み情報をもとに転送先の各
   メモリ装置の上記第２のメモリ保護手段にてメモリ書込
   み保護違反の有無を調べ、メモリ保護違反でない場合に
   は、上記転送された書込み情報中の書込みデータおよび
   書込みアドレスを用いて転送先のメモリ装置の記憶手段
   に対するデータ書込みを行うようにしたことを特徴とす
   る複合計算機システム。