JPH03129631A - Electron emission element - Google Patents

Electron emission element

Info

Publication number
JPH03129631A
JPH03129631A JP1267576A JP26757689A JPH03129631A JP H03129631 A JPH03129631 A JP H03129631A JP 1267576 A JP1267576 A JP 1267576A JP 26757689 A JP26757689 A JP 26757689A JP H03129631 A JPH03129631 A JP H03129631A
Authority
JP
Japan
Prior art keywords
electron
emitting device
type semiconductor
schottky
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1267576A
Other languages
Japanese (ja)
Other versions
JP2733112B2 (en
Inventor
Takeo Tsukamoto
健夫 塚本
Nobuo Watanabe
信男 渡辺
Masahiko Okunuki
昌彦 奥貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26757689A priority Critical patent/JP2733112B2/en
Priority to DE69027960T priority patent/DE69027960T2/en
Priority to DE69033677T priority patent/DE69033677T2/en
Priority to EP96100187A priority patent/EP0713237B1/en
Priority to EP90117008A priority patent/EP0416558B1/en
Publication of JPH03129631A publication Critical patent/JPH03129631A/en
Priority to US08/557,678 priority patent/US5554859A/en
Application granted granted Critical
Publication of JP2733112B2 publication Critical patent/JP2733112B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [a梁上の利用分野] 本発明は電子放出素子に係り、特に、アバランシェ増幅
を用いた電子放出素子に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of use on a-beam] The present invention relates to an electron-emitting device, and particularly to an electron-emitting device using avalanche amplification.

[従来の技術] 従来、アバランシェ増幅を用いた電子放出素子としては
、例えば米国特許第4259678号や同第43039
30号に記載されているような、p型半導体層とn型半
導体層とを接合してダイオード構造とし、このダイオー
ドの両端に逆バイアス電圧をかけてアバランシェ増幅を
起して電子をホット化し、セシウム等を付着させて表面
の仕事関数を低下させたn型半導体層表面より電子が放
出されるように構成されたものが知られている。
[Prior Art] Conventionally, as an electron-emitting device using avalanche amplification, for example, US Pat. No. 4,259,678 and US Pat.
As described in No. 30, a p-type semiconductor layer and an n-type semiconductor layer are joined to form a diode structure, and a reverse bias voltage is applied to both ends of this diode to cause avalanche amplification to hot the electrons. A device is known in which electrons are emitted from the surface of an n-type semiconductor layer to which cesium or the like is attached to lower the work function of the surface.

[発明が解決しようとしている課題] しかしながら、上述のごとき従来の電子放出素子には、
pn接合型のダイオード構造を用いているために、−数
的に素子のスイッチング特性がショットキー型ダイオー
ドと比べて極めて遅く、このため電子放出素子の直接変
調の周波数の上限が低く、従ってこの電子放出素子を用
いたアプリケーションが狭い範囲に限定されるという課
題があった。
[Problem to be solved by the invention] However, the conventional electron-emitting device as described above has the following problems:
Because a pn junction diode structure is used, the switching characteristics of the device are numerically extremely slow compared to Schottky diodes, and therefore the upper limit of the frequency for direct modulation of the electron-emitting device is low. There was a problem in that the applications using the emitter were limited to a narrow range.

また、上述のごとき従来の電子放出素子は電子放出部の
周囲にガードリング構造を有するが、このガードリング
構造を形成するためには多くの素子面積が必要であるた
め、素子の集積化、微細化が困難であるという課題もあ
った。
In addition, conventional electron-emitting devices such as those mentioned above have a guard ring structure around the electron-emitting part, but since a large device area is required to form this guard ring structure, it is necessary to Another issue was that it was difficult to adapt.

さらに、上述のごとき従来の電子放出素子は、p型半導
体層上にn型ガードリング層、p型窩濃度層およびn型
表面層を形成するためのプロセス工程が複雑であり、ざ
らには極めて薄い注入層をつくるための技術的な困難性
が存在するため歩留りが低く、従って製造コストが高い
という課題もあった。
Furthermore, in the conventional electron-emitting device as described above, the process steps for forming an n-type guard ring layer, a p-type cavity concentration layer, and an n-type surface layer on a p-type semiconductor layer are complicated, and in some cases, the process steps are extremely complicated. There is also the problem of low yields and therefore high manufacturing costs due to the technical difficulties in creating a thin injection layer.

本発明は、上述のような課題に鑑みて試されたものであ
り、スイッチング特性に優れ、微細化が容易で、且つ、
安価に製造することが可能な電子放出素子を提供するこ
とを特徴とする。
The present invention was tried in view of the above-mentioned problems, and has excellent switching characteristics, easy miniaturization, and
The present invention is characterized by providing an electron-emitting device that can be manufactured at low cost.

[課題を解決するための手段] 本発明の電子放出素子は、 p型半導体基体と;当該P型半導体基体上に形成された
、電子なだれ降伏を生じさせるような不純物濃度を有す
るp型半導体層と;当該p型半導体層に接合されたショ
ットキー電極と;当該ショットキー電極と前記p型半導
体層とに逆バイアス電圧を印加して前記ショットキー電
極から電子を放出させるための手段と;前記放出された
電子を外部に引き出すための引き出し電極と;を有する
電子放出素子にであって、 前記ショットキー接合部の周囲にLOGOS法会用いて
形成された酸化膜を有することを特徴とする。
[Means for Solving the Problems] The electron-emitting device of the present invention includes: a p-type semiconductor substrate; and a p-type semiconductor layer formed on the p-type semiconductor substrate and having an impurity concentration that causes electron avalanche breakdown. a Schottky electrode connected to the p-type semiconductor layer; means for applying a reverse bias voltage to the Schottky electrode and the p-type semiconductor layer to emit electrons from the Schottky electrode; and an extraction electrode for extracting emitted electrons to the outside.The electron-emitting device has an oxide film formed using a LOGOS method around the Schottky junction.

上記特徴においては、前記p型半導体基体が、Siによ
り形成されていることが望ましい。
In the above feature, it is desirable that the p-type semiconductor substrate is made of Si.

上記特徴においては、前記p型半導体層がp型の高濃度
ドーピング領域を有し、当該高濃度ドーピング領域と前
記ショットキー電極が接合していることが望ましい。こ
のとき、前記p型の高濃度ドーピング領域の不純物濃度
が2X1017〜10x 10 ”c m−’であり、
前記第一導電型半導体層の内前記p型の高濃度ドーピン
グ領域以外の領域の不純物濃度が2X1018〜lO1
0X10111a’であることが望ましい。
In the above feature, it is preferable that the p-type semiconductor layer has a p-type heavily doped region, and that the highly doped region and the Schottky electrode are in contact with each other. At this time, the impurity concentration of the p-type heavily doped region is 2X1017 to 10x10 "cm-',
The impurity concentration of the region other than the p-type heavily doped region of the first conductivity type semiconductor layer is 2X1018 to 1O1.
It is desirable that it be 0X10111a'.

上記特徴においては、前記ショットキー電極の厚さが0
.1μm以下であることが望ましい。
In the above feature, the thickness of the Schottky electrode is 0.
.. It is desirable that the thickness is 1 μm or less.

上記特徴においては、前記ショットキー電極が、Gdを
熱処理等でシリサイド化し、さらに、BaまたはCsを
一原子層付着させることにより形成されていることを特
徴とすることが望ましい。
In the above feature, it is preferable that the Schottky electrode is formed by siliciding Gd by heat treatment or the like, and then depositing one atomic layer of Ba or Cs.

[作用] 本発明によれば、電子放出素子の構成をショットキー接
合型ダイオードと同様の構成とすることにより、少数キ
ャリアの蓄積によるスイッチング時間の遅れを改善し、
直接変調の変調周波数を上げることを可能にしたもので
ある。
[Function] According to the present invention, by making the configuration of the electron-emitting device similar to that of a Schottky junction diode, delay in switching time due to accumulation of minority carriers is improved,
This makes it possible to increase the modulation frequency of direct modulation.

また、本発明では、ショットキー型の電子放出素子にお
いて、LOCOS構造(localoxidation
of 5iliconの略、Ph1lips Res、
Rep、、 25,1970゜pp、118〜132)
を用いて素子分離を行なうことによりエツジのブレーク
ダウンを改善したので、ガードリング構成を不用とする
ことができ、従って電子放出素子の構成を極めて単純な
ものとし、かつ、微細化することが可能となる。また、
MOLD構造(metal−overlap 1ate
rally−diffusedの略、5olid−St
ate Electronics、1977、vol、
20.pp。
Further, in the present invention, in a Schottky type electron-emitting device, a LOCOS structure (local oxidation
Abbreviation of 5ilicon, Ph1lips Res,
Rep, 25, 1970゜pp, 118-132)
Since edge breakdown has been improved by separating the elements using , it is possible to eliminate the need for a guard ring configuration, making it possible to make the configuration of the electron-emitting device extremely simple and miniaturize it. becomes. Also,
MOLD structure (metal-overlap 1ate
Abbreviation for rally-diffused, 5olid-St
ate Electronics, 1977, vol.
20. pp.

496〜506)を用いて高濃度ドーピング領域を形成
することによって、さらに、電子放出素子の構成を単純
化し、微細化することが可能となる。
496 to 506) to form a highly doped region, it becomes possible to further simplify the structure of the electron-emitting device and to miniaturize it.

また、半導体基体としてSiを用いることにより、後述
のように電子放出素子の製造工程において酸化膜を形成
する際に、膜厚が均一で、且つ、耐圧に優れた酸化膜を
形成することが可能となる。
Furthermore, by using Si as the semiconductor substrate, when forming an oxide film in the manufacturing process of electron-emitting devices as described later, it is possible to form an oxide film with a uniform thickness and excellent breakdown voltage. becomes.

本発明においては、高濃度ドーピング領域の濃度を2X
fO”〜foxlo”cm−’とすることにより、電子
放出の効率を最良なものにすることができる。不純物濃
度を10x 1017cm−’より大きいとアバランシ
ェ増幅が生じずにトンネル降伏が生じるようになり、ま
た、2XfO1cm−’未満とすると電子の生成効率が
低下するからである。
In the present invention, the concentration of the heavily doped region is 2X
By setting fO'' to foxlo''cm-', the efficiency of electron emission can be maximized. This is because if the impurity concentration is higher than 10x1017 cm-', tunnel breakdown occurs without avalanche amplification, and if it is lower than 2XfO1 cm-', the electron generation efficiency decreases.

また、電子放出を効率良く行なうためには、ショットキ
ー電極の厚さは0.1μm以下とすることが望ましい。
Further, in order to efficiently emit electrons, it is desirable that the thickness of the Schottky electrode be 0.1 μm or less.

0.1μmより厚いと、生成した電子が金属中の電子と
衝突してエネルギーを失い、!極を通りぬけにくくなる
からである。但し、あまりに薄いと、ショットキー電極
の抵抗が無視できない程大きくなるため電圧を効率良く
素子に供給できなくなり、また、流れる電流で膜が破壊
されるようになるので、0.02μm程度とすることが
最も望ましい。
If it is thicker than 0.1 μm, the generated electrons will collide with electrons in the metal and lose energy! This is because it becomes difficult to pass through the poles. However, if it is too thin, the resistance of the Schottky electrode will become so large that it cannot be ignored, making it impossible to efficiently supply voltage to the element, and the film will be destroyed by the flowing current, so the thickness should be around 0.02 μm. is the most desirable.

さらに本発明では、ショットキー接合形成部分のイオン
注入を1回で済ますことが出来るため、プロセス等を極
めて簡略化し、信頼性、素子のバラツキ等のプロセス上
の問題点を軽減することが可能である。
Furthermore, with the present invention, ion implantation into the Schottky junction forming area can be completed in one time, which greatly simplifies the process and reduces process problems such as reliability and device variations. be.

次に、電子放出のメカニズムについて説明する。Next, the mechanism of electron emission will be explained.

ショットキーダイオードは、第3図のエネルギーバンド
図に示したような、p型半導体と金属の接合部に形成さ
れるショットキーバリアφBPを利用したものである。
The Schottky diode utilizes a Schottky barrier φBP formed at the junction between a p-type semiconductor and metal, as shown in the energy band diagram of FIG.

このショットキーダイオードに逆バイアスをかけると、
アバランシェ増幅が発生し、該アバランシェ増幅により
生成された電子の中でショットキー金属の仕事関数φW
Kよりも大きいエネルギーを持つ電子が金属を通り抜け
て真空中に放出される。
If we apply a reverse bias to this Schottky diode,
Avalanche amplification occurs, and in the electrons generated by the avalanche amplification, the work function φW of the Schottky metal
Electrons with energy greater than K pass through the metal and are emitted into the vacuum.

このようなメカニズムを実現するために、本発明では、
ショットキーダイオード形成におけるエツジ部のリーク
を防ぎ、特定の場所でアバランシェ増幅が生じるように
、半導体の構成、濃度、形状が最適化されており、この
ため、極めて効率良く電子を取り出すことが可能となっ
た。
In order to realize such a mechanism, in the present invention,
The structure, concentration, and shape of the semiconductor have been optimized to prevent leakage at the edges during Schottky diode formation and to generate avalanche amplification at specific locations, making it possible to extract electrons extremely efficiently. became.

[実施例] (実施例1) 本発明の1実施例について、図を用いて説明する。[Example] (Example 1) An embodiment of the present invention will be described with reference to the drawings.

第1図(a)および第1図(b)は、本実施例に係わる
半導体電子放出素子の概略的構成図であり、第1図(a
)は平面図、第1図(b)はA−A部におけるの断面図
である。
FIG. 1(a) and FIG. 1(b) are schematic configuration diagrams of a semiconductor electron-emitting device according to this embodiment, and FIG.
) is a plan view, and FIG. 1(b) is a sectional view taken along the line A-A.

以下、本実施例について、製造工程に従って説明する。This example will be described below according to the manufacturing process.

■第1図(a)および第1図(b)に示すように、p型
半導体基板!(本実施例では、5i(100)を用いた
。)上に、3×1016cm−’の不純物濃度を持つp
型半導体層2を、CVD法によりエピタキシやル成長さ
せ、続いて、厚さ数百入の熱酸化膜を形成した。
■As shown in Figures 1(a) and 1(b), a p-type semiconductor substrate! (5i(100) was used in this example.)
The type semiconductor layer 2 was epitaxially grown by the CVD method, and then a thermal oxide film with a thickness of several hundred layers was formed.

■フォトリソグラフィープロセスを用いて適当なバター
ニングを行なうことにより高濃度p型半導体領域3を形
成する部分上の熱酸化膜を開口し、Bイオンを、深さ約
3000Å、不純物濃度2X1017〜1oxlo”c
m−’となるように注入した。
■ By performing appropriate patterning using a photolithography process, the thermal oxide film on the part where the high concentration p-type semiconductor region 3 will be formed is opened, and B ions are injected to a depth of about 3000 Å and an impurity concentration of 2×10 17 to 1 oxlo” c.
It was injected so that it was m-'.

■CVD法にてSiN膜を形成し、素子が形成される部
分に5iNiが残るようにCF4等でエツチングし、さ
らに、酸化工程を用いて素子分前領域4としてのフィー
ルド酸化膜4形成した(LOCOS法)。
■A SiN film was formed using the CVD method, and etched with CF4 or the like so that 5iNi remained in the area where the element was to be formed.Furthermore, a field oxide film 4 was formed as the element pre-region 4 using an oxidation process ( LOCOS method).

LOGO3の形成と同時に高濃度p型半導体領域3の活
性化を行ない、エツチングにて表出した後に、電極5を
5000人の厚さに形成して適当なバターニングを行な
い、最後に形成されるショットキー電極と接するように
した。
Simultaneously with the formation of LOGO 3, the highly doped p-type semiconductor region 3 is activated and exposed by etching, after which the electrode 5 is formed to a thickness of 5000 mm and appropriate patterning is performed, and finally the electrode 5 is formed. It was placed in contact with the Schottky electrode.

■絶縁層6をS i O,のスパッタ法で1μmの厚さ
に形成し、引き出し電極7としてAuを2000Å蒸着
により形成した。
(2) An insulating layer 6 was formed to a thickness of 1 μm by sputtering SiO, and an extraction electrode 7 was formed by evaporating Au to a thickness of 2000 Å.

■リソグラフィーのレジストプロセスによって電極形状
にバターニングした後C%Arのイオンミリングで電極
7を適当な形状にエツチングした。
(2) After patterning into an electrode shape using a lithography resist process, the electrode 7 was etched into an appropriate shape by C%Ar ion milling.

■弗酸系のウェットエツチングにてS i 02層6を
バターニングしてショットキー接合部を表に出した。
(2) The S i 02 layer 6 was buttered using hydrofluoric acid wet etching to expose the Schottky joint.

■ショットキー電極8としてのGd1liを約150人
の厚さにEB蒸着し、350℃で5分間熱処理を行なっ
てGdSi2とし、電子放出素子を完成させた。
(2) Gd1li as the Schottky electrode 8 was EB-deposited to a thickness of about 150 mm, and heat treated at 350° C. for 5 minutes to form GdSi2, completing an electron-emitting device.

この時のバリアハイドφBPは、0.7Vで良好なショ
ットキーダイオードとなった。
At this time, the barrier hide φBP was 0.7V, making it a good Schottky diode.

このようにして作製された電子放出素子において、電源
12により、p型半導体層2、ショットキー電8i8お
よび電極5に逆バイアスをかけると、高濃度p型半導体
領域3とショットキー電極8との界面でアバランシェ増
幅が発生し、生成されたホットエレクトロンは極めて薄
く形成されたショットキー電極8を通り抜けて真空領域
にしみ出し、引き出し電極7による電界によって素子外
部へ放出される。
In the electron-emitting device manufactured in this way, when a reverse bias is applied to the p-type semiconductor layer 2, the Schottky electrode 8i8, and the electrode 5 by the power supply 12, the high concentration p-type semiconductor region 3 and the Schottky electrode 8 are Avalanche amplification occurs at the interface, and the generated hot electrons pass through the extremely thin Schottky electrode 8, seep into the vacuum region, and are emitted to the outside of the device by the electric field generated by the extraction electrode 7.

本実施例に係る電子放出素子では、素子分離の方法とし
てLOCOS法を用いることにより精度良く且つ簡単に
素子を形成することができた。
In the electron-emitting device according to this example, the device could be formed easily and accurately by using the LOCOS method as the device isolation method.

さらに、MOLD構造を用いて高濃度p領域を接合部内
に設けることにより、エツジ部での不均一なブレークダ
ウンを防止して、極めて均−且つ微小な電子放出領域を
形成することが出来た。
Furthermore, by providing a high concentration p region within the junction using a MOLD structure, it was possible to prevent non-uniform breakdown at the edge and form an extremely uniform and minute electron emitting region.

また、MOLD構造を用いることにより従来必要であっ
たpn接合ガードリングを取り除いたため、ダイオード
の回復時間が極めて早く、良好なスイッチング特性を得
ることができた。
Furthermore, by using the MOLD structure, the pn junction guard ring that was conventionally necessary was removed, so the recovery time of the diode was extremely quick and good switching characteristics could be obtained.

なお、ショットキー電極8の表面にBa、Cs等のアル
カリ金属を一原子層付着させることで、表面の仕事関数
を下げて電子をより多く取り出すことも可能である。
Note that by depositing one atomic layer of an alkali metal such as Ba or Cs on the surface of the Schottky electrode 8, it is also possible to lower the work function of the surface and extract more electrons.

(実施例2) 以下、本発明の第2の実施例について、第2図を用いて
説明する。
(Example 2) Hereinafter, a second example of the present invention will be described using FIG. 2.

本実施例は、本発明の電子放出素子を、素子間でのクロ
ストークを防ぐよう構成したものである。
In this example, the electron-emitting device of the present invention is configured to prevent crosstalk between the devices.

■まず、n型半導体基板(本実施例では5L(100)
面)15上に、はとんど不純物を含まない層14をCV
D法で3μmの厚さに戊辰させた。
■First, an n-type semiconductor substrate (5L (100) in this example)
A layer 14 containing almost no impurities is formed on the surface) 15 by CVD.
It was cut to a thickness of 3 μm using the D method.

■次に、はとんど不純物を含まない層14に、Bを、イ
オン注入法で、不純物濃度が1〜5×10 ”c m−
’、深さ1μm程度に形成されるように注入し、p型導
伝層2を形成した。
■Next, B is ion-implanted into the layer 14, which does not contain any impurities, to an impurity concentration of 1 to 5×10”cm−
', the p-type conductive layer 2 was formed by implanting to a depth of about 1 μm.

■さらに、オーミックコンタクト層13を、5xlO”
cm’以上になるようにBをイオン注入することにより
形成した。
■Furthermore, the ohmic contact layer 13 is
It was formed by ion-implanting B to a thickness of cm' or more.

■以後、前記実施例1とほぼ同様の工程により、電子放
出素子を完成させた。
(2) Thereafter, an electron-emitting device was completed using substantially the same steps as in Example 1.

このようにして作製された電子放出素子に対し、p型半
導体のオーミック電極10、シaツ5トキ−を極8およ
び電極5に逆バイアスをかけることにより、電子放出素
子を個々独立して制御することができた。
By applying a reverse bias to the p-type semiconductor ohmic electrode 10 and the electrode 5 to the electrode 8 and the electrode 5, the electron-emitting devices manufactured in this way can be controlled individually. We were able to.

(実施例3) 以下、本発明の第3の実施例について、第4図を用いて
説明する。
(Example 3) Hereinafter, a third example of the present invention will be described using FIG. 4.

本実施例は、上記実施例2に示した半導体電子放出素子
をX方向およびY方向に配置してマトリクスを構成した
ものである。
In this example, the semiconductor electron-emitting devices shown in Example 2 are arranged in the X direction and the Y direction to form a matrix.

本実施例では、カラーデイスプレーが構成出来るように
、一画素サイズ中にR,G、83色用の電子放出素子を
配置し、なるべく多くの発光エリアが得られるように電
子放出素子の形状を矩型に構成した。
In this example, in order to configure a color display, electron-emitting devices for R, G, and 83 colors are arranged in one pixel size, and the shape of the electron-emitting devices is designed to obtain as much light-emitting area as possible. Constructed in a rectangular shape.

製造工程は、上述の実施例2とほぼ同様とした。The manufacturing process was almost the same as in Example 2 described above.

本実施例の電子放出素子においては、X方向の(R1,
Gl、Bl、R2,G2.B2)の任意の1点と、Y方
向の(a、b)の任意の1点との間に逆バイアスをかけ
ることで、マトリクス状の電子放出素子の任意の1点よ
り電子を放出することができる。
In the electron-emitting device of this example, (R1,
Gl, Bl, R2, G2. By applying a reverse bias between any one point in B2) and any one point in (a, b) in the Y direction, electrons can be emitted from any one point in the matrix electron-emitting device. Can be done.

[発明の効果コ 以上説明したように、ショットキー型半導体電子放出素
子において、ショットキー接合部の周囲にLOCOS法
を用いることで、pn接合ガードリングを取り除き、ス
イッチングの回復時間をほぼ無とすることで極めて早い
変調スピードを実現し、電子放出素子のアプリケーショ
ン範囲を広くすることが出来る。さらに、素子分離とエ
ツジ保護が同時に出来るために、素子の微細化が可能で
あり、さらに、プロセスの一層の簡略化の効果がある。
[Effects of the Invention] As explained above, in a Schottky type semiconductor electron-emitting device, by using the LOCOS method around the Schottky junction, the pn junction guard ring is removed and the switching recovery time is almost eliminated. This makes it possible to achieve extremely high modulation speeds and widen the range of applications for electron-emitting devices. Furthermore, since element isolation and edge protection can be performed at the same time, it is possible to miniaturize the elements, and further simplifies the process.

また、部分的に濃度の高いp型導伝層を形成することで
、注入部での均一なアバランシェ増幅を生ぜしめること
が可能となり、均一性良く、微小スポットの電子ビーム
を得ることが可能となった。
In addition, by forming a p-type conductive layer with a high concentration locally, it is possible to generate uniform avalanche amplification at the injection part, making it possible to obtain a highly uniform and minute spot electron beam. became.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は本発明の第1の実施例に係わる半導体電
子放出素子を示す平面図、 第1図(b)は第1図(a)に示した半導体電子放出素
子のA−A断面における概略的断面図、 第2図は本発明の第2の実施例に係わる電子放出素子を
示す概略的断面図、 第3図は本発明に係わる電子放出素子の動作原理を説明
するためのエネルギーバンド図、第4図は本発明の第3
の実施例に係わる電子放出素子を示す概略的上面図、 第5図は第4図に示した半導体電子放出素子のA−A断
面における概略的断面図、 第6図は第4図に示した半導体電子放出素子のB−8断
面における概略的断面図である。 (符号の説明) 1・・・基板、2・・・p型半導体層、13.3・・・
高濃度p型半導体層、4・・・素子分11領域、5・・
・ショットキーのコンタクト用電極、6・・・絶縁層、
7・・・弓キ出し電極、8・・・ショットキー電極、9
・・・空乏層、10・・・オーミック電極、11,12
・・・電源、14・・・エピタキシャル成長層。 第 図(A) 第 図(B) 0 第 2 図 第 図 第 図
FIG. 1(a) is a plan view showing a semiconductor electron-emitting device according to a first embodiment of the present invention, and FIG. 1(b) is an A-A of the semiconductor electron-emitting device shown in FIG. 1(a). FIG. 2 is a schematic cross-sectional view showing an electron-emitting device according to a second embodiment of the present invention; FIG. 3 is a schematic cross-sectional view showing an electron-emitting device according to a second embodiment of the present invention; FIG. The energy band diagram, Figure 4, is the third embodiment of the present invention.
5 is a schematic cross-sectional view taken along the AA cross section of the semiconductor electron-emitting device shown in FIG. 4; FIG. 6 is a schematic top view showing the electron-emitting device according to the example of FIG. FIG. 2 is a schematic cross-sectional view taken along the B-8 cross section of a semiconductor electron-emitting device. (Explanation of symbols) 1...Substrate, 2...p-type semiconductor layer, 13.3...
High concentration p-type semiconductor layer, 4... 11 regions for elements, 5...
・Schottky contact electrode, 6...insulating layer,
7... Bow opening electrode, 8... Schottky electrode, 9
...Depletion layer, 10...Ohmic electrode, 11, 12
...Power source, 14...Epitaxial growth layer. Figure (A) Figure (B) 0 Figure 2 Figure Figure

Claims (6)

【特許請求の範囲】[Claims] (1)p型半導体基体と;当該p型半導体基体上に形成
された、電子なだれ降伏を生じさせるような不純物濃度
を有するp型半導体層と;当該p型半導体層に接合され
たショットキー電極と;当該ショットキー電極と前記p
型半導体層とに逆バイアス電圧を印加して前記ショット
キー電極から電子を放出させるための手段と;前記放出
された電子を外部に引き出すための引き出し電極と;を
有する電子放出素子であって、 前記ショットキー接合部の周囲にLOCOS法を用いて
形成された酸化膜を有することを特徴とする電子放出素
子。
(1) a p-type semiconductor substrate; a p-type semiconductor layer formed on the p-type semiconductor substrate and having an impurity concentration that causes electron avalanche breakdown; a Schottky electrode bonded to the p-type semiconductor layer and; the Schottky electrode and the p
An electron-emitting device comprising: means for applying a reverse bias voltage to a Schottky type semiconductor layer to emit electrons from the Schottky electrode; and an extraction electrode for extracting the emitted electrons to the outside. An electron-emitting device comprising an oxide film formed using a LOCOS method around the Schottky junction.
(2)前記p型半導体基体が、Siにより形成されてい
ることを特徴とする請求項1記載の電子放出素子。
(2) The electron-emitting device according to claim 1, wherein the p-type semiconductor substrate is made of Si.
(3)前記p型半導体層がp型の高濃度ドーピング領域
を有し、当該高濃度ドーピング領域と前記ショットキー
電極が接合していることを特徴とする請求項1または2
記載の電子放出素子。
(3) Claim 1 or 2, wherein the p-type semiconductor layer has a p-type heavily doped region, and the highly doped region and the Schottky electrode are in contact with each other.
The electron-emitting device described above.
(4)前記p型の高濃度ドーピング領域の不純物濃度が
2×10^1^7cm^−^3〜10×10^1^7c
m^−^3であり、前記第一導電型半導体層の内前記p
型の高濃度ドーピング領域以外の領域の不純物濃度が2
×10^1^6〜10×10^1^6cm^−^3であ
ることを特徴とする請求項3記載の電子放出素子。
(4) The impurity concentration of the p-type heavily doped region is 2×10^1^7cm^-^3 to 10×10^1^7c
m^-^3, and the p of the first conductivity type semiconductor layer
The impurity concentration in the region other than the heavily doped region of the mold is 2.
4. The electron-emitting device according to claim 3, wherein the electron emitting device has a diameter of x10^1^6 to 10 x 10^1^6 cm^-^3.
(5)前記ショットキー電極の厚さが0.1μm以下で
あることを特徴とする請求項1乃至4記載の電子放出素
子。
(5) The electron-emitting device according to any one of claims 1 to 4, wherein the Schottky electrode has a thickness of 0.1 μm or less.
(6)前記ショットキー電極が、Gdを熱処理等でシリ
サイド化し、さらに、BaまたはCsを一原子層付着さ
せることにより形成されていることを特徴とする請求項
1〜5記載の電子放出素子。
(6) The electron-emitting device according to any one of claims 1 to 5, wherein the Schottky electrode is formed by siliciding Gd by heat treatment or the like and then depositing one atomic layer of Ba or Cs.
JP26757689A 1989-09-04 1989-10-13 Electron-emitting device Expired - Fee Related JP2733112B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP26757689A JP2733112B2 (en) 1989-10-13 1989-10-13 Electron-emitting device
DE69027960T DE69027960T2 (en) 1989-09-04 1990-09-04 Electron emitting element and method of manufacturing the same
DE69033677T DE69033677T2 (en) 1989-09-04 1990-09-04 Electron emission element and manufacturing method thereof
EP96100187A EP0713237B1 (en) 1989-09-04 1990-09-04 Electron emission element and method of manufacturing the same
EP90117008A EP0416558B1 (en) 1989-09-04 1990-09-04 Electron emission element and method of manufacturing the same
US08/557,678 US5554859A (en) 1989-09-04 1995-11-13 Electron emission element with schottky junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26757689A JP2733112B2 (en) 1989-10-13 1989-10-13 Electron-emitting device

Publications (2)

Publication Number Publication Date
JPH03129631A true JPH03129631A (en) 1991-06-03
JP2733112B2 JP2733112B2 (en) 1998-03-30

Family

ID=17446700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26757689A Expired - Fee Related JP2733112B2 (en) 1989-09-04 1989-10-13 Electron-emitting device

Country Status (1)

Country Link
JP (1) JP2733112B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161286A (en) * 1993-12-08 1995-06-23 Nec Corp Field emission cold cathode and its manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161286A (en) * 1993-12-08 1995-06-23 Nec Corp Field emission cold cathode and its manufacture

Also Published As

Publication number Publication date
JP2733112B2 (en) 1998-03-30

Similar Documents

Publication Publication Date Title
US7572683B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JPS60241627A (en) Image sensor having electron current generating semiconductor device
CN107068563A (en) Method for making field stop insulated gate bipolar transistor with anode shorted
US5138402A (en) Semiconductor electron emitting device
JP3014012B2 (en) Method for manufacturing semiconductor device
KR100297703B1 (en) Power semiconductor device adopting a SIPOS and method for forming thereof
US4127860A (en) Integrated circuit mesa bipolar device on insulating substrate incorporating Schottky barrier contact
US5631173A (en) Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter
CN100429784C (en) Radiation emitting semiconductor device and method of manufacturing same
EP0411612A2 (en) Semiconductor light-emitting device
JPH0846221A (en) Semiconductor device and manufacturing method thereof
JPS58186965A (en) transistor
JP2733112B2 (en) Electron-emitting device
JPH11145155A (en) Method of manufacturing power semiconductor device using semi-insulating polysilicon (SIPOS) film
JPH10335630A (en) Semiconductor device and manufacturing method thereof
EP0390606A2 (en) Semiconductor device having transistor improved in emitter region and/or base electrode
JPH03129633A (en) electron-emitting device
CN116884997B (en) Insulated gate bipolar transistor and preparation method thereof
KR100289742B1 (en) Power semiconductor device using Semi-Insulating PO1ycrysta IIine Silicon(SIPOS) film
JPH11204804A (en) Semiconductor device
JP2765982B2 (en) Semiconductor electron-emitting device and method of manufacturing the same
JPH10117002A (en) Schottky barrier semiconductor device and its manufacturing method
JP2526779B2 (en) Semiconductor device
JPS61129868A (en) Semiconductor device
US20070298586A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees